KR100194815B1 - 비동기전달모드 셀 교환 장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

비동기전달모드 셀 교환장치.

2. 발명이 해결하려고 하는 기술적 과제

스위치 셀 버퍼의 큐 대기량을 이용하여 셀순서 역전현상을 방지하고, 인입시간을 정확히 예측하여 셀 지연시간을 대폭적으로 감소시키고자 함.

3. 발명의 해결방법의 요지

다수의 입력단에서 인입된 셀들을 다수의 출력단으로 스위칭 시, 공통버퍼에 저장된 셀의 주소를 저장하는 수단의 큐 길이 정보를 출력되는 셀의 특정 영역에 부가하는 다수의 전단 스위칭수단; 및 상기 다수의 전단 스위칭수단으로 부터 입력된 셀로부터 큐 길이 정보를 추출하여 기준시간정보와 상기 추출한 큐 길이 정보를 이용하여 셀의 갯수를 나타내는 정보와 셀의 수신 완료 시간정보를 생성하고, 기준시간정보와 수신완료 시간정보를 비교하여 공통버퍼에 저장된 셀의 주소정보를 수신된 셀의 갯수정보만큼 읽어내어 출력되는 셀들의 순서를 재정렬하는 다수의 후단 스위칭수단을 구비함.

4. 발명의 중요한 용도

ATM 스위칭 시스템에 이용됨.

Description

비동기전달모드 셀 교환 장치

본 발명은 다수의 입력 단에서 입력되는 셀들을 셀에 부착된 라우팅용 정보에 따라 다수의 출력 단으로 출력시키는 비동기식전달모드(ATM: Asynchronous Transfer Mode) 셀 교환 장치에 관한 것이다.

비동기식 전달 모드(ATM)에서는 고정된 크기의 패킷인 셀 단위로 데이타를 전송하며, 셀은 망 라우팅에 필요한 정보들을 가지고 있는 헤더 부분과 사용자 정보를 가지고 있는 유료부하(Payload) 부분으로 구성되어 있다.

수천에서 수백 Gb/s의 셀처리 능력이 요구되는 대규모 ATM 교환기의 원활한 동작을 위하여는 교환기의 핵심 부분인 스위치의 초고속 셀 교환 능력이 요구된다.

스위치의 입출력 단 갯수를 N, 단위 회선의 속도를 V라 하는 경우, 이러한 초고속 셀 스위치를 널리 공지된 스위치 구성 방식인 공유 버퍼형 스위치로 제작한다면 스위치의 논리 회로의 동작 속도는 2NV/P로 정하여지는 것은 널리 알려진 사실이다. 여기서 P는 처리되는 셀 정보의 비트 단위 병렬화 정도를 나타내는 상수이다.

도 1 은 종래의 ATM 셀 교환장치의 구성도로서, 셀 입력 단(100a, 100b), 출력 버퍼형 저속 스위치(101a, 101b), 스위치내의 출력 버퍼(104a, 104b)들의 셀 인출 제어부(105a, 105b) 및 셀 출력 단들로 구성되어 있다.

스위치의 고속 셀 입력 단(100a, 100b)에서 역다중화되어 저속으로 스위치(101a, 101b)에 인입되는 셀들은 셀의 라우팅 정보에 따라 출력 선택기(102, 103a, 103b)에 의하여 선별되어 출력버퍼(104a, 104b)들로 인입된다. 특정한 고속 셀 입력 단(100a, 100b)에서 인입되는 셀들은 동일한 라우팅 정보를 가지고 있는 경우에도 서로 다른 스위치의 출력버퍼(104a, 104b)로 인입될 수 있으며, 이 때 서로 다른 출력 버퍼에 대기하고 있는 셀들의 누적량의 차이에 의하여 일반적인 출력 버퍼에서의 주기적이며 순차적인 방법으로 셀들을 인출하는 경우에는 출력단으로 출력되는 셀들이 입력단에 인입될때의 순서와 다르게 출력되는 경우가 발생할 수 있다.

이러한 셀 순서 역전 현상은 ITU의 관련 권고안의 권고 사항에 어긋나는 것이다.

종래의 교환장치에서는 동일한 출력단에 속하여 있는 저속 스위치(101a, 101b)내의 출력 버퍼들에 단위 셀 타임 슬롯 동안에 인입되는 셀들의 갯수 정보를 출력 선택기(103a, 103b)에서 셀 갯수 계수기(109)로 전달한다.

여기서, 단위 셀 타임 슬롯은 저속 스위치(101a, 101b)의 입력단에 한개의 셀이 인입되는데 소요되는 시간을 말한다.

셀 갯수 계수기(109)는 단위 셀 타임 슬롯 동안에 각각의 스위치의 출력 버퍼에 인입되는 셀들의 갯수와 이에 해당되는 스위치를 식별하기 위한 정보를 출력하여 기억장치인 메모리(108)에 스위치 및 셀 타임 슬롯에 따라 순차적으로 기억시킨다.

스위치 출력버퍼 출력 제어 신호 발생 수단인 디코더(107)는 순차적으로 기억되어 있는 인입된 셀의 갯수와 스위치 식별정보를 디코딩하여 스위치 식별정보가 지정하는 스위치의 출력버퍼에서 기억된 셀 갯수에 해당하는 셀을 단위 셀 타임 슬롯 동안에 인출하여 출력단으로 출력한다.

이러한 종래의 교환장치에서 셀 역전 현상을 방지하기 위해서는 출력 선택기(102,103a,103b)에서 셀 갯수 계수기(109)로 전달되는 셀 갯수 정보가 어느 경우에도 정확한 값을 가져야 한다. 동일한 논리로 출력버퍼 출력 제어 신호 발생 수단인 디코더(107)에서 출력되어 출력 버퍼(104a)로 인입되는 신호 또한 정확한 값을 가져야 한다.

그러나, 상기한 두 가지 종류의 신호 선로에서 어떠한 신호 망실이 있을 경우에는 셀 순서 역전 현상이 계속적으로 발생하게 되는 문제점을 가지고 있다.

특히, 상기한 문제점은 종래 교환장치를 반도체 집적회로로 구현하기 위하여 스위치기능(101a)과 셀 인출 제어부(105a)를 서로 다른 집적회로로 구현하여 상기한 두가지 종류의 신호들이 인쇄회로기판을 통하여 전달되는 경우에는 매우 심각한 문제가 된다.

또한, 셀 출력버퍼(104a)를 읽어 내어 셀을 출력시키는 출력단의 동작 속도는 스위치(101a, 101b)의 입력단 동작 속도에 스위치들(101a, 101b)의 갯수를 곱한 속도가 되는데, 이러한 높은 속도의 동작 속도를 가지는 집적회로의 구현은 어떠한 방식으로도 구현하기에 매우 어려우며, 셀 순서 재정렬 과정에서 재정렬기에 인입되는 셀들의 인입 시간을 예측하지 못하는 관계로 원활한 셀 순서 재정렬을 위하여 스위치단에서의 최대 큐 지연 시간 만큼을 재정렬기내에서 일률적으로 지연시켜야되는 문제점을 가지고 있었다.

따라서, 상기 종래 기술의 문제점을 해결하기 위한 본 발명은 스위치 셀 버퍼의 큐잉 대기량을 사용하여 셀 순서 역전 현상을 방지할 수 있고, 셀 재정렬기 인입시간을 정확히 예측하여 셀 지연시간을 대폭적으로 감소시킬 수 있는 ATM 셀 교환장치를 제공하는데 그 목적이 있다.

도 1 은 종래의 ATM 스위치용 셀 교환 장치의 구성도,

도 2 는 본 발명에 따른 대규모 ATM 스위치용 셀 교환 장치의 개략도,

도 3 은 본 발명에 따른 스위치 소자의 상세 구성도,

도 4 는 본 발명에 따른 셀 순서 재정렬 소자의 상세 구성도,

도 5 는 본 발명에 따른 큐 길이 처리부의 상세 구성도,

도 6 은 본 발명에 따른 큐 인출 처리부의 상세 구성도.

*도면의 주요부분에 대한 부호의 설명

201-1 내지 201-S : 스위치소자

202-1 내지 202-D : 셀순서 재정렬소자

300,305,400,405 : 다중화부

301,401 : 공통버퍼

302,402 : 역다중화부

303,403 : 라우팅 판정부

304,404 : 어드레스 FIFO

306,406 : 타임 슬롯 발생부

307,408 : 휴지 어드레스 관리부

308 : 결합부

407 : 큐 인출 처리부

409 : 큐 길이 처리부

410 : 셀도착 갯수 FIFO

411 : 기준시간 발생부

상기 목적을 달성하기 위한 본 발명은, 공통버퍼형 스위치를 기반으로 구성된 다수의 스위칭수단을 다단으로 형성한 비동기전달모드 스위칭 시스템에 있어서, 다수의 입력단에서 인입된 셀들을 다수의 출력단으로 스위칭 시, 공통버퍼에 저장된 셀의 주소를 저장하는 수단의 큐 길이 정보를 출력되는 셀의 특정 영역에 부가하여 출력하는 다수의 전단 스위칭수단; 및 상기 다수의 전단 스위칭수단으로 부터 입력된 셀로부터 큐 길이 정보를 추출하여 기준시간정보와 상기 추출한 큐 길이 정보를 이용하여 셀의 갯수를 나타내는 정보와 셀의 수신 완료 시간정보를 생성하고, 기준시간정보와 수신완료 시간정보를 비교하여 공통버퍼에 저장된 셀의 주소정보를 수신된 셀의 갯수정보만큼 읽어내어 출력되는 셀들의 순서를 재정렬하는 다수의 후단 스위칭수단을 구비한 것을 특징으로 한다.

이하, 첨부된 도 2 내지 도 6 을 참조하여 본 발명의 일실시예를 상세히 설명한다.

도 2 는 본 발명에 따른 ATM 셀 교환장치의 개략도를 나타낸다.

ATM 셀 교환장치는 다수의 입력 단(200-1 내지 200-N)에서 입력되는 셀들을 개별 입력단(200-1 내지 200-N)별로 역다중화하여 인입되는 셀의 속도를 저하시킨 후, 다수의 스위치(201-1 내지 201-S)의 입력단(204-1-1 내지 204-S-N)에 인입시켜 셀에 부착된 라우팅 정보에 따라 다수의 스위치(201-1 내지 201-S)의 특정 출력 단들(205-1-1 내지 205-D-S)로 출력시킨 후, 다수의 스위치내(201-1 내지 201-S)의 셀 버퍼의 셀 누적량 차이에서 발생하는 셀 순서 역전 상태를 정정하기 위하여 셀 순서 재 정렬 수단(202-1 내지 202-D)을 통하여 셀 순서를 정정한 후, 다수의 저속 셀 출력단들(206-1-1 내지 206-D-M)들로 구성된 다수의 교환 장치 출력단(203-1 내지 203-D)으로 셀을 출력시킨다.

도 3 은 본 발명에 따른 스위치 소자의 상세 구성도를 나타낸다.

N개의 입력 단(204-x-1 내지 204-x-N)으로 부터 인입되는 셀들은 다중화부(300)를 통하여 다중화된 후, 공통 버퍼(301)로 사용되는 이중포트메모리(301)의 좌측단 입력(MCI)에 인입된다.

입력단(204)를 통하여 인입되어 다중화된 셀들의 라우팅 관련 정보(Busy, R_Tag)는 다중화된 후, 셀의 라우팅 방향을 결정하는 수단인 라우팅판정부(303)로 입력된다.

라우팅 판정부(303)는 다중화부(300)에서 전달된 라우팅 정보에 따라 현재 입력되어 처리하여야 할 셀이 유효한 경우 공통 버퍼(301)내의 빈 기억 공간에 대한 주소를 관리하는 휴지 어드레스 관리부(307)에 휴지 어드레스를 할당할 것을 지시하는 신호(IPR)를 활성화시켜 출력한다.

휴지 어드레스 관리부(307)는 휴지 어드레스(IAR)를 라우팅 판정부(303)로 출력하고, 라우팅 판정부(303)는 이 휴지 어드레스를 이중포트메모리(301)의 좌측 어드레스 공급단으로 쓰기 어드레스(WAR)를 공급하는 동시에 이 쓰기 어드레스를 셀의 라우팅 정보(R_tag)에 따라 정하여지는 출력 어드레스 FIFO(First In First Out)(304)로 인입시킨다.

다중화부(300)에 의하여 이중포트 메모리(301)의 좌측 입력단에 대기하고 있던 셀 정보는 라우팅 판정부(303)에서 입력된 쓰기 어드레스(WAR)에 의하여 지정되는 이중포트 메모리의 빈 기억 공간에 저장된다.

타임 슬롯 발생부(306)는 주기적이며 순차적인 읽기용 타임 슬롯 정보를 생성하는 수단으로, 타임 슬롯 발생부(306)에서 발생된 읽기용 타임 슬롯 정보는 역다중화부(302)와 셀 저장 어드레스 다중화부(305)와 읽기용 타임슬롯 정보에 대응하는 출력 어드레스 FIFO(304)로 전달된다.

읽기용 타임 슬롯 정보(SEL)가 지정하는 출력 어드레스 FIFO(304)에 셀 저장 어드레스 정보가 존재하는 경우 어드레스 FIFO(304)에 가장 오랫 동안 대기하고 있던 셀 저장 어드레스 정보가 다중화부(305)의 입력단에 출력되며, 다중화부(305)는 상기한 인출된 셀 저장 어드레스 정보(RAR_0 내지 RAR_D)를 읽기용 타임 슬롯 정보(SEL)에 따라 선택하여 이중포트 메모리(301)의 우측단으로 전달하며, 동시에 이 셀 저장 어드레스 정보를 휴지 어드레스 관리부(307)로 인입시킨다. 휴지 어드레스 관리부(307)로 인입된 어드레스 정보(RAR)는 상기한 셀 저장 동작에 재 사용된다.

출력 어드레스 FIFO(304)에서 출력되어 이중포트 메모리(301)의 우측단으로 전달된 셀 저장 어드레스 정보가 지정하는 기억 공간에 저장되어 있던 셀 정보(MCO)는 우측단으로 출력되어 역다중화부(302)로 인입된다.

역다중화부(302)로 인입된 셀 정보는 읽기용 타임 슬롯 정보(SEL)에 의하여 지정되는 역다중화부(302) 출력 단으로 방출되고, 역다중화부(302)의 출력 단에 출력된 셀 정보는 결합부(308)의 입력단에 인입된다.

결합부(308)는 출력되어 인입된 셀내의 특정 영역에 출력 어드레스 FIFO(304)내에 대기하고 있는 주소 정보 대기열의 크기 정보(Q_length)와 이들 정보의 충실성을 검증할 수 있는 보호용 정보를 삽입하여 스위치 출력 단(205)으로 출력한다.

여기서 삽입되는 주소 정보 대기열의 크기 정보(Q_length)는 출력되는 셀의 이중포트 메모리(301)내에서의 기억 공간 어드레스를 저장하고 있던 출력 어드레스 FIFO(304)에 소속된 정보이다.

출력되는 셀에 삽입되어 출력되는 주소 정보 대기열의 크기 정보(Q_length)는 이후 출력된 셀의 순서 재정렬 동작에 필요한 기본 정보로 사용된다.

이상에서 설명한 바와 같이 스위치소자(201)는 공통 버퍼(301)에 저장된 셀을 스위치 출력 단(205)으로 출력시, 저장되어 출력되는 셀의 저장 어드레스를 보관하고 있던 출력 어드레스 FIFO(304)의 대기열 크기 정보(Q_length)를 출력되는 셀내의 특정 영역에 삽입하여 출력시키는 것을 특징으로 한다.

도 4 는 본 발명에 따른 셀 순서 재정렬소자(202)의 상세 구성도를 나타낸다.

스위치소자(201)에서 동일한 출력단(203)으로 라우팅되는 셀들은 다수의 스위치소자(201-1 내지 201-S)의 특정 출력단(205)들을 통하여 셀 순서 재정렬소자(202)로 인입되어 역전된 셀들의 순서를 재정렬한 후 출력단(203)으로 출력된다.

다수의 스위치소자(201)를 통하여 라우팅되어 출력되는 셀 정보들은 입력단(205-y-1 내지 205-y-S)들을 통해 입력되어 다중화부(400)에 의해 다중화된 후, 공통 버퍼로 사용되는 이중포트 메모리(401)의 좌측 입력단(MCI)에 인입된다.

입력 단들(205)을 통하여 입력되는 셀내에 포함된 스위치 출력 어드레스 FIFO(304)의 대기열 크기 정보(Q_length)와 이들 정보의 충실성을 검증할 수 있는 보호용 정보(QL_crc)들은 다중화부(400)에 의하여 다중화된 후, 큐 길이 처리부(409)에 인입된다.

큐 길이 처리부(409)는 셀 헤더 정보를 이용하여 인입된 셀이 유효한 셀이고, 전송과정에서 크기 정보(QL)가 손상되지 않은 경우 라우팅 판정부(403)로 이를 활성화신호(Active)를 통해 전달하고, 입력된 셀이 유효한 셀이나 전송과정에서 크기 정보(QL)가 손상된 경우에는 라우팅 판정부(403)로 휴지셀 삽입신호(Idle_Ins)를 활성화시켜 출력한다.

또한, 큐 길이 처리부(409)는 셀 헤더 정보 및 기준 시간 발생부(411)로 부터 인입되는 기준 시간 신호(Ltim)를 이용하여 인입되는 셀이 스위치소자(201)에서 방출되기 직전의 단위 셀 타임 슬롯 동안에 스위치소자(201)에 인입되어 개별 스위치 출력 단에 대응되어 저장된 셀의 갯수를 나타내는 정보 (AC_1 내지 AC_S)를 발생시킨 후, 이들을 셀 도착 갯수 FIFO(410)로 인입시킨다.

그리고, 큐 길이 처리부(409)는 대기열 크기 정보(Q_length), 보호용 정보(QL_crc), 기준 시간 발생부(411)로 부터 인입되는 기준 시간 신호(Ltim), 및 셀의 갯수를 나타내는 정보(AC_1 내지 AC_S)들을 이용하여 큐 길이 처리부(409)로 인입되는 셀이 스위치소자(201)에서 방출되기 직전의 단위 셀 타임 슬롯 동안에 스위치소자(201)에 저장된 셀들이 스위치소자(201)에서 방출되어 큐 길이 처리부(409)로 인입 완료되는 시간을 계산한 후, 생성된 정보(EAT)를 셀 도착 갯수 FIFO(410)로 인입시킨다.

셀 도착 갯수 FIFO(410)는 스위치소자(201)의 특정 셀 타임 슬롯에 스위치소자(201)로 인입된 셀들이 셀 순서 재정렬소자(202)내에 인입 완료되는 시간 정보(EAT)와 스위치소자(201)의 특정 셀 타임 슬롯에 스위치소자(201)로 인입되어 저장된 셀의 갯수를 나타내는 정보(AC_1 내지 AC_S)들을 한 묶음으로 하여 선입력 선출력 방식으로 저장한다. 저장된 정보는 큐 인출 처리부(407)에 의하여 인출되어 셀 순서 재정렬의 기본 정보로 사용된다.

라우팅 판정부(403)는 큐 길이 처리부(409)에서 생성되어 출력되는 신호인 유효셀 활성화신호(Active)를 받아 공통 버퍼(401)내의 빈 기억 공간에 대한 주소를 관리하는 휴지 어드레스 관리부(408)에 휴지 어드레스를 할당할 것을 지시하는 신호(IPR)를 활성화시켜 출력한다.

휴지 어드레스 관리부(408)는 휴지 어드레스(IAR)를 라우팅 판정부(403)로 인입시키고, 라우팅 판정부(403)는 이 휴지 어드레스를 이중포트 메모리(401)의 좌측 어드레스 공급단으로 공급하는 동시에 이 휴지 어드레스를 인입된 셀의 입력 단에 따라 정하여지는 출력 어드레스 FIFO(404)로 인입시킨다.

다중화부(400)에 의하여 이중포트 메모리(401)의 좌측 입력단에 대기하고 있던 셀 정보는 라우팅 판정부(403)에서 방출되는 쓰기 어드레스(WAR)인 휴지 어드레스에 의하여 이중포트 메모리의 지정되는 빈 기억 공간에 저장된다.

라우팅 판정부(403)는 큐 길이 처리부(409)에서 생성되어 출력되는 휴지셀 삽입 신호(Idle_Ins)가 활성화된 경우 휴지 셀(Idle Cell 혹은 Unassigned Cell) 정보가 기억된 이중포트 메모리(401)의 특정 어드레스 정보를 생성하여 인입된 셀의 입력 단에 따라 정하여지는 출력 어드레스 FIFO(404)로 인입시킨다.

큐 인출 처리부(407)는 셀 도착 갯수 FIFO(410)에서 가장 오래 동안 대기하고 있던 셀 도착 정보들(EAT, AC_1 내지 AC_S)을 인출, 디코딩하여 출력 어드레스 FIFO를 제어하는 신호(RAF_1 내지 RAF_S)와 다중화 제어 신호(SEL), 그리고 셀 도착 갯수 FIFO 읽기 신호(RQF)들을 생성한다.

큐 인출 처리부(407)에 입력된 인입완료 시간정보(EAT)의 값이 기준 시간 발생부(411)에서 인입되는 기준 시간 정보(Ltim) 보다 큰 경우에는 출력 어드레스 FIFO를 제어하는 신호들(RAF_1 내지 RAF_S), 및 셀 도착 갯수 FIFO 읽기 신호(RQF)는 비활성화 상태로 천이하거나 비활성화 상태를 유지한다. 즉, 큐 인출 처리부(407)는 처리하여야 할 셀들이 도착하기를 기다린다.

큐 인출 처리부(407)에 입력된 인입완료 시간정보(EAT)의 값이 기준 시간 발생부(411)에서 인입되는 기준 시간 정보(Ltim)와 비교하여 같거나 작은 경우에는 개별 출력 어드레스 FIFO(404)에 대응하는 셀 도착 갯수 정보(AC_1 내지 AC_S)들에 해당하는 만큼 출력 어드레스 FIFO(404)를 읽어낸다. 이러한 읽기 동작을 위하여 셀 도착 갯수 정보(AC_1 내지 AC_S)들에 대응하는 읽기 제어 신호들(RAF_1 내지 RAF_S)을 활성화상태로 천이하거나 활성화상태로 유지한다.

이때, 셀 도착 갯수가 '0' 인 출력 어드레스 FIFO(404)에 대하여는 읽기 동작에 할애되는 시간 없이 바로 스킵한다.

그리고, 다음 번 셀 타임 슬롯 동안의 동작을 위하여 큐 인출 처리부(407)는 셀 도착 갯수 FIFO 읽기 신호(RQF)를 활성화하여 셀 도착 갯수 정보(EAT, AC_1, AC_2,...AC_S)들을 읽어내어 저장한다.

큐 인출 처리부(407)는 특정한 출력 어드레스 FIFO를 읽어 내는 동안 다중화 선택 신호(SEL)를 다중화부(405)로 출력하여 선택된 셀 저장 어드레스 정보가 출력되게 한다.

다중화부(405)를 통하여 출력된 셀 저장 어드레스 정보에 따라 이중포트 메모리(401)에 저장된 셀은 우측 출력단을 통하여 출력되어 역다중화부(402)로 입력된다. 임의의 셀 슬롯 타임을 발생하는 수단인 계수기(406)에 따라 동작하는 역다중화부(402)는 입력된 셀을 역다중화하여 출력한다.

기준 시간 발생부(411)는 셀 동기 신호에 기준하여 임의의 셀 타임 슬롯을 특정하는 신호를 발생하여 큐 길이 처리부(409)와 큐 인출 처리부(407)로 공급한다.

휴지 어드레스 관리부(408)는 이중포트 메모리(401)에 셀을 저장하기 위한 어드레스 정보를 제공하고, 이중포트 메모리(401)에서 셀이 인출된 후, 인출된 어드레스 정보를 수집하여 저장한다.

도 5 는 본 발명에 따른 큐 길이 처리부(409)의 상세 구성도를 나타낸다.

역다중화기(500)는 다중화부(400)로 부터 다중화되어 인입되는 셀 헤더 정보들을 역다중화하여 입력 단에 대응하는 도착 셀 계수부(513)의 셀헤더 검사기(501)로 인입시킨다.

셀 헤더 검사기(501)는 역다중화기(500)로 부터 인입되는 셀 헤더 정보들을 이용하여 입력된 큐 길이 정보의 신호 충실도를 점검한다. 점검한 결과 큐 길이 정보가 충실한 경우 출력 정보(Q_length)는 스위치소자(201)의 큐 길이 정보들이 출력되며, 큐 길이 에러 신호(QER)는 비활성화 상태로 출력된다.

그렇지 않고, 셀 헤더 검사기(501)가 역다중화기(500)로 부터 인입되는 셀 헤더 정보들을 이용하여 입력된 큐 길이 정보의 신호 충실도를 점검한 결과 입력된 셀이 휴지셀(idle 혹은 unassigned cell)인 경우에는 신호(Q_length)는 '0' 값을 가지며, 큐 길이 에러 신호(QER)는 비활성화 상태로 출력된다.

또한, 셀 헤더 검사기(501)는 역다중화기(500)로 부터 인입되는 셀 헤더 정보들을 이용하여 입력된 큐잉 길이 정보의 신호 충실도를 점검한 결과, 큐 길이 정보가 손상된 경우에는 해당되는 큐 길이 에러 신호(QER)를 활성화시켜 출력한다.

지연 수단(503, 504)은 입력되는 신호들(QL, QER)을 셀 동기에 기준하여 한 주기 동안 지연시킨 후 출력한다.

다중화기(502)는 큐 길이 에러신호(QER)가 비활성화 상태인 경우 큐 길이 정보(Q_length)를 출력하며, 큐 길이 에러신호(QER)가 활성화 상태인 경우 방금 전 셀 주기에서 방출된 큐 길이 정보(Q_length)인 (QL(t-1))를 출력한다.

스킵 셀 슬롯 계수기(505)는 지연된 큐 길이 에러 신호(QER)가 활성화 상태인 경우 셀 동기에 기준하여 '1' 씩 증가시키며, 지연된 큐 길이 에러 신호(QER)가 비활성화 상태인 경우 '0' 으로 초기화한다.

셀 계수기(506)의 출력(AC)은 해당 셀 슬롯에서 각 스위치별로 인입된 셀의 갯수를 나타내며 다음과 같은 알고리즘에 의하여 그 값이 결정된다.

큐 길이 에러신호가 '0'이고, 이전 큐 길이 정보(QL(t-1))가 '0' 이면 시간정보 Temp(t)는 QL(t) + QX(t-1)이고, 그렇지 않으면 시간 정보 Temp(t)는 QL(t) - QL(t-1) + QX(t-1) +1이다. 그리고, Temp(t)이 '0'보다 크거나 같으면 AC(t)는 Temp(t)보다 작거나 같고, 그렇지 않으면 AC(t)는 '0'보다 작거나 같다.

큐 길이 감지기(507)는 입력되는 큐 길이가 '0' 인 경우 출력 단이 활성화상태로 된다. 인버터(508)는 상기 큐 길이 감지기(507)의 출력 신호를 반전시키며, 다중화기(512)는 다수개의 인버터 출력 신호를 다중화하여 셀 라우팅 판정부(403)로 인입시킨다. 출력 신호인 활성화신호(Active)는 입력단에 유효한 셀이 도착되었음을 나타낸다.

유효한 셀이지만 큐 길이 정보가 망실된 경우 큐 길이 에러신호(QER)는 활성화 상태인 '1' 값을 가지며, 다중화기(511)는 다수개의 큐 길이 에러신호(QER)를 다중화하여 셀 라우팅 판정부(403)로 인입시킨다. 다중화기(511)의 출력 신호인 휴지셀 삽입신호(Idle_Ins)는 입력단에 유효한 셀이지만 셀 정보가 망실된 경우 이를 휴지셀로 대치할 것을 셀 라우팅 판정부(403)에 통보하는 신호이다.

이러한 동작은 큐 길이의 망실로 인한 셀 순서 재 정렬 동작의 연속적인 부 조화 현상을 방지하기 위한 것이다.

최대 큐 길이 감지기(509)는 단위 셀 타임 슬롯 동안에 개별 입력 단의 큐 길이 신호들(QL)중에서 가장 큰 큐 길이를 가지고 있는 신호를 선정하여 출력한다. 출력되는 신호(Qlmax)는 셀 도착 시간 생성기(510)의 입력으로 사용된다.

셀 도착 시간 생성기(510)는 최대 값을 가지는 큐 길이 정보(QLmax) 및 자체 시간 정보(Ltim)에서 해당 단위 셀 타임 슬롯 동안에 스위치소자(201)로 인입된 셀들이 셀 순서 재정렬소자로 완전히 도착하는데 필요한 충분한 시간 정보(EAT)를 셀 타임 슬롯의 단위로 생성한다. 시간정보(EAT)와 기준시간정보(Ltim) 및 최대 큐 길이(QLmax)의 관계는 EAT = QLmax+Ltim-1와 같다.

결과적으로 큐 길이 처리부(409)는 입력단 다중화부(400)에서 추출되는 개별 스위치의 큐 길이 정보에서 단위 셀 타임 슬롯에 도착된 셀들의 갯수(AC_1,...AC_S)와 스위치에 도착한 셀들이 순서 재정렬소자(202)로 완전히 인입되는데 필요한 시간 정보(EAT)를 생성한다.

도 6 은 본 발명에 따른 큐 인출 처리부(407)의 상세 구성도를 나타낸다.

큐 인출 처리부(407)는 셀 도착 갯수 FIFO(410)에서 가장 오래 동안 대기하고 있던 셀 도착 정보들(EAT, AC_1,...AC_S)을 인출, 디코딩하여 출력 어드레스 FIFO를 제어하는 신호들(RAF_1, ...RAF_S)과 다중화 제어 신호(SEL), 및 셀 도착 갯수 FIFO 읽기 신호(RQF)를 생성한다.

셀 도착 갯수 FIFO(410)에서 인출되어 큐 인출 처리부(407)로 인입된 셀 도착 시간 정보(EAT)는 기준 시간 발생부(411)에서 생성된 기준 시간 정보(Ltim)와 비교기(600)에 의하여 비교된다. 비교 결과, 기준시간정보(Ltim)가 셀도착 시간정보(EAT)와 같거나 큰 경우 비교기(600)의 출력 정보(Serve)는 활성화 상태인 '1' 값으로 천이되거나 유지된다. 이외의 경우, 비교기의 출력(Serve)은 '0' 값으로 천이되거나 유지된다. 비교기의 출력신호(Serve)의 논리치 '1'은 셀 도착 시간 정보(EAT)에 대응되는 셀들이 셀순서 재정렬소자의 공통 버퍼(401)에 도착되어 이들 셀의 저장 어드레스 정보들이 관련되는 출력 어드레스 FIFO(404)의 최선단에 대기중임을 의미한다.

따라서, 큐 인출 처리부(407)는 인입된 셀 도착 갯수 정보(AC_1,...AC_S)에 따라 해당되는 출력 어드레스 FIFO(404)를 읽어내기 위한 신호들(RAF_1, ...RAF_S)을 즉시 생성하여야 한다.

출력 어드레스 FIFO 읽기 신호(RAF_1, ...RAF_S)는 순차적으로 셀 도착 갯수 정보(AC_1,...AC_S)에 따라 생성되어야 한다. 셀의 공간 우선 순위상 맨 하위에 위치하는 출력 어드레스 FIFO(404-S)를 읽기 위한 신호인 (RAF_S)의 생성 밥법을 상술한다.

S번 입력단용 도착 셀 갯수 누적 계수기(601-S)는 인입되는 셀 도착 갯수 정보(AC_1,...AC_S)를 이용하여 S번 입력단 도착 셀 갯수(AC_S)를 제외한 모든 입력단 도착 셀 갯수(AC_1, AC_2, ...AC_S-1)를 합산한 정보(DSUM_S)를 생성하며, S번 입력단 도착 셀 갯수(AC_S)는 그대로 바이패스하여 출력한다.

S번 입력단용 도착 셀 갯수 누적 계수기(601-S)에서 생성된 합산 정보(DSUM_S)와 S번 입력단 도착 셀 갯수(AC_S)는 어드레스 FIFO 읽기 신호 발생기(602-S)로 인입된다.

S번 입력단용 어드레스 FIFO 읽기 신호 발생기(602-S)는 비교기(600)에 의하여 생성된 출력신호(Serve)가 '1'인 경우, 셀 동기 클럭의 S배 클럭(SCLK)에 기준하여 합산 정보(DSUM_S)의 주기 시간 구역에서는 읽기 신호(RAF_S)를 비활성화 상태인 '0'으로 유지하며, 이후에 도착 셀 갯수(AC_S)에 해당하는 주기의 시간 구역에서는 읽기 신호(RAF_S)를 활성화 상태인 '1'로 천이하여 유지하여, S번 입력단용 출력 어드레스 FIFO(404-S)를 도착 셀 갯수(AC_S) 만큼 읽을 것을 지시한다.

합산 정보(DSUM_S)와 도착 셀 갯수(AC_S)를 합한 주기의 시간이 경과된 이후에는 셀 도착 갯수 FIFO(410)로 부터 다음 번 셀 인출 동작에 필요한 셀 도착 정보들(EAT, AC_1,...AC_S)을 인출할 것을 지시하는 신호(RQF)를 셀 동기 클럭의 S배 클럭(SCLK) 한 주기 동안 활성화 상태로 출력한다.

S번 입력단 이외의 여타 입력단용 어드레스 FIFO 읽기 신호 발생기(602)들의 동작도 상기한 S번 입력단용 어드레스 FIFO 읽기 신호 발생기(602-S)의 동작 설명과 동일한 논리에 따라 동작한다.

이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.

상기와 같이 이루어지는 본 발명은 다음과 같은 특유한 효과를 갖는다.

첫째, 스위치의 입출력단 갯수를 N, 단위 회선의 속도를 V, P는 처리되는 셀 정보의 비트 단위 병렬화 정도를 나타내는 상수로 하는 경우, 본 발명은 상기한 2NV/P 속도로 동작하는 스위치 S개를 병렬 사용할 시 발생되는 셀 순서 역전 현상을 방지하면서, 단위 회선 속도를 S배 향상시킬 수 있으며, 이에 따라 전체적인 스위치의 셀 교환 능력을 S배 향상시킬 수 있다.

둘째, 셀 순서 재정렬 동작에 관계되는 신호의 일시적인 손상에 의하여 발생하는 공지된 스위치에서의 항구적인 셀 순서 재정렬 동작의 부조화 현상을 본 발명에서는 셀 순서 재정렬 동작에 관계되는 기본 신호로 스위치의 셀 버퍼의 큐 대기량을 사용함으로써 해결할 수 있다.

세째, 종래의 스위치는 셀 순서 재정렬과정에서 재 정렬기에 인입되는 셀들의 재정렬기 인입 시간을 예측하지 못하는 관계로 원활한 셀 순서 재정렬을 위하여 스위치단에서의 최대 큐잉 지연 시간 만큼을 재 정렬기내에서 일률적으로 지연시켜야되는 문제점을 가지고 있었으나, 본 발명에서는 재 정렬기에 인입되는 셀들의 재 정렬기 인입 시간을 정확히 예측하여 반드시 필요한 시간만을 셀 순서 재정렬기 내에서 지연시킴으로 스위치에서의 셀 지연 시간을 대폭적으로 감소시킬 수 있다.

Claims (7)

1. 공통버퍼형 스위치를 기반으로 구성된 다수의 스위칭수단을 다단으로 형성한 비동기전달모드 스위칭 시스템에 있어서,

   다수의 입력단에서 인입된 셀들을 다수의 출력단으로 스위칭 시, 공통버퍼에 저장된 셀의 주소를 저장하는 수단의 큐 길이 정보를 출력되는 셀의 특정 영역에 부가하여 출력하는 다수의 전단 스위칭수단; 및

   상기 다수의 전단 스위칭수단으로 부터 입력된 셀로부터 큐 길이 정보를 추출하여 기준시간정보와 상기 추출한 큐 길이 정보를 이용하여 셀의 갯수를 나타내는 정보와 셀의 수신 완료 시간정보를 생성하고, 기준시간정보와 수신완료 시간정보를 비교하여 공통버퍼에 저장된 셀의 주소정보를 수신된 셀의 갯수정보만큼 읽어내어 출력되는 셀들의 순서를 재정렬하는 다수의 후단 스위칭수단을 구비한 것을 특징으로 하는 비동기전달모드 셀 교환 장치.
2. 제 1 항에 있어서,

   상기 전단 스위칭수단은,

   다수의 입력단으로부터 입력되는 셀을 다중화하는 제1 다중화 수단;

   입력된 셀을 저장하는 공통버퍼;

   상기 제1 다중화수단의 라우팅 관련 정보를 입력받아 입력된 셀을 저장하기 위한 쓰기 어드레스정보를 읽어 상기 공통버퍼에 출력하는 라우팅판정수단;

   상기 공통버퍼의 빈 기억장소의 어드레스정보를 저장하여 상기 라우팅판정수단으로 출력하는 휴지 어드레스 관리수단;

   상기 라우팅판정수단으로 부터 출력된 쓰기 어드레스정보를 저장하고, 저장된 어드레스의 큐 길이 정보를 출력하는 다수의 저장수단;

   상기 공통버퍼에 저장된 셀을 읽기 위한 타임슬롯 정보를 순차적으로 발생하는 타임슬롯 발생수단;

   상기 타임슬롯 발생수단의 타임슬롯 정보에 의해 상기 다수의 저장수단에 저장된 쓰기 어드레스정보 중 하나를 선택하여 공통버퍼 읽기 어드레스정보를 출력하는 제2 다중화수단;

   상기 타임슬롯 발생수단의 제어를 받아 상기 공통버퍼로 부터 출력되는 셀을 역다중화하는 역다중화수단; 및

   상기 다수의 저장수단으로부터 출력된 큐 길이 정보와 이들 정보의 충실성을 검증할 수 있는 보호용 정보를 상기 역다중화 수단으로부터 출력되는 셀의 특정 영역에 부가하여 출력하는 다수의 결합수단을 구비한 것을 특징으로 비동기전달모드 셀 교환장치.
3. 제 1 항에 있어서,

   상기 후단 스위칭수단은,

   다수의 상기 전단 스위칭수단으로부터 입력되는 셀을 다중화하는 제1 다중화 수단;

   입력된 셀을 저장하는 공통버퍼;

   셀 동기신호에 기준하여 임의의 셀 타임슬롯을 특정하는 기준시간 정보를 발생하는 기준시간발생수단;

   상기 제1 다중화수단으로 부터 셀 헤더정보를 받아 유효셀이고 큐 길이정보가 손상되지 않았으면 활성화신호를 출력하고, 유효셀이지만 큐 길이정보가 손상된 경우 휴지셀 삽입신호를 출력하고, 상기 기준시간발생수단의 기준시간정보를 이용하여 수신된 셀의 갯수정보를 생성하여 출력하고, 큐 길이정보와 보호용정보와 기준시간정보 및 셀 갯수정보를 이용하여 수신완료시간정보를 생성하여 출력하는 큐길이처리수단;

   상기 큐길이처리수단으로 부터 활성화신호가 입력되면 입력된 셀을 저장하기 위한 쓰기 어드레스정보를 읽어 상기 공통버퍼에 출력하고, 상기 큐길이처리수단으로 부터 휴지셀 삽입신호가 입력되면 휴지셀 정보가 기억된 상기 공통버퍼의 특정 어드레스정보를 생성하여 인입된 셀의 입력단에 따라 정하여지는 저장수단에 출력하는 라우팅판정수단;

   상기 공통버퍼의 빈 기억장소의 어드레스정보를 저장하여 상기 라우팅판정수단으로 출력하는 휴지 어드레스 관리수단;

   상기 라우팅판정수단으로 부터 출력된 쓰기 어드레스정보를 저장하는 다수의 제1 저장수단;

   상기 공통버퍼에 저장된 셀을 읽기 위한 타임슬롯 정보를 순차적으로 발생하는 타임슬롯 발생수단;

   상기 큐길이 처리수단으로부터 발생된 수신완료 시간정보와 셀 갯수정보를 저장하는 제2 저장수단;

   상기 제2 저장수단에 저장된 정보를 읽어 수신완료 시간정보가 상기 기준시간발생수단의 기준시간보다 작거나 같은 경우 셀 갯수정보에 해당하는 만큼 상기 제1 저장수단을 읽기 위한 제어신호를 출력하는 큐 인출 처리수단;

   상기 큐 인출처리수단의 제어를 받아 상기 다수의 저장수단에 저장된 쓰기 어드레스정보 중 하나를 선택하여 공통버퍼 읽기 어드레스정보를 출력하는 제2 다중화수단; 및

   상기 타임슬롯 발생수단의 제어를 받아 상기 공통버퍼로 부터 출력되는 셀을 역다중화하는 역다중화수단을 구비한 것을 특징으로 하는 비동기전달모드 셀 교환장치.
4. 제 3 항에 있어서,

   상기 큐 인출처리수단은 셀 도착 갯수가 '0'인 경우 상기 제1 저장수단의 읽기 동작을 스킵하는 것을 특징으로 하는 비동기전달모드 셀 교환장치.
5. 제 3 항에 있어서,

   상기 큐 길이처리수단은,

   상기 제1 다중화수단으로부터 입력된 셀 헤더정보를 역다중화하는 역다중화수단;

   상기 역다중화수단으로 부터 큐길이정보와 보호정보를 입력받아 큐길이에러수를 게수하고, 큐길이정보가 에러인 경우 이전 큐길이정보를 선택하여 도착된 셀의 갯수를 계수하고, 유효셀이 수신되었음을 나타내는 활성화 신호와 휴지셀 삽입신호를 출력하는 다수개의 도착셀 계수수단;

   상기 다수의 도착셀 계수수단으로부터 입력된 다수의 휴지셀 삽입신호를 다중화하는 제1 다중화수단;

   상기 다수의 도착셀 계수수단으로부터 입력된 다수의 활성화신호를 다중화하는 제2 다중화수단;

   상기 다수의 도착셀 계수수단으로부터 다수의 큐길이정보를 입력받아 최대 큐길이 정보를 감지하는 최대큐길이 감지수단; 및

   상기 최대큐길이 감지수단에서 감지된 최대큐길이와 상기 기준시간정보를 이용하여 셀 도착시간을 계산하는 셀도착 시간 생성수단을 구비한 것을 특징으로 하는 비동기전달모드 셀 교환장치.
6. 제 5 항에 있어서,

   상기 도착셀 계수수단은,

   상기 역다중화수단으로 부터 인입되는 셀 헤더 정보들을 이용하여 입력된 큐 길이 정보의 신호 충실도를 점검하여 큐 길이정보를 출력하고, 큐 길이 정보가 손상된 경우에는 해당되는 큐 길이 에러 신호를 활성화시켜 출력하는 셀헤더점검수단;

   상기 셀헤더 점검수단으로부터 출력된 큐길이 에러신호를 셀 동기에 기준하여 한 주기 동안 지연시키는 제1 지연수단;

   상기 셀헤더점검수단으로부터 출력된 큐 길이 에러신호가 비활성화 상태인 경우 큐 길이 정보를 출력하고, 큐 길이 에러신호가 활성화 상태인 경우에는 이전 큐 길이 정보를 출력하는 다중화수단;

   상기 다중화수단의 출력을 한 주기 지연시키는 제2 지연수단;

   상기 제1 지연수단에 의해 지연된 큐 길이 에러 신호가 활성화 상태인 경우 셀 동기에 기준하여 '1'씩 증가시키고, 지연된 큐 길이 에러 신호가 비활성화 상태인 경우 '0'으로 초기화하는 스킵 셀 슬롯 계수수단;

   상기 제2 지연수단의 출력과 상기 다중화수단의 출력 및 상기 스킵셀 슬롯 계수수단의 출력을 입력받아 각 스위치별로 인입된 셀의 갯수를 계수하는 셀 계수수단;

   상기 셀헤더 검사수단으로부터 입력되는 큐 길이가 '0'인 경우 이를 감지하는 큐 길이 감지수단; 및

   상기 큐길이 감지수단의 출력을 반전시키는 반전수단을 구비한 것을 특징으로 하는 비동기전달모드 셀 교환장치.
7. 제 5 항에 있어서,

   상기 큐 인출 처리수단은,

   상기 기준시간발생수단으로 부터 입력된 기준시간과 상기 큐길이 처리수단으로부터 입력된 수신완료 시간정보를 비교하는 비교수단;

   상기 큐길이 처리수단으로 부터 셀 갯수 정보를 입력받아 자신의 번째의 해당하는 셀 갯수 정보를 제외한 셀 갯수정보를 합산하여 출력하고, 자신의 번째에 해당하는 셀 갯수 정보를 출력하는 다수개의 도착셀 갯수 누적수단;

   상기 비교수단의 비교결과 신호에 의해 제어되고, 상기 각각의 도착셀 갯수 누적수단으로부터 합산정보와 자신의 셀갯수 정보를 입력받아 상기 다수개의 제1 저장수단의 어드레스 정보를 읽기 위한 신호를 각각 발생하는 다수의 읽기신호 발생수단; 및

   상기 각각의 읽기신호 발생수단에 연결되어 다중화 선택신호를 발생하는 다중화선택신호 발생수단을 구비한 것을 특징으로 하는 비동기전달모드 셀 교환장치.