JP2748578B2 - 雑音除去回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複合映像信号に含まれる白色雑音を画像信
号のフレーム間の自己相関を利用して除去する雑音除去
回路と、上記雑音除去回路の中にあって複合映像信号の
クロマ信号成分の位相をライン間の演算を利用して反転
させるクロマインバータと、フレーム間の複合映像信号
の差信号から雑音を検出する雑音検出回路に関するもの
である。

（従来の技術） 近年、雑音除去回路は、EDTV（クリアビジョン）の技
術の進歩とともに、その付加機能の一つとして商品化さ
れるようになってきた。

以下に、従来の雑音除去回路について図面を用いて説
明する。

第７図は画像信号のフレーム間の自己相関を利用した
雑音除去回路の従来例であって、「ノイズリデューサー
高橋 テレビジョン学会誌 第33巻 第４号（1979）
P.P296〜300」に記載されたものである。

第７図において、１は複合映像信号が入力される複合
映像信号入力端子、３は複合映像信号入力端子１から入
力される複合映像信号をアナログ／デジタル変換するAD
変換器、４は後述するクロマインバータ８の出力信号と
AD変換器３の出力信号の差信号を出力する減算器、５は
減算器４の出力信号をＫ倍（０≦Ｋ≦1/2）するＫ倍回
路、６はAD変換器３の出力信号とＫ倍回路５の出力信号
の和信号を出力する加算器、加算器６の出力は、加算器
６の出力信号を１フレーム期間遅延する１フレームメモ
リ７と、１フレームメモリ７の出力信号のうちクロマ信
号成分の位相を反転するクロマインバータ８を介して減
算器４に入力される。９は減算器の４の出力信号から雑
音成分のみを取り出して時間的に平均する雑音積分回
路、10は減算器４の出力信号から動き画像の信号成分の
みを検出して動き量を出力する動き検出回路、11は雑音
積分回路９の出力信号と動き検出回路10の出力信号をあ
る重みづけをして合成し、その出力信号でＫ倍回路５の
値を制御する合成回路であり、出力信号はＫ倍回路５に
入力される。また、加算器６の出力信号はバースト・輝
度信号出力端子２に入力されている。

以上のように構成された雑音除去回路について、以下
その動作を説明する。

複合映像信号入力端子１より入力する複合映像信号
（アナログ信号）は、AD変換器３でデジタル信号に変換
されて減算器４と加算器６に入力される。現在の複合映
像信号であるAD変換器３の出力信号と１フレーム前の複
合映像信号である１フレームメモリ７の出力信号とは減
算器４で減算され、その出力信号はＫ倍回路５に入力す
る。ここで、複合映像信号はフレーム周期で画像情報が
くり返し送られてくるがフレーム間相互の画像情報は自
己相関性が非常に強く、フレーム間で減算すると輝度信
号、クロマ信号などの複合映像信号は消え、雑音成分の
みが残る。また、複合映像信号のクロマ信号の位相はフ
レーム間で反転しており、単純に現在の複合映像信号と
１フレーム期間前の複合映像信号の差信号を出力したの
ではクロマ信号成分がＫ倍回路５に入力されてしまうの
で、加算器６の出力信号を１フレームメモリ７で１フレ
ーム期間遅延させた後にクロマインバータ８で複合映像
信号に含まれるクロマ信号の位相を反転させる。Ｋ倍回
路５では減算器４の出力信号である雑音成分の信号をＫ
倍した信号を出力する。加算器６でAD変換器３の出力信
号である現在の複合映像信号とＫ倍回路５の出力信号で
ある雑音成分の信号を加算して雑音成分を除去する。

ここで、Ｋ倍回路５のＫの値をＫ＝1/2と設定する
と、加算器６の出力信号は、現在の複合映像信号である
AD変換器３の出力信号と、１フレーム前の複合映像信号
であるクロマインバータ８の出力信号の加算平均出力で
ある。なお、このときS/N改善度は5dB程度である。結
局、バースト・輝度信号出力端子２からは、雑音が除去
された複合映像信号がデジタル信号として得られ、バー
スト信号と輝度信号の両方が得られる。

また、Ｋ倍回路５のＫの値をＫ＝０と設定すると、Ｋ
倍回路５の出力がなくなるので、バースト・輝度信号出
力端子２からは、複合映像信号入力端子１のアナログ信
号をデジタルに変換しただけの信号が得られる。このと
きS/Nは改善されない。

合成回路11は雑音除去回路９の出力信号に基づいて現
在の複合映像信号に雑音成分が少ないと判断した場合又
は動き検出回路10の出力信号に基づいて現在の複合映像
信号の画像が動いていることを示す動き画像の信号成分
が多いと判断した場合は、Ｋ倍回路５のＫの値を小さく
するような信号を出力し、これにより全体として雑音除
去の効果をおさえる構成としている。

また、合成回路11は雑音除去回路９の出力信号に基づ
いて現在の複合映像信号の雑音成分が多い場合であっ
て、動き画像の信号成分が少ないと判断した場合は、Ｋ
倍回路５のＫの値を大きくするような信号を出力し、こ
れにより全体して雑音除去の効果を発揮させる構成とし
ている。

つぎに、従来のクロマインバータについて図面を用い
て説明する。なお、近年、クロマインバータは雑音除去
回路の中で複合映像信号のクロマ信号成分の位相を反転
する際に多用される。

以下、図面を参照しながら、上述した従来のクロマイ
ンバータの一例について説明する。第８図において21は
入力端子、110は入力端子21に接続する１ラインメモ
リ、111は１ラインメモリ110の出力信号から入力端子21
の信号を減算する減算器、23は減算器111の出力端に接
続する3.58MHzバンド・パス・フィルタ、24は入力端子2
1に接続する遅延回路、112は3.58MHzバンド・パス・フ
ィルタ23の出力信号と、遅延回路24の出力信号を加算す
る加算器、22は加算器112の出力端に接続する出力端子
である。

以上のように構成されたクロマインバータについて、
以下その動作を説明する。まず、入力端子21から入力し
た複合映像信号は１ラインメモリ110で１ライン期間遅
延した後に減算器111で入力端子21から入力された複合
映像信号を減ずる。ここで、テレビの映像信号はライン
相互間の自己相関が非常に強く、かつクロマ信号成分が
ライン相互間で反転している。従って、減算器111の出
力からは輝度信号成分については除去され、クロマ信号
成分については入力端子21から入力された複合映像信号
のクロマ信号成分と比べて、２倍の大きさで位相が反転
したクロマ信号成分が得られる。3.58MHzバンド・パス
・フィルタ23は、減算器111の出力信号をさらに帯域制
限してクロマ信号成分のみを取り出す。遅延回路24は3.
58MHzバンド・パス・フィルタ23が信号を遅延する時間
と同じ時間だけ入力端子21から入力された複合映像信号
を遅延する回路で、その出力信号は3.58MHzバンド・パ
ス・フィルタ23の出力信号と加算器112で加算される。
結局、遅延回路24の出力信号である複合映像信号に、3.
58MHzバンド・パス・フィルタ23の出力信号である複合
映像信号に含まれているクロマ信号成分の大きさの２倍
であり、その位相が反転したクロマ信号成分が加算され
て、入力端子21の複合映像信号のクロマ信号成分だけが
位相反転した信号が出力端子22から出力される。

つぎに、従来の雑音検出回路について図面を用いて説
明する。なお、近年、雑音検出回路は複合映像信号に含
まれる雑音成分の量を検出する際に多用される。

以下に従来の雑音検出回路（「ノイズリデューサー
高橋 テレビジョン学会誌第33巻 第４号（1979）自動
S/N検出により最適動作点の設定P.P298〜299」）につい
て図面を参照しながらて説明する。

第９図において、41は雑音検出入力端子、200は雑音
検出入力端子41に接続する１ライン遅延線、201は雑音
検出入力端子41の入力信号から１ライン遅延線200の出
力信号を減ずる減算器である。202は基準レベル207の電
圧レベルと減算器201の出力信号の電圧レベルを比較し
てその大小関係を出力する比較器、203は比較器202の出
力信号とカウンター204の出力信号を入力とするカウン
ター、205は比較器202の出力信号とカウンター203の出
力信号と減算器201の出力信号とが入力される入力制御
回路、206は入力制御回路205の出力信号が入力される積
分回路、42は積分回路206の出力信号が入力される雑音
量出力端子である。

以上のように構成された雑音検出回路について、以下
その動作を説明する。

まず雑音検出入力端子41からフレーム相互間の差信号
が入力される。この差信号中には複合映像信号に含まれ
る雑音成分とフレーム相互間の複合映像信号の変化（動
き）成分だけが存在している。すなわち、この差信号に
はフレーム相互間で相関のある信号成分は減衰されてい
る。１ライン遅延線200と減算器201では、さらに１フレ
ーム画像内のライン相互間で相関をもつ信号成分が減衰
される。減算器201の出力信号の電圧レベルは基準レベ
ル207と比較器202において比較され、減算器201の出力
信号の電圧レベルが基準レベル207以下の場合のみ減算
器201の出力信号を雑音成分として取り扱う。ただし、
減算器201の出力信号の振幅が大きい状態が連続する場
合、その近傍の信号は雑音成分として扱わないよう入力
制御回路205が働く。また、カウンター204は１ライン間
の画素数を数えるカウンターであり、カウンター203は
その区間内で減算器201の出力信号の振幅が基準レベル2
07以上の場合の画素数を数えるカウンターである。入力
制御回路205は以上の条件が満足されたときのみ新しい
雑音信号（減算器201の出力信号）を取り込む。積分回
路206は雑音信号の平均電圧を得るための回路であり、
雑音信号（減算器201の出力信号）が取り込まれないと
きは前の状態が保持されている。また、積分回路206の
出力信号は雑音量出力端子42より出力される。

なお、積分回路206の時定数が複合映像信号信号のS/N
変化に対する雑音検出回路全体の応答特性となる。

（発明が解決しようとする課題） しかしながら、上記のクロマインバータ、雑音除去回
路、雑音検出回路では以下のような問題が存在した。

まず、上記のようなクロマインバータの構成では、出
力端子22から入力端子21の複合映像信号のクロマ信号成
分の位相を反転して出力したり、反転せずにそのまま出
力したりといういわゆるクロマインバータのON・OFF動
作ができないという課題を有していた。

さらに、仮に入力端子21の信号と出力端子22の信号を
スイッチによって切換えて上記動作を実現する場合に
は、クロマインバータが入力信号を遅延させる時間と同
じ時間信号を遅延させる遅延素子を入力端子21とスイッ
チの間に設ける必要があるという課題を有していた。

つぎに、上記のような雑音除去回路の構成でも、上記
のようなクロマインバータの構成では、１フレームメモ
リ７の出力信号に大してクロマインバータ８を通してク
ロマ信号成分を反転させたり、クロマインバータ８を通
さずにクロマ信号成分を反転させなかったりという、い
わゆるクロマインバータ８のON・OFF操作をユーザーが
できないという課題を有していた。。

さらに、バースト・輝度信号出力端子２からは輝度信
号だけでなくバースト信号も取り出しており、このバー
スト信号を後段の回路においてバースト信号のフレーム
和からNTSC規格に合わない信号（以下、非標準信号とい
う）を検出する（「1998年 テレビジョン学会全国大会
15−３ 高画質デジタルテレビ用LSIの開発 今井
浄他」）等の幅の広い用途に使用しているが、仮にユー
ザーがクロマインバータをOFFできるようにすると、こ
のバースト信号成分が雑音除去の動作によってそのゲイ
ンがおち、バースト・輝度信号出力端子２からは本来の
バースト信号のゲインが得られないという課題を有して
いた。

さらに、上記の雑音除去回路はＫ倍回路５のＫの値が
複合映像信号に含まれる雑音成分と動き画像の信号成分
によって変化する構成であるが、バースト信号部分だけ
はＫの値を固定して雑音量を一定にすることができない
という課題を有していた。

つぎに、上記の雑音検出回路のような構成では、複合
映像信号の映像信号部分にフレーム相互間・ライン相互
間で相関のない信号が入力された場合はそれを雑音成分
として誤検出してしまうという課題を有していた。

（課題を解決するための手段） 上記課題を解決するために、クロマ信号成分を含む信
号が入力され使用者が要求したときのみクロマ信号成分
の位相を反転する構成としたものである。

（実施例） ［実施例１］ 以下、本発明の雑音除去回路の一実施例について、図
面を参照しながら説明する。 第１図は本発明の雑音除
去回路の第１の実施例のブロック図を示すものであり、
１は輝度信号成分と色信号成分とが含まれる複合映像信
号が入力され複合映像信号入力端子、３は複合映像信号
入力端子１から入力される複合映像信号（アナログ信
号）をデジタル信号に変換するAD変換器、４は後述する
クロマインバータ８の出力信号とAD変換器３の出力信号
との差信号を出力する減算器、５は減算器４の出力信号
（論理値）をＫ倍（０≦Ｋ≦1/2）するＫ倍回路、６はA
D変換器３の出力信号とＫ倍回路５信号との和信号を出
力する加算器、７は加算器６の出力信号を１フレーム期
間遅延して出力する１フレームメモリ、８は１フレーム
メモリ７の出力信号のうちクロマ信号成分の位相を反転
するクロマインバータである。９は減算器４の出力信号
から雑音成分のみを取り出して時間的に平均する雑音積
分回路、10は減算器４の出力信号から動き画像の信号成
分のみを検出して動き量を出力する動き検出回路、11は
雑音積分回路９の出力信号と動き検出回路10の出力信号
とが入力され、これら雑音積分回路９の出力信号と動き
検出回路10の出力信号とをある重みづけをして合成し出
力する合成回路であり、この出力信号に基づいてＫ倍回
路５のＫの値を制御する構成としている。

101は使用者が雑音除去回路に指示を与えるためのリ
モコンであり、超音波、赤外線等を介してマイクロコン
ピュータ102に指示を与えこれを動作させる。103は複合
映像信号入力端子１から入力される複合映像信号から水
平同期信号を抽出する水平同期再生回路、104はマイク
ロコンピュータ102の出力信号と水平同期再生回路103の
出力信号とを合成する合成器で、この合成器104の出力
信号はクロマインバータ８に入力され、クロマインバー
タ８は１フレームメモリ７の出力信号のうちクロマ信号
成分の位相を使用者が要求したときのみ反転する構成と
しており、さらに、合成器104は水平同期再生回路103が
信号を出力をしている場合はクロマインバータ８は使用
者の要求にかかわらず１フレームメモリ７の出力信号の
うちクロマ信号成分の位相を反転するようにクロマイン
バータ８に対して信号を出力する。。加算器６の出力は
バースト・輝度信号出力端子２に接続する。なお、以上
の１〜11は第７図の１〜11と同一のものを示す。

以上のように構成された雑音除去回路について、以下
第１図を用いてその動作を説明する。

まず、使用者がクロマインバータ８を働かせることを
要求している場合、すなわちクロマ信号を反転させてい
る場合について説明する。

複合映像信号入力端子１より入力するテレビのアナロ
グ映像信号は、AD変換器３でデジタル信号に変換されて
減算器４と加算器６におのおの入力する。現在の複合映
像信号であるAD変換器３の出力信号と、１フレーム前の
複合映像信号である１フレームメモリ７の出力信号は減
算器４で減算され、Ｋ倍回路５に入力する。テレビの複
合映像信号はフレーム周期で画像情報がくり返し送られ
てくるが、フレーム間の自己相関性が非常に強く、フレ
ーム間で減算すると複合映像信号は消え、雑音成分のみ
が残る。また、複合映像信号のクロマ信号の位相は、フ
レーム間で反転しており、単純な差ではクロマ成分がＫ
倍回路５に入力してしまうので、加算器６の出力信号を
１フレームメモリ７で１フレーム期間遅延させた後にク
ロマインバータ８で複合映像信号に含まれるクロマ信号
の位相を反転させる。Ｋ倍回路５では、減算器４の出力
である雑音成分の論理値をＫ倍した値を出力し、加算器
６でAD変換器３の出力である複合映像信号と加算して雑
音成分を除去する。ここでＫ倍回路５のＫ＝1/2と設定
すると、加算器６の出力信号は、現在の複合映像信号で
あるAD変換器３の出力信号と、１フレーム前の複合映像
信号であるクロマインバータ８の出力信号の加算平均出
力である。このときS/N改善度は5dB程度である。結局、
バースト・輝度信号出力端子２からは、雑音が除去され
たデジタルの複合映像信号が得られ、従ってバースト信
号と輝度信号の両方が得られる。Ｋ＝０のときは、Ｋ倍
回路５の出力がなくなるので、バースト・輝度信号出力
端子２からは、複合映像信号入力端子１のアナログ信号
をデジタルに変換しただけの信号が得られる。このとき
S/N改善度はよくならない。９は減算器４の出力信号か
ら雑音成分のみを取り出して時間的に平均する雑音積分
回路、10は減算器４の出力信号から動き画像の信号成分
のみを検出して動き量を出力する動き検出回路、11は雑
音積分回路９の出力と動き検出回路10の出力をある重み
づけをして合成し、その出力でＫ倍回路５のＫの値を制
御する合成回路である。結局、雑音成分が少ない場合や
動き画像の信号成分が多い場合は、Ｋ倍回路５のＫの値
を小さくして雑音除去をおさえ、雑音成分が多くかつ動
き画像の信号成分が少ない場合は、Ｋ倍回路５のＫの値
を大きくして雑音除去を行うように働く。ここで、雑音
積分回路９、動き検出回路10、合成回路11によりＫ倍回
路指示手段を構成している。すなわち、Ｋ倍回路指示手
段である合成回路11は減算器４の出力信号を検出して雑
音成分が多くかつ前記減算器の出力信号のフレーム間に
おいて画像が動いた量が少ないと判断した場合はＫ倍回
路５のＫの値を大きくし、雑音成分が少ない又はフレー
ム間において画像が動いた量が多いと判断した場合はＫ
倍回路５のＫの値を小さくするようにＫ倍回路５に指示
する構成とした。

つぎに、使用者がクロマインバータ８を働かせないこ
とを要求している場合、すなわちクロマ信号を反転させ
ない場合について説明する。

なお、使用者がクロマ信号を反転させたくない場合と
は、クロマインバータ８は減算器４、１フレームメモリ
７などとともに映像信号のライン相互間の演算を行なう
のに用いるものであるが、このライン相互間の演算を行
うと映像の垂直方向の解像度か劣化するという欠点が存
在する。

そこで、解像度の高い映像信号に対して使用者がこの
斜め方向の解像度の劣化を望まないためにクロマインバ
ータ８を働かせたくない場合、すなわちクロマインバー
タ８の入出力を短絡したいと考える場合がある。このよ
うな場合、使用者はリモコン101を用いてマイクロコン
ピュータ102を動作させ、合成器104を介してクロマイン
バータ８をOFFし、クロマインバータ８の入出力を短絡
する。ここで、使用者が雑音除去の要求の有無を入力す
る要求入力手段はリモコン101とマイクロコンピュータ1
02とにより構成されている。

つぎに、水平同期再生回路103の動作について説明す
る。

使用者がクロマインバータ８を動作させている場合
は、通常の動作を行う。一方、使用者がクロマインバー
タ８を動作させていない場合、すなわちクロマインバー
タをOFFさせている場合、水平同期再生回路103は複合映
像信号の入力端子１から入力される複合映像信号から水
平同期信号のみを取り出し、合成器104に出力する。従
って、水平同期信号以外の映像信号の部分では、クロマ
インバータ８は動作を行わず、クロマ信号は反転され
ず、ライン相互間の演算は行われない。一方、水平同期
信号の部分では、水平同期再生回路103の出力信号が合
成器104を介してクロマインバータ８に入力される。こ
れにより、クロマインバータ８は動作し、すなわちクロ
マインバータ８がONし、輝度信号出力端子２からバース
ト信号を得ることがでる。

すなわち、合成器104は要求入力手段であるマイクロ
コンピュータ102から使用者が雑音除去を要求している
ことを表す出力信号が入力された場合、クロマインバー
タ８が１フレームメモリ７の出力信号のうちクロマ信号
成分の位相を反転するようクロマインバータ８に指示を
与え、マイクロコンピュータ102から使用者が雑音除去
を要求していないことを表す出力信号が入力された場
合、クロマインバータ８が１フレームメモリ７の出力信
号のうちクロマ信号成分の位相を反転しないようクロマ
インバータ８に指示を与え、水平同期再生回路103が出
力信号が入力されている期間はマイクロコンピュータ10
2によって入力される使用者の要求の有無にかかわらず
クロマインバータ８が１フレームメモリ７の出力信号の
うちクロマ信号成分の位相を反転するように指示するよ
うに構成している。

なお、この雑音除去回路全体の最終出力としては加算
器６から出力される輝度信号とバースト信号とを最終出
力信号として出力する構成としている。

このようにすることで、使用者がクロマインバータ８
をOFFしたときでもバースト・輝度信号出力端子２から
バースト信号を得ることができ、後段に接続される回路
によりバースト信号を用いた様々な処理を行うことがで
きるとともに、輝度信号をも得ることができる。

［実施例２］ つぎに、本発明の雑音除去回路の一実施例について図
面を参照しながら説明する。なお、［実施例１］と同様
の構成については同じ符号を用い、その説明を省略す
る。

第２図は本発明の第２の実施例を示す雑音除去回路の
ブロック図であり、１は複合映像信号入力端子、２はバ
ースト・輝度信号出力端子、３はAD変換器、４は減算
器、５はＫ倍回路、６は加算器、７は１フレームメモ
リ、８はクロマインバータ、９は雑音積分回路、10は動
き検出回路、11は合成回路、101はリモコン、102はマイ
クロコンピュータ、103は水平同期再生回路でありこれ
らは［実施例１］（第１図）の構成と同様である。105
はマイクロコンピュータ102の出力信号と水平同期再生
回路103の出力信号と合成回路11の出力信号とを組み合
せ回路105で合成してＫ倍回路５に入力する点である。

上記のように構成された雑音除去回路について、以下
その動作を説明する。

通常は、合成回路11から出力する動き画像成分と雑音
成分の合成量が、組み合せ回路105を介してＫ倍回路５
に入力し、Ｋの値を０〜1/2の範囲で制御する。ただ
し、ユーザーがソースの内容によって雑音除去の度合い
を固定、あるいはOFFにしたい場合は、リモコン101でマ
イクロコンピュータ102をコントロールし、組み合せ回
路105を介してＫ倍回路５のＫの値を固定にする。この
とき、合成回路11の出力信号は組み合せ回路105で無視
される。また、水平同期再生回路103の出力の水平同期
信号が組み合せ回路105に入力しているのは、上記いず
れの動作の場合もバースト信号部分に対してはＫ倍回路
５のＫ＝1/2（雑音除去度合い最大）にするためであ
る。これは、バースト信号部分は画像信号部分は画像信
号部分と違って動き成分が無いので、常に積極的に雑音
除去を行えばいいからである。ここで、リモコン101と
マイクロコンピュータ102とによりＫ値入力手段を構成
している。

すなわち、組み合せ回路105は水平同期再生回路103が
信号を出力をしている場合はＫ倍回路５のＫの値を1/2
とし、水平同期再生回路103が信号を出力をしている場
合であってＫ値入力手段であるマイクロコンピュータ10
2から信号が入力された際は、使用者が入力したＫ値に
なるようにＫ倍回路５のＫ値を固定し、水平同期再生回
路103が信号を出力をしている場合であってマイクロコ
ンピュータ102から信号が入力されない際は、マイクロ
コンピュータ102からの信号を出力する構成とした。

なお、この雑音除去回路全体の最終出力としては加算
器６から出力される輝度信号とバースト信号とを最終出
力信号として出力する構成としている。

以上のように本実施例によれば、雑音除去度合いを決
定するＫ倍回路５のＫの値を、複合映像信号の動き画像
成分の量と雑音成分の量から適応的に切換えることがで
き、また、ユーザーがリモコンを用いて固定値にするこ
ともでき、さらにいずれの場合でもバースト信号部分に
対しては常に雑音除去度合いを最大（Ｋ＝1/2）にする
ことができるものである。

［実施例３］ つぎに、本発明のクロマインバータの一実施例につい
て、図面を参照しながら説明する。

第３図は本発明のクロマインバータの一実施例のブロ
ック図を示すものであり、21は８ビットのデジタル信号
が入力される入力端子、25は入力端子21から入力された
信号を１ライン期間遅延する８ビットの１ラインメモ
リ、26は１ラインメモリ25の出力信号をさらに１ライン
期間遅延する８ビットの１ラインメモリ、28は入力端子
21から入力される信号と１ラインメモリ26の出力信号を
加算する９ビットの加算器であり、加算器28では入力信
号を加算した際に生じる可能性のあるオーバーフローを
防ぐため、MSB（９ビット目）に入力の８ビット目と同
じ信号を入力している。このように加算器や減算器のオ
ーバーフローを防ぐため、入力のMSBを加算器や減算器
の入力のMSBとMSBの次のビットに接続してビット数を１
ビット増やすことを以下ビット拡張とよふ。27は１ライ
ンメモリ25の出力信号を２倍にして出力する２倍回路で
あり、具体的には出力信号のうちLSBは０、２ビット目
から９ビット目までの値は１ラインメモリ25の１ビット
目から８ビット目までの８ビットの出力信号を１ビット
ずつビットシフトすることにより得られた値である。29
は加算器28の出力信号と２倍回路27の出力信号との差信
号を出力する減算器であり、具体的には10ビットの減算
器であり、加算器28の９ビットの出力信号を１ビットだ
けビット拡張した信号から、２倍回路27の９ビットの出
力信号を１ビットだけ拡張した信号を減ずる構成として
いる。23は減算器29の出力信号のうち3.58MHz近傍の周
波数成分のみを出力するバンド・パス・フィルタであ
り、入力端子は10ビット、出力端子は９ビットでありゲ
インは1/2である。31は１ビットの切換端子である。32
は９個のAND回路であり、バンド・パス・フィルタ23の
出力信号の９ビット各々の信号に対して切換端子31から
入力信号との論理積をとる。24は１ラインメモリ25の出
力信号をバンドパスフィルタ29が入力信号を出力するま
でに要する時間分遅延する８ビットの遅延回路である。
33は９個のAND回路32の出力信号９ビットと遅延回路24
の出力信号を１ビットだけビット拡張した９ビットの信
号を加算する加算器であり、30は加算器33の出力信号を
一定の大きさの振幅に制限するリミッタ30であり加算器
33の９ビットの出力信号を８ビットに変換した後に出力
端子22から信号を出力する。

以上のように構成されたクロマインバータについて、
以下その動作を説明する。入力端子21と１ラインメモリ
25、26と２倍回路27と加算器28と減算器29により、伝達
関数が Ｈ（Ｚ）＝（１−Z^-1)² のバンド・パス・フィルタを構成している。テレビの映
像信号はライン相互間において自己相関性が非常に強い
ので、減算器29の出力信号は入力端子21の複合映像信号
に含まれるクロマ信号成分のみを４倍したのと同等とな
る。

バンド・パス・フィルタ23は減算器29の出力信号をさ
らに3.58MHz近傍の周波数帯域で制限して純粋のクロマ
信号成分のみを出力する。バンド・パス・フィルタ23は
入力信号のゲインが1/2であるので、バンド・パス・フ
ィルタ23の出力信号は遅延回路24の出力信号の複合映像
信号に含まれるクロマ信号成分と比べて、その大きさ２
倍でその位相が反転したクロマ信号成分となる。

ここで、切換端子31から入力される信号の論理値が
“1"のときは、バンド・パス・フィルタ23の出力信号と
遅延回路24の出力信号を１ビットだけビット拡張した信
号が加算器33で加算され、クロマ信号成分のみが位相反
転した複合映像信号がリミッタ30を介して出力端子22か
ら出力される。

一方、切換端子31の信号の論理値が“0"のときは、９
個のAND回路32の出力信号が“0"になるので、出力端子2
2の出力信号は入力端子21から入力される複合映像信号
と同じになる。なお、遅延回路24はバンド・パス・フィ
ルタ23が入力信号を出力するまでに入力信号を遅延する
時間と同じ時間入力信号を遅延するものである。また、
入力端子21から加算器33の出力までのゲインが１に設計
されているのは、バンド・パス・フィルタ23の中で行わ
れる演算において、その論理値を1/2倍にするときにLSB
を切り捨てるため正確に1/2にならず、さらにその値に
加算や減算を行うことで、８ビットではオーバーフロー
してしまうことがあるからである。

以上のように本実施例によれば、クロマ信号成分を含
む信号が入力され使用者が要求したときのみクロマ信号
成分の位相を反転できるクロマインバータを供給するこ
とができる。

なお、上記実施例の９個のAND回路32は、バンド・パ
ス・フィルタ23の出力側に接続されているが、この代り
にバンド・パス・フィルタ23の出力側に10個のAND回路
を設けて10ビットの信号各々に対して切換端子31の１ビ
ットの信号との論理積をとっても同様の動作が実現でき
る。

［実施例４］ つぎに、本発明の一実施例における雑音検出回路につ
いて図面を参照しながら説明する。

第４図は本発明の実施例における雑音検出回路のブロ
ック図を示すものであり、７は入力信号を１フレーム期
間遅延する１フレームメモリ、８は１フレームメモリ７
のクロマ信号成分の位相のみを反転するクロマインバー
タ、４はクロマインバータ８の出力信号と後述する雑音
検出入力端子からの入力信号との差信号を出力する減算
器である。９は雑音積分回路を構成しており、減算器４
の出力信号が入力されている。雑音積分回路９は減算器
４の出力信号のうち周波数帯域が3.58MHz近傍の周波数
成分のみを出力するバンド・パス・フィルタ43と、パン
ドパスフィルタ34の出力信号を整流して出力する絶対値
回路44と、絶対値回路44の出力信号の最大値を制限して
出力するリミッタ45と、リミッタ45の出力信号を垂直ブ
ランキング期間における１水平走査期間累積する1H累積
回路46と、1H累積回路46の出力信号のｎフィールド（ｎ
≧１）期間の平均値を雑音量出力端子42に出力するｎフ
ィールド平均回路とで構成されている。

以上のように構成された雑音検出回路について以下に
説明する。

まず雑音検出入力端子41より入力する複合映像信号は
１フレームメモリ７で１フレーム期間遅延し、クロマイ
ンバータ８でクロマ信号成分のみ位相を反転した後に減
算器４で雑音検出入力端子41の複合映像信号から減算さ
れる。従って、複合映像信号が１フレーム相互間で相関
があることを考慮すれば減算器４からは複合映像信号の
雑音成分が取り出される。さらに、減算器４の出力信号
は3.58MHzのバンド・パス・フィルタ43で周波数帯域制
限されて純粋の雑音成分のみを取り出し、絶対値回路44
でパンド・パス・フィルタ43の出力信号を整流し大きさ
の成分のみの信号とし、リミッタ45で絶対値回路44の出
力信号の最大値を制限される。

ここで、3.58MHzのバンド・パス・フィルタ43で周波
数帯域制限をしているのは発明者の実験によればこの周
波数帯域の信号を抽出することでかなり良い結果が得ら
れたからである。1H累積回路46では、垂直のブランキン
グ期間の一定期間リミッタ45の出力信号を累積し、さら
にｎフィールド平均回路47は、1H累積回路46の出力信号
のｎフィールド（ｎ≧１）の平均値を雑音量出力端子42
に出力する。

ここで、垂直のブランキング期間の一定期間としてい
るのは映像信号の存在しない部分で演算を行うことによ
り、純粋な雑音成分を検出し、主として動き成分が演算
されるのを防ぐためである。

以上説明したように、本発明の雑音検出回路によれ
ば、複合映像信号の垂直ブランキング期間の１水平走査
期間の雑音成分の量をｎフィールド期間（ｎ≧１）平均
して検出することができ、このため複合映像信号の映像
信号部分にフレーム間・ライン間で相関のない信号を含
む場合も、それを雑音成分として誤検出することがな
い。

［実施例５］ つぎに、本発明の1H累積回路について図面を参照しな
がら説明する。

第５図は本発明の一実施例における1H累積回路46の回
路図を示ものであり、50は本発明の雑音検出回路におけ
るリミッタ45（第４図参照）の出力信号が入力されるｍ
ビットの1H累積入力端子である。クロック入力端子51と
水平同期信号入力端子52は16分周回路53に接続する。55
は垂直同期信号入力端子54をデータ入力とし、水平同期
信号入力端子52をクロック入力とするＤフリップ・フロ
ップで、56はｋ個のAND回路57の出力ｋビットをデータ
入力とし、16分周回路53の出力をクロック入力とするｋ
個のＤフリップ・フロップである。58はｋ個のＤフリッ
プ・フロップ56のｋビットの出力を入力とするオーバー
フロー検出回路、59は1Hは累積入力端子50のｍビットの
信号各々に対してオーバーフロー検出回路58の１ビット
の出力との論理積をとるｍ個のAND回路60はｋ個のＤフ
リップ・フロップ56のｋビットの出力信号とｍ個のAND
回路59のｍビットの出力信号とを加算する加算器、57は
加算器60のｋビットの出力信号各々に対してＤフリップ
・フロップ55の１ビットの出力信号との論理積をとるｋ
個のAND回路である。61はｋ個のＤフリップ・フロップ5
6の出力ｋビットのうち上位ビット（ ≦ｋ）を取り出
した1H累積出力端子で、第４図のｎフィールド平均回路
47に接続する。

以上のように構成された1H累積回路46について、以下
第５図を用いてその動作を説明する。

1H累積入力端子50とｋ個のＤフリップ・フロップ56と
ｋ個のAND回路57とオーバーフロー検出回路58とｍ個のA
ND回路59と加算器60は累積回路を構成している。1H累積
入力端子50のｍビット信号はｋビットの信号はＤフリッ
プ・フラップ56のクロック入力が立ち上がるごとにｋ個
のＤフリップ・フロップ56の出力信号と加算器60で加算
され、ｋビットの累積出力信号がｋ個のＤフリップ・フ
ロップ56の出力が得られる。1H累積出力端子61は、この
ｋビットの累積出力信号の上位ビットを出力する。ま
た、このｋビットの累積出力信号と1H累積入力端子50の
信号とを加算器60で加算する際に、加算器60がオーバー
フローする場合はオーバーフロー検出回路58が論理値
“0"を出力し、ｍ個のAND回路59の出力論理値を０にし
てオーバーフローを防ぐ。ここで、垂直同期信号入力端
子54からはパルス幅が１水平走査期間幅の垂直同期信号
が入力し、Ｄフリップ・フロップ55において水平同期信
号入力端子52の水平同期信号でラッチして、ｋ個のAND
回路57に入力しているので、上記の累積回路は垂直のブ
ランキング期間の１水平走査期間に対してだけ働く。ま
た、16分周回路53は、クロック入力端子51のクロック信
号を16分周した信号をｋ個のＤフリップ・フロップ56に
入力するが、水平同期信号に入力端子52の水平同期信号
で１水平走査期間ごとにリセットがかかるようになって
いる。前記累積回路は16分周回路53の出力からクロック
信号を16分周したパルスが出るごとに累積計算を行な
う。結局、垂直ブランキング期間の１水平走査期間だ
け、1H累積入力端子50のｍビットの信号を、16分周回路
53の出力パルスが立ち上がるごとに累積して、1H累積出
力端子61から出力する。

次に第４図のｎフィールド平均回路47の具体例につい
て図面を参照しながら説明する。第６図は、一実施例に
おけるｎフィールド平均回路47の回路図を示しており、
ｎ＝４の場合を示している。第６図において、70は第４
図の1H累積回路46の出力に接続する ビットの平均入力
端子である。 個のAND回路71は、平均入力端子70の
ビットの各々の信号に対してクリア端子75の信号との論
理積をとって ビットのＤフリップ・フロップ76に入力
する。同様に、 個のAND回路72,73,74は、 個のＤフ
リップ・フロップ76,77,78の出力信号各々に対してクリ
ア端子75の信号との論理積をとって 個のＤフリップ・
フロップ77,78,79に入力する。80はNOT回路で、垂直同
期信号入力端子54の信号を反転して 個のＤフリップ・
フロップ76,78,79のクロック入力とする。 個のＤフリ
ップ・フロップ76,77,78,79の出力信号は加算器81で加
算され、82の1/4倍回路を介して1H累積端子83に至る。
平均出力端子83は、第４図の雑音量出力端子42に接続す
る。以上のように構成されたｎ＝４の場合のｎフィール
ド平均回路について、以下第６図を用いてその動作を説
明する。

クリア端子75の信号の論理値が“０塩のときは 個の
AND回路71,72,73,74の出力論理値は“0"となり、平均出
力端子83の出力は“0"となる。クリア端子75の信号の論
理値が“1"のときは平均入力端子70の信号が 個のＤフ
リップ・フロップ76に入力し、 個のＤフリップ・フロ
ップ76,77,78の出力信号が各々、 個のＤフリップ・フ
ロップ77,78,79に入力する。NOT回路80により、垂直同
期信号入力端子54の信号の立ち下りで 個のＤフリップ
・フロップ76,77,78,79はデータをラッチするので、
個のＤフリップ・フロップ76,77,78,79の出力からは各
々、平均入力端子70の１フィールド遅れの信号、２フィ
ールド遅れの信号、３フィールド遅れの信号、４フィー
ルド遅れの信号が得られる。加算器81でその４フィール
ド期間の信号を加算し、1/4倍回路82で1/4倍して、結局
平均入力端子70の４フィールド期間の平均値が平均出力
端子83から得られる。

以上のように、1H累積回路46とｎフィールド平均回路
47を設けることにより、垂直のブランキング期間の１水
平走査期間の雑音成分の量をｎフィールド期間で平均し
て雑音量とすることができる。

発明の効果 以上のように、本発明の雑音除去回路によれば、クロ
マインバータと、複合映像信号の水平同期信号を取り出
す水平同期再生回路と、リモコンで動作するマイクロコ
ンピュータと、前記水平同期再生回路の出力信号と前記
マイクロコンピュータの出力信号とを合成して前記クロ
マインバータをON・OFFする合成器とを設けることによ
り、ユーザーが自由にクロマインバータをON・OFFで
き、なおかつOFFにした場合でもバースト・輝度信号出
力端子からバースト信号と輝度信号の両方を得ることが
できる。

また、本発明の雑音除去回路によれば、Ｋ倍回路と、
複合映像信号の水平同期信号を取り出す水平同期再生回
路と、リモコンで動作するマイクロコンピュータと、合
成回路の出力信号と水平同期再生回路の出力信号とマイ
クロコンピュータの出力信号とを合成して前記Ｋ倍回路
のＫの値を制御する組み合せ回路とを設けることによ
り、雑音除去度合いを決定するＫ倍回路のＫの値を、複
合映像信号の動き画像成分の量と雑音成分の量から適応
的に切換えることができ、また、ユーザーがリモコンを
用いて固定値にすることもでき、さらにいずれの場合で
もバースト信号部分に対しては常に雑音除去度合いを固
定することができる。

さらに本発明のクロマインバータによれば、3.58MHz
バンド・パス・フィルタと、3.58バンド・パス・フィル
タの入力側又は出力側にAND回路を設けることにより、
クロマインバータのON・OFF動作を実現することができ
る。

さらにまた、本発明の雑音検出回路によれば、複合映
像信号の垂直ブランキング期間の１水平走査期間の雑音
量を累積する1H累積回路の出力をｎフィールド平均する
ｎフィールド平均回路を設けることにより、複合映像信
号の垂直ブランキング期間の１水平走査期間の雑音成分
の量をｎフィールド期間（ｎ≧１）平均した量を検出す
ることができ、このため複合映像信号の映像信号部分に
フレーム間・ライン間で相関のない信号を含む場合も、
それを雑音成分として誤検出することがないという利点
を有する。

【図面の簡単な説明】

第１図は、本発明の第１の実施例における雑音除去回路
のブロック図、第２図は本発明の第２の実施例における
雑音除去回路のブロック図、第３図は本発明の第３の実
施例におけるクロマインバータのブロック図、第４図は
本発明の第４の実施例における雑音検出回路のブロック
図、第５図は第４図の1H累積回路の回路図、第６図は第
４図のｎフィールド平均回路の回路図、第７図は従来の
雑音除去回路のブロック図、第８図は従来のクロマイン
バータのブロック図、第９図は従来の雑音検出回路のブ
ロック図である。 １……複合映像信号入力端子、２……バースト・輝度信
号出力端子、３……AD変換器、４……減算器、５……Ｋ
倍回路、６……加算器、７……１フレームメモリ、８…
…クロマインバータ、９……雑音積分回路、10……動き
検出回路、11……合成回路、101……リモコン、102……
マイクロコンピュータ、103……水平同期再生回路、104
……合成器、105……組み合せ回路、21……入力端子、2
2……出力端子、23……3.58MHzバンド・パス・フィル
タ、24……遅延回路、25,26,110……１ラインメモリ、2
7……２倍回路、28,33,112……加算器、29,111……減算
器、30……リミッタ、31……切換端子、32……AND回
路、41……雑音検出入力端子、42……雑音量出力端子、
43……3.58MHzバント・パス・フィルタ、44……絶対値
回路、45……リミッタ、46……1H累積回路、47……ｎフ
ィールド平均回路、50……1H累積入力端子、51……クロ
ック入力端子、52……水平同期信号入力端子、53……16
分周回路、54……垂直同期信号入力端子、55……Ｄフリ
ップ・フロップ、56……ｋ個のＤフリップ・フロップ、
57……ｋ個のAND回路、58……オーバーフロー検出回
路、59……ｍ個のAND回路、60……加算器、61……1H累
積出力端子、70……平均回路入力端子、71,72,73,74…
… 個のAND回路、75……クリア入力端子、76,77,78,79
…… 個のＤフリップ・フロップ、80……NOT回路、81
……加算器、82……1/4倍回路、83……平均出力端子、2
00……１ライン遅延線、201……減線器、202……比較
器、203……カウンター、204……カウンター、205……
入力制御回路、206……積分回路、207……基準レベル。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−13488（ＪＰ，Ａ) 実開 昭59−134979（ＪＰ，Ｕ) 実開 昭60−66178（ＪＰ，Ｕ) 特公 昭62−22310（ＪＰ，Ｂ２) テレビジョン学会誌，ｖｏｌ．33，Ｎ ｏ．４，ｐ296（40）〜300（44) テレビ技術，89年２月号，Ｐ26 テレビ技術，88年６月号，Ｐ20 テレビ技術，89年１月号，（通巻450 号），Ｐ31〜48

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】複合映像信号から水平同期信号を取り出し
   て少なくともバースト期間を含む期間信号を出力する水
   平同期再生回路と、使用者が雑音除去の要求の有無を入
   力する要求入力手段と、前記水平同期再生回路の出力信
   号と前記要求入力手段の出力信号とが入力される合成器
   と、入力される信号を１フレーム期間遅延する１フレー
   ムメモリと、前記合成器の指示に従って前記１フレーム
   メモリの出力信号のうちクロマ信号成分の位相を反転す
   るクロマインバータと、前記クロマインバータの出力信
   号と前記複合映像信号との差信号を出力する減算器と、
   前記減算器の出力信号をＫ倍するＫ倍回路と、前記Ｋ倍
   回路の出力信号と前記複合映像信号との和信号を最終出
   力信号及び前記１フレームメモリの入力信号として出力
   する加算器とを備え、 前記合成器は前記要求入力手段から使用者が雑音除去を
   要求していることを表す出力信号が入力された場合、前
   記クロマインバータが前記１フレームメモリの出力信号
   のうちクロマ信号成分の位相を反転するよう前記クロマ
   インバータに指示を与え、 前記要求入力手段から使用者が雑音除去を要求していな
   いことを表す出力信号が入力された場合、前記クロマイ
   ンバータが前記１フレームメモリの出力信号のうちクロ
   マ信号成分の位相を反転しないよう前記クロマインバー
   タに指示を与え、 前記水平同期再生回路の出力信号が入力されている期間
   は前記要求入力手段によって入力される使用者の要求の
   有無にかかわらず前記クロマインバータが前記１フレー
   ムメモリの出力信号のうちクロマ信号成分の位相を反転
   するように指示するように構成した雑音除去回路。
2. 【請求項２】複合映像信号から水平同期信号を取り出し
   て少なくともバースト期間を含む期間信号を出力する水
   平同期再生回路と、使用者が雑音除去の要求の有無を入
   力する要求入力手段と、前記水平同期再生回路の出力信
   号と前記要求入力手段の出力信号とが入力される合成器
   と、入力された信号を１フレーム期間遅延する１フレー
   ムメモリと、前記合成器の指示に従って前記１フレーム
   メモリの出力信号のうちクロマ信号成分の位相を反転す
   るクロマインバータと、前記クロマインバータの出力信
   号と前記複合映像信号との差信号を出力する減算器と、
   前記減算器の出力信号をＫ倍するＫ倍回路と、前記Ｋ倍
   回路の出力信号と前記複合映像信号との和信号を最終出
   力信号及び前記１フレームメモリの入力信号として出力
   する加算器と、前記減算器の出力信号から雑音成分及び
   動き画像の信号成分を取り出しその量に基づいて前記Ｋ
   倍回路のＫの値を変化するように指示するＫ倍回路指示
   手段とを備え、 前記Ｋ倍回路は前記Ｋ倍回路指示手段の指示に従ってＫ
   の値を０≦Ｋ≦1/2の範囲で変動する構成とし、 前記合成器は前記要求入力手段から使用者が雑音除去を
   要求していることを表す出力信号が入力された場合、前
   記クロマインバータが前記１フレームメモリの出力信号
   のうちクロマ信号成分の位相を反転するよう前記クロマ
   インバータに指示を与え、 前記要求入力手段から使用者が雑音除去を要求していな
   いことを表す出力信号が入力された場合、前記クロマイ
   ンバータが前記１フレームメモリの出力信号のうちクロ
   マ信号成分の位相を反転しないよう前記クロマインバー
   タに指示を与え、 前記水平同期再生回路の出力信号が入力されている期間
   は前記要求入力手段によって入力される使用者の要求の
   有無にかかわらず前記クロマインバータが前記１フレー
   ムメモリの出力信号のうちクロマ信号成分の位相を反転
   するように指示するように構成し、 前記Ｋ倍回路指示手段は前記減算器の出力信号を検出し
   て雑音成分が多くかつフレーム間において画像が動いた
   量が少ないと判断した場合は前記Ｋ倍回路のＫの値を大
   きくし、雑音成分が少ない又はフレーム間において画像
   が動いた量が多いと判断した場合は前記Ｋ倍回路のＫの
   値を小さくするように前記Ｋ倍回路に指示する構成とし
   た雑音除去回路。
3. 【請求項３】複合映像信号から水平同期信号を取り出し
   て少なくともバースト期間を含む期間信号を出力する水
   平同期再生回路と、入力された信号を１フレーム期間遅
   延する１フレームメモリと、前記１フレームメモリの出
   力信号のうちクロマ信号成分の位相を反転するクロマイ
   ンバータと、前記クロマインバータの出力信号と前記複
   合映像信号との差信号を出力する減算器と、前記減算器
   の出力信号をＫ倍するＫ倍回路と、前記Ｋ倍回路の出力
   信号と前記複合映像信号との和信号を最終出力信号及び
   前記１フレームメモリの入力信号として出力する加算器
   と、前記減算器の出力信号から雑音成分及び動き画像の
   信号成分を取り出しその量に基づいて前記Ｋ倍回路のＫ
   の値を変化するように指示するＫ倍回路指示手段と、使
   用者が前記Ｋ倍回路のＫの値を入力した際にその入力さ
   れたＫ値に対応する信号を出力するＫ値入力手段と、前
   記水平同期再生回路の出力信号と前記Ｋ値入力手段の出
   力信号と前記Ｋ倍回路指示手段の出力信号とが入力され
   る組み合せ回路とを備え、 前記Ｋ倍回路は前記組み合せ回路の指示に従ってＫの値
   を０≦Ｋ≦1/2の範囲で変動する構成とし、 前記組み合せ回路は前記水平同期再生回路が信号を出力
   をしている場合は前記Ｋ倍回路のＫの値を1/2とし、 前記水平同期再生回路が信号を出力をしていない場合で
   あって前記Ｋ値入力手段から信号が入力された際は、使
   用者が入力したＫの値になるように前記Ｋ倍回路のＫの
   値を固定し、 前記水平同期再生回路が信号を出力をしていない場合で
   あって前記Ｋ値入力手段から信号が入力されない際は、
   前記Ｋ倍回路指示手段からの信号を出力する構成とし、 前記Ｋ倍回路指示手段は前記減算器の出力信号を検出し
   て雑音成分が多くかつ前記減算器の出力信号のフレーム
   間において画像が動いた量が少ないと判断した場合は前
   記Ｋ倍回路のＫの値を大きくし、前記複合映像信号の雑
   音成分が少ない又は前記複合映像信号のフレーム間にお
   いて画像が動いた量が大きいと判断した場合は前記Ｋ倍
   回路のＫの値を小さくする構成とした雑音除去回路。