JP2744793B2 - 電子機器 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子機器、特に入力された被演算数及び演算
数に対して、演算実行指示に応じて所定の演算を行な
い、その演算結果を出力する電子機器に関するものであ
る。

［従来の技術］ 従来、電子卓上計算機（以下電卓という）のような電
子機器において、乗算を実行する場合に被演算数を自動
的にメモリに累積し、一方その乗算の結果を自動的に他
のメモリに累積し、それぞれのメモリ読出キーによって
それぞれのメモリの被演算数および演算結果を表示させ
る装置が知られている。

［発明が解決しようとする課題］ しかしながら、上記従来装置では、累積した被演算
数、演算結果は表示させるのみであったので、演算の履
歴の確認、保存という点では不便であった。

さらに、累積した演算結果や被演算数を用いて別の演
算を行なう場合、いちいちそれぞれのメモリのための読
出キーによってその内容を読み出して置数し、演算を行
なわなければならなかった。たとえば、商品の個数（被
演算数）、および単価（演算数）を連続して複数回乗算
し、自動的に累積された個数データで累積された乗算結
果を除算し、平均単価を求めるような用途においては、
従来では複数乗算を行なった後、それぞれメモリに格納
された累積された個数データで累積された乗算結果を読
み出して演算を行なわなければならず、操作が非常に面
倒であった。

本発明の課題は以上の問題を解決し、被演算数および
演算結果を自動的に累積し、しかも簡単な操作によりこ
れらを読み出して操作できるようにすることである。

［課題を解決するための手段］ 以上の課題を解決するために、本発明においては、 入力された被演算数及び演算数に対して、演算実行指
示に応じて第１の所定の演算を行ない、その演算結果を
出力する演算手段と、 複数回の前記第１の所定の演算の被演算数を累積加算
して記憶する第１の記憶手段と、 複数回の前記第１の所定の演算の演算結果を累積加算
して記憶する第２の記憶手段と、 前記演算実行指示に応じて前記演算手段が前記第１の
所定の演算を実行した後の更なる前記演算実行指示に応
じて、前記第１及び第２の記憶領域に記憶された累積加
算結果に対して第２の所定の演算を行ない、その演算結
果を出力する累積結果演算手段とを備えた構成を採用し
た。

［作用］ 以上の構成によれば、演算実行指示に応じて演算手段
が前記第１の所定の演算を実行した後の更なる演算実行
指示に応じて、第１及び第２の記憶手段に記憶された累
積加算結果に対して第２の所定の演算を行ない、その演
算結果を出力することができる。

［実施例］ 以下、図面に示す実施例に基づき、本発明を詳細に説
明する。

第１図に本発明を採用した電卓のブロック図を示す。

図において符号１は演算処理や表示器２、キーボード
３、プリンタ６などと信号の授受を行ないながら各部の
制御を行なうCPUであり、CPU1は第４図で後述する処理
手順などを格納するROM1b、処理におけるワークエリア
やメモリなどに用いられるRAM1aを有する１チップマイ
クロプロセッサなどから構成される。

また符号７は電源ユニット、符号４はステッピングモ
ータ駆動IC、符号５は記録ヘッド駆動ICをそれぞれ示し
ており、CPU1はこれらのICを介して演算結果、あるいは
演算過程の記録のためのプリンタ６の記録機構を制御す
る。プリンタ６は活字輪方式、あるいはインクジェット
方式など所望の記録方式に基づいて構成される。

キーボード３は図示のように符号31〜34で示すキーを
有する。置数キー31は従来同様のテンキー、演算キー33
は『×』、『÷』、『＋』、『−』および『＝』キーか
ら構成される。また、従来同様にメモリM1、M2に対して
データを加算または減算するメモリ演算キー34が設けら
れる。これらのキーは以後『M1＋』キー、『M1−』キ
ー、『M2＋』キー、『M2−』キーとして言及する。

また、メモリM1、M2は、従来同様の演算の途中結果を
保持するためのメモリとして用いられる他、スライドス
イッチ32の設定状態により後述の自動的に操作されるバ
ッファとして用いることができる。スライドスイッチ32
は「OFF」および「SUM OPD」の２つのモード設定を行
なうが、「OFF」モードではメモリM1、M2が従来同様の
手動操作のバッファとして使用され、「SUM OPD」モー
ドにしておくと、後述の処理により自動的に操作され
る。

第２図は第１図の電卓のCPU1のRAM1a内に構成された
メモリ（レジスタ）を表している。第２図においては本
発明に関わるメモリ群のみを図示し、他のメモリ群は図
示を省略してある。なお、ここで（０）、（１）…はそ
れぞれ２桁のデータ容量を示している。図において符号
DSPB（０）〜（６）は置数入力、表示出力および演算用
バッファレジスタであり、符号CNSTB（０）〜（６）お
よびWRKB（０）〜（６）は演算用バッファレジスタであ
る。それぞれに付随するレジスタDSPS、CNSTS、WRKSは
符号指定用レジスタ、レジスタDSPD、CNSTD、WRKDは少
数点の最上位桁位置から数えた桁位置を計数する小数点
カウンタである。

また、レジスタMEMO1B、MEMO2Bは上述のメモリM1、M2
に対応するもので、計算用バッファレジスタであり、レ
ジスタMEMO1S、MEMO2Sはこれらに付随する符号指定用メ
モリ、また、MEMO1D、MEMO2Dは小数点指定用メモリであ
る。

さらに、レジスタPB（０）〜（13）は印字データ格納
用バッファレジスタで、なお下２桁のPB（０）、（１）
は記号印字用である。

第３図は本発明の演算の操作例を示している。操作例
のキーおよびスライドスイッチは、第１図のキーボード
３に対応する。なお、以下の説明において、『 』によ
り囲まれた部分は上記の各キーの操作を示すものとす
る。たとえば、『×』は『×』キー（33）の操作を示
す。

まずステップS1においてスライドスイッチ32を「SUM
OPD」モードの位置にし、ステップS2で置数キー31に
より「20」を入力すると表示に「20」が点灯する。次に
ステップS3で『×』を入力すると被演算数「20」がレジ
スタMEMO2Bに累積加算され、レジスタMEMO2B中のデータ
の存在を表す「II」が表示され、「20.×II」が印字さ
れる。

ステップS4で置数キー31により演算数の「100」を入
力すると表示器２は入力した「100」を表示し、ステッ
プS5で『＝』を入力するとその結果である「2000」がレ
ジスタMEMO1Bに累積され、レジスタMEMO1B中のデータの
存在を表す「Ｉ」が表示に追加され、「I II 2000.」
という表示になってその結果である「2000.＊Ｉ」を印
字する。ここで「Ｉ」はこの演算結果がメモリM1に累積
されたことを示す。

ステップS6〜ステップS9はステップS2〜ステップS5と
同様に置数キー31および演算キー33を用いた「30『×』
50『＝』」の操作例、表示例、および印字例を示してい
る。ステップS10で結果を求める入力キー『＝』を連続
して押下すると被演算数の累積結果「50.QA」と結果の
合計「3500.TA」を自動的に印字し、最後に後者÷前者
の除算の結果を「70.」と表示、そして「70.AV」と印字
して終了する。

つまり、スライドスイッチ32を「SUM OPD」モードに
設定した場合には、20×100および30×50の２つの乗算
を繰り返すと、被演算数20および30を自動的にメモリM2
に累積加算し、また、各演算結果2000および1500をメモ
リM1に累積加算する。そして、演算終了後、「＝」を連
続して押下すると、被演算数の累積加算結果50（QA）、
演算結果の累積加算結果3500（TA）を出力するととも
に、演算結果の累積加算結果（TA）を被演算数の累積加
算結果（QA）によって割った商70（AV）を出力する。

したがって、面倒なメモリからの数値呼び出し置数を
繰り返さなくても所望のタイミングで検算が可能であ
り、操作者は連続した演算操作そのものに集中すること
ができる。

次に以上のような操作および、メモリ処理を実現する
ためのCPU1の制御手順につき説明する。第４図は第１図
のCPU1が実行する第３図の操作例および出力例に関わる
演算制御プログラムの概略フローチャートを示してい
る。第４図（Ａ）〜（Ｅ）の手順はROM1bに格納され
る。

まず、第４図（Ａ）を参照して第１図の装置の全体的
な制御手順につき説明する。

ステップS41においてはフラグセット、メモリクリ
ア、入出力ポート初期化、モードスイッチ判定、プリン
タ初期化などの初期化処理、ステップS42では表示処理
を実行し、ステップS43でキーボード３からの入力を待
つ。入力があったらその入力キーに対応する処理のサブ
ルーチン（ステップS44）へ移行してそれぞれの処理を
実行する。

第４図（Ｂ）は、第４図（Ａ）の置数キー処理を示し
ている。第４図（Ｂ）のステップS51では、ステップS52
においてレジスタDSPBに新しいデータが入力可能なよう
に、あらかじめレジスタDSPBの内容を１桁左シフトす
る。すなわち、それまでに入力された各桁のデータを１
つづつ上位桁に移動する。ステップS52では置数キー31
の押下に対応した数値データを１桁レジスタDSPBに入力
する。ステップS53では小数点キー『．』が押下された
ことを示すフラグDPFがオンしているかどうかを判定
し、オンであればステップS54で少数点以下の桁数を計
数するレジスタDSPDを＋１インクリメントしてステップ
S55でRTS（リターン）命令を実行し、メインルーチンに
戻る。置数キー31の押下ごとに第４図（Ｂ）の手順を繰
り返すことで、上位桁から順番に置数データを１桁づつ
入力できる。

第４図（Ｃ）は『×』キーの処理手順を示している。

第４図（Ｃ）のステップS1は、本発明の演算の実行を
指示するフラグSUMOPFがオンかオフかを判定するもの
で、このフラグは第１図のキーボード３のスライドスイ
ッチ32が「SUM OPD」モードを指定した時にオンにな
る。同フラグオンの場合はステップS63、S64においてPB
（０）に印字データ「II」を、PB（１）には『×』をセ
ットし、ステップS65でDSPBにセットされた置数データ
を印字用のレジスタPBに転送し、レジスタPB（０）とPB
（１）の内容をプリンタ６により印字する。この印字処
理は、第３図のステップS3に示した処理である。

一方、ステップS61においてフラグSUMOPFがオフの場
合はステップS62のようにPB（０）に『×』がセットさ
れ、ステップS65で印字されて第５図のステップS203に
示すようになる。次にステップS66では被演算数を乗算
するためにレジスタCNSTBに待避する。

なお、第５図のステップS201〜S205は第３図と同様の
様式で、スライドスイッチ32がオフの場合（ステップS2
01）における、従来同様のメモリ演算処理を示してい
る。ここでは20×100なる乗算を行ない（ステップS202
〜S204）、その結果をメモリM1に格納する（ステップS2
05）例を示している。

ステップS67では再びフラグSUMOPFを判定し、これが
オフの場合はステップS73でRTS命令を実行してメインル
ーチンへ戻る。

一方フラグSUMOPFがオンの場合は被演算数の累積処理
をステップS68〜S72で実行する。すなわち、ステップS6
8でレジスタDSPBの内容をWRKBへ待避し、ステップS69で
レジスタDSPBへレジスタMEMO2Bの内容を転送する。そし
てステップS70においてDSPBとCNSTBの内容を加算する処
理を行なう。この加算結果、つまり新しい被演算数の累
積値の内容が入力されているDSPBの内容をレジスタMEMO
2Bへ転送する。そしてレジスタWRKBへ待避しておいたレ
ジスタDSPBの内容（被演算数）を復帰してステップS73
でメインルーチンへ戻る。

第４図（Ｄ）は『＝』キーの処理を示している。

第４図（Ｄ）のステップS81では『＝』の演算が加減
算のものか乗除算にするものかを判断し、乗除算の場合
にはフラグFKFがオンする。このフラグFKFがオフの場合
はステップS96で加減算処理を実行し、ステップS106でR
TS命令を実行してメインルーチンへ戻る。

一方フラグFKFがオンの場合はステップS82に進んで印
字用のレジスタPB（０）に印字データ『＝』をセット
し、ステップS83でレジスタDSPBにセットされた演算数
をレジスタPBに転送し、レジスタPB（０）の内容ととも
に第３図のステップS84、S85で示したようにプリンタ６
により印字する。続いてステップS84でCNSTBにセットし
た被演算数とレジスタDSPBにセットした演算数の乗算を
実行し、その結果をレジスタDSPBにセットする。そして
ステップS85でフラグSUMOPFのオン・オフを判定し、こ
のフラグがオフの場合にはステップS97に進む。

ステップS97〜S104は、『Ｍ＋１』、『Ｍ−１』、
『Ｍ＋２』、『Ｍ−２』キーの押下処理と共用している
判定ルーチンであり、ステップS97ではそれ以後のプリ
ント処理がメモリキーによって指定されたのか、『＝』
により指定されたのかを判断し、その結果によりプリン
トすべきデータを切り換える。

メモリキーによる指定であれば、フラグMEFフラグが
オンしており、この場合はステップS99〜S104でメモリ
キーの記号桁印字情報がPB（０）とPB（１）にセットさ
れ、ステップS105で第５図のステップS204、S205のよう
に印字が行なわれる。

すなわち、ステップS99〜S104では『Ｍ−１』、『Ｍ
−２』、あるいは『Ｍ＋１』、『Ｍ＋２』のキーによる
ものかを判断するため、押下されたメモリキーの加算ま
たは減算を識別するフラグMNFのオン／オフ状態に従っ
て、レジスタPB（１）に『Ｍ−』（オンの時）、または
『Ｍ＋』（オフの時）を印字データとしてセットする。
AM2Fはメモリキーの識別により定まるメモリM1、M2のい
ずれの演算かを判定するためのフラグで、このフラグの
オン／オフに応じ、レジスタPB（０）に「II」（オンの
時）、または「Ｉ」（オフの時）をセットする。

一方、ステップS86〜S95は、フラグSUMOPFがオンの場
合の処理を示している。

まず、ステップS86、S87ではレジスタPB（０）に
「Ｉ」、PB（１）に「＊」を印字データとしてセット
し、ステップS88でDSPBの内容をPBに転送し、レジスタP
B（０）、PB（１）の内容とともに印字する。この処理
は第３図のステップS5または９における『＝』キーの処
理に対応する。

続いてステップS89でレジスタCNSTBの内容をレジスタ
WRKBに転送し、ステップS90ではDSPBの内容をCNTSBに待
避、ステップS91でレジスタMEMO1Bの内容をレジスタDSP
Bに転送する。

ステップS92では、乗算の結果と累積されていた乗算
の結果の加算を実行してその結果をレジスタDSPBにセッ
トし、ステップS93でその内容をレジスタMEMO1Bに転送
し、ステップS94、S95でレジスタDSPB、CNSTBの内容を
復帰する。そして処理Ａを実行した後ステップS106にRT
S命令を実行してメインルーチンに戻る。

第４図（Ｅ）は第４図（Ｄ）の処理Ａを示している。

ステップS111のフラグDASKは『＝』キーが乗算の結果
を求めた後に再び押下されたことを示すフラグであり、
このフラグDASKがオフの場合は第４図（Ｄ）のステップ
S106でRTS命令を実行してメインルーチンに戻る。

一方フラグDASKがオンの場合は、ステップS112、S113
においてレジスタPB（０）、PB（１）に「Ａ」と「Ｑ」
をセットし、ステップS114でレジスタMEMO2Bの内容をレ
ジスタDSPBに転送する。続いて、ステップS115でこのレ
ジスタDSPBの内容、つまり被演算数の累積結果を印字す
る。この累積結果は第３図のステップS10の上段におけ
るように、被演算数の累積を示す文字「QA」とともに印
字される。

その後、被演算数の累積結果はステップS116において
レジスタCNSTBに待避される。続いてステップS117、S11
8でレジスタPB（０）とPB（１）に「Ａ」と「Ｔ」を印
字データとしてセットし、レジスタMEMO1Bの内容をレジ
スタDSPBに転送し、ステップS120においてレジスタDSPB
の内容、つまり乗算結果の累積を印字する。この累積結
果は第３図のステップS10の中段に示されるように乗算
結果の累積を示す文字「TA」とともに印字される。

さらに、ステップS121においてレジスタDSPB÷レジス
タCNSTB、つまり乗算の結果の累積（TA）÷被演算数の
累積（QA）を実行し、この結果をレジスタDSPBに転送す
る。そしてステップS122、S123でPB（０）、（１）に
「Ｖ」、「Ａ」をセットしてステップS124でレジスタDS
PBの内容である上記除算結果を印字する。除算結果は、
累積された乗算結果の累積された被演算数の商であるこ
とを示す文字「AV」とともに印字される。

以上の実施例によれば、連続して行なわれた演算の被
演算数および演算結果を自動的に従来より知られている
メモリに格納し、所定の操作（上記実施例では『＝』キ
ーの再度の操作）に応じて各累積結果およびその累積結
果を用いた所定の演算結果を出力するようにしているた
め、面倒なメモリ処理のための操作を必要とせず、自動
的に検算を行なうことができる。また、各累積結果は、
その種別を示す情報とともに出力されるため、データを
取り違える恐れがないという効果もある。

なお、被演算数および演算結果の累積結果は所定の入
力キーを設け、このキー入力により所望のタイミングで
クリアするか、あるいは『＝』キーの２度の押下時にク
リアするようにしてもよい。

［発明の効果］ 以上説明したように、本発明によれば、入力された被
演算数及び演算数に対して、演算実行指示に応じて第１
の所定の演算を行ない、その演算結果を出力する演算手
段と、複数回の前記第１の所定の演算の被演算数を累積
加算して記憶する第１の記憶手段と、複数回の前記第１
の所定の演算の演算結果を累積加算して記憶する第２の
記憶手段と、前記演算実行指示に応じて前記演算手段が
前記第１の所定の演算を実行した後の更なる前記演算実
行指示に応じて、前記第１及び第２の記憶手段に記憶さ
れた累積加算結果に対して第２の所定の演算を行ない、
その演算結果を出力する累積結果演算手段とを備えたこ
とにより、複数回の演算における被演算数及び演算結果
をそれぞれ累積でき、演算実行指示を複数回行なうとい
うだけの簡単な操作により、これらの累積結果を用いた
演算を実行できるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による電卓のブロック図、第２
図は第１図のメモリ構造を示す説明図、第３図は本発明
の操作例および表示・印字例を示す説明図、第４図
（Ａ）〜（Ｅ）はそれぞれ第３図の処理を実行するため
のプログラムを示したフローチャート図、第５図は通常
処理モードにおける表示・印字例を示す説明図である。 １……CPU、1a……RAM 1b……ROM、２……表示器 ３……キーボード、６……プリンタ 31……置数キー、32……スライドスイッチ 33……演算キー、34……メモリキー

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】入力された被演算数及び演算数に対して、
   演算実行指示に応じて第１の所定の演算を行ない、その
   演算結果を出力する演算手段と、 複数回の前記第１の所定の演算の被演算数を累積加算し
   て記憶する第１の記憶手段と、 複数回の前記第１の所定の演算の演算結果を累積加算し
   て記憶する第２の記憶手段と、 前記演算実行指示に応じて前記演算手段が前記第１の所
   定の演算を実行した後の更なる前記演算実行指示に応じ
   て、前記第１及び第２の記憶手段に記憶された累積加算
   結果に対して第２の所定の演算を行ない、その演算結果
   を出力する累積結果演算手段とを備えたことを特徴とす
   る電子機器。
2. 【請求項２】前記累積結果演算手段が、前記第２の所定
   の演算の演算結果とともに、前記第１及び第２の記憶手
   段に記憶された累積加算結果を出力することを特徴とす
   る請求項１に記載の電子機器。
3. 【請求項３】前記第１及び第２の記憶手段に記憶された
   累積加算結果を、それぞれを識別するための識別データ
   とともに出力することを特徴とする請求項２に記載の電
   子機器。
4. 【請求項４】前記第１及び第２の記憶手段が、第１のモ
   ードにおいて、前記累積加算結果を記憶するとともに、
   第２のモードにおいて、前記演算手段における演算の途
   中結果を記憶することを特徴とする請求項１〜３のいず
   れか１項に記載の電子機器。