JP2564742B2 - 電子データ処理装置 - Google Patents

電子データ処理装置

Info

Publication number
JP2564742B2
JP2564742B2 JP4262334A JP26233492A JP2564742B2 JP 2564742 B2 JP2564742 B2 JP 2564742B2 JP 4262334 A JP4262334 A JP 4262334A JP 26233492 A JP26233492 A JP 26233492A JP 2564742 B2 JP2564742 B2 JP 2564742B2
Authority
JP
Japan
Prior art keywords
input
command
program
unary
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4262334A
Other languages
English (en)
Other versions
JPH05233554A (ja
Inventor
コールドウエル デビツド
ジエイ.フエリオ リンダ
シー ハンター アーサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH05233554A publication Critical patent/JPH05233554A/ja
Application granted granted Critical
Publication of JP2564742B2 publication Critical patent/JP2564742B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/02Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators

Description

【発明の詳細な説明】
【0001】本発明は電子データ処理装置、特にいわゆ
る科学計算機に関するものである。科学計算機は一般
に、入力データおよび操作員からの操作指令を受ける手
動式キーボードと、結果を操作員に知らせる視覚表示装
置とを含む手づかみ装置すなわち机上装置である。最近
の開発は、操作員が入力された式の精度および可能な改
訂を評価前に検査できるように、この式の演算のシーケ
ンスを表示するのに用いられる文字数字表示装置を提供
している。文字数字表示装置を提供する傾向と共に、こ
れらの科学計算機の増大する複雑性は、一段と親切なユ
ーザの入力フォーマットおよび演算シーケンスの調査に
対して刺戟を与えた。これまでの計算機はいわゆるチェ
イン演算フォーマットを使用したが、その場合各演算は
書かれた形のかかる演算の相対階層ランクにかかわら
ず、それが入力される順に行われる。ハーマン・ダブリ
ュウ・ハリソン(Herman W.Harriso
n)による「代数演算装置を持つ計算機」という名称の
米国特許第4,208,720号によって例証された最
近の計算機は、開閉のかっこにより変形される入力演算
の階層ランクに基づき入力された指令シーケンスによる
演算を提供した。この問題の他の解決は、大部分の式の
評価に必要なキー・ストロークによって比較的有効な逆
ポーランド表示法を含むが、それは普通に式を書く方法
に比べて全く異なる入力の方法を必要とする不利を持
つ。
【0002】科学計算機は、単項演算のためにオペラン
ドを入力する方法がいろいろある。単項演算は正弦、余
弦および正切の三角関数ならびに共通および自然対数の
ような単一オペランドを要求する演算である。初期の科
学計算機は一般に、オペランドとしていま表示された数
字を用いて入力されたとき直ちにかかる単項演算を実行
した。これはかかる関数の代表的な書かれた表示と異な
り、この場合オペランドは一般にその関数に続く。ある
科学計算機、特に文字数字表装置が具備されるものは、
関数が一般に書かれる方法でこれらの関数に続いてオペ
ランドが入力されることを要求する。オペランドおよび
演算子が入力される方法にはこの相違があるので、それ
は1つの機械と他の機械とをスイッチするユーザをしば
しば当惑させる。これは、ユーザが実験なしに当該機械
の特定な操作シーケンスをしばしば知らないと思われる
からである。
【0003】本発明の目的は、式を入力するときに操作
員/機械のインターフェースを増進するために、改良さ
れたデータおよび指令入力フォーマットならびに改良さ
れた演算シーケンスを提供することである。
【0004】本発明の目的を達成する方法は、単項演算
指令がその前後に入力されるオペランドにより作動する
演算シーケンスを供給することである。単項演算は下位
階層ランクを持つ演算指令を入力することによって完成
される。使用されるオペランドは、数字表示レジスタに
記憶される値である。かくて、後者の入力された数、定
数、変数または計算式は、かかる後の入力が存在するな
らばオペランドであり、さもなければ前の入力がオペラ
ンドを決定する。
【0005】特別な場合、すなわち符号変更指令では、
実際のオペランド捜索は利用できるオペランドとして後
の入力データを使用するために、さもなければオペラン
ドとして前の入力データを使用するために実行される。
【0006】本発明の上記目的および操作の方法を以
下、付図について詳しく説明する。
【0007】図1は本発明を実施するのに用いられるよ
うなデータ処理装置の前面パネルを示す。データ処理装
置100はケース101と、表示装置102と、キーボ
ード103とを含む。かくて図1は本発明の電子データ
処理装置の操作員/機械インターフェース構成部品のす
べてを示す。
【0008】表示装置102は主として、データ処理装
置100によって収集された結果を視覚表示するのに用
いられる。操作員にとってもう1つ便利な点は、表示装
置102が操作員により入力される式を視覚表示するよ
うにされていることである。表示装置102は複数個の
文字位置104を備えている。各文字位置104は文字
数字を視覚表示することができる。各文字位置104
は、おのおのが選択作動し得る5×7ドット・マトリッ
クスの液晶表示素子によって実施されることが望まし
い。これら35個の液晶表示素子のサブセットの作動に
より各数字0〜9を表示することができ、アルファベッ
トの各文字および各種の個々の文字は特定の演算指令に
対応する。
【0009】キーボード103は行および列に配列され
た複数個の瞬時作動式キー・スイッチを備えている。キ
ー・スイッチはどのキー・スイッチが押されているかを
定めるために走査され、またキー・スイッチを押す順序
により特定のデータ入力または演算入力が定められる。
【0010】キーボード103は数字入力キー105を
備えている。数字入力キー105は10進数字の0〜
9、10進小数点および符号変更キー123を備えてい
る。合わせて、これらのキーは任意な所望の数字データ
をデータ処理装置100に入力させる。これら4つの機
能は加減乗除の数学演算を含む。これらのキーの作動
は、対応する数学演算指令をデータ処理装置100に入
力する。これら4つの数学演算は、行われるすべての計
算の大部分の基礎を構成する。
【0011】ケース101の上に置かれるキーの数が制
限されているので、キーボード103はキーの他の機能
を再形成するのに用いられるキーを備えている。キーボ
ード103の各キーの一次機能はキーの面に書かれてい
る。さらに大部分のキーの二次機能は、キーの上のケー
ス101の面に書かれている。二次機能を持つキーのど
れでもを伴い二次キー107を含むシーケンスが押され
ると、データ処理装置に二次機能が入力される。例えば
キー120を押すと、キーの一次機能である乗算が入力
される。キー120を伴う二次キー107を押すと、キ
ーの二次機能である定数πが入力される。同様に逆キー
108は、キーボード103の他のキーの若干の演算を
それらの一次演算の逆に再形成するのに用いられる。逆
キー108は二次キー107と共に使用されて、単一キ
ーの演算を再形することができる。例えば二次キー10
7を押してからキー121を押すと、キーの二次機能で
ある三角関数余弦が入力される。二次キー107、逆キ
ー108およびキー121の入力は、二次関数の逆であ
る逆余弦関数を入力する。呼び戻しキー117はキー1
10と共に使用されて、文字変数識別子を入力する。例
えば呼び戻しキー117を押してからキー113を押す
と、文字Uが入力される。文字F、G、H、IおよびJ
は呼び戻しキー117が入力されてから、二次キー10
7を介して二次機能として入力されることに注目すべき
である。
【0012】キーボード103は追加機能用のキー・ス
イッチを備えている。キーボード103は方程式モード
・キー111および評価キー112を備えている。これ
らのキーは方程式モードを入力するとともに、入力され
た方程式の結果を評価するのに用いられる。キーボード
103は記憶キー116および呼び戻しキー117を備
えている。記憶キー116は文字によって指定された1
群のユーザ・メモリの中の1つに特定の数値を記憶する
のに使用される。同様に、呼び戻しキー117はアルフ
ァベット文字の1つに対応するユーザの呼び出し可能メ
モリの指定された1つに記憶された数字データを呼び戻
すのに用いられる。キーボード103は累乗機能上げ矢
印キー113、下げ矢印キー114および整数べき累乗
キー115を備えている。キーボード103は、データ
処理装置100に方程式を入力するとき演算の階層を変
えるために使用される左かっこキー118および右かっ
こキー119を具備する。これらのキーの使用およびこ
れらの機能によりデータ処理装置100が作動する方法
を以下に詳しく説明する。
【0013】図2は本発明の好適な実施例のブロック図
を示す。データ処理装置200は第1マイクロコンピュ
ータ201、第2マイクロコンピュータ202、入力装
置203、出力装置204および記憶装置205を備え
ている。
【0014】第1マイクロコンピュータ201は演算論
理ユニット211、入/出力バッファ212、読出し専
用記憶装置213およびランダム・アクセス記憶装置2
14を備えている。第1マイクロコンピュータ201は
ただ1個の集積回路に実施されることが望ましい。第1
マイクロコンピュータ201は入/出力制御器および主
プロセス制御器として使用されている。第1マイクロコ
ンピュータ201は入/出力バッファ212を介して、
入力装置203および出力装置204に結合されてい
る。入力装置203は一般に図1に示されたキーボード
103によって実施される。キーボード103のどのキ
ーでも作動されると、それは入/出力バッファ212を
介して第1マイクロコンピュータ201に結合され、そ
の後読出し専用記憶装置213に永久記憶された制御プ
ログラムと共に演算論理ユニット211によって識別さ
れる。この検出された入力指令はランダム・アクセス記
憶装置214に暫定記憶されたり、入/出力バッファ2
12を介して第2マイクロコンピュータ202または記
憶装置205に送られる。同様に、読出し専用記憶装置
213は、演算論理ユニット211が入/出力バッファ
212を介して出力装置204に正しい信号を供給する
ことができるように、出力すべき文字にしたがって正し
い文字出力を作るデータを含むことが望ましい。出力装
置204は一般に、図1に示された表示装置102によ
って実施される。この出力文字はランダム・アクセス記
憶装置212に暫定記憶されたり、第2マイクロコンピ
ュータ202または記憶装置205から第1マイクロコ
ンピュータ201に送られる。
【0015】第1マイクロコンピュータ201の構造と
同様に、第2マイクロコンピュータ202は演算論理ユ
ニット221、入/出力バッファ222、読出し専用記
憶装置223、およびランダム・アクセス記憶装置22
4を備えている。第2マイクロコンピュータ202も1
個の集積回路チップに実施されることが望ましい。第2
マイクロコンピュータ202は、第1マイクロコンピュ
ータ201と記憶装置205とを結合させる記憶呼出し
ユニットとして使用されている。さらに第2マイクロコ
ンピュータ202は、第1マイクロコンピュータ201
によって要求される計算を実行するのにも使用される。
例えば、第1マイクロコンピュータ201は記憶装置2
05に記憶される特定のプログラムまたは特定の1組の
データを必要とすることがある。第1マイクロコンピュ
ータ201は、このプログラムまたはデータの要求を第
2マイクロコンピュータ202に送る。第2マイクロコ
ンピュータ202はそのとき呼び出すべき特定の記憶装
置を識別し、これらの記憶装置からデータを引き出し、
かつそれらを第1マイクロコンピュータ201に送る。
さらに第2マイクロコンピュータは、第1マイクロコン
ピュータ201の制御を受けて実行するある所定の専用
機能を持つことができる。この場合第1マイクロコンピ
ュータ201は、実行すべきタスクの性質により第2マ
イクロコンピュータ202に命令を送る。その後第2マ
イクロコンピュータ202は、記憶装置205に対する
呼出しを伴うこのタスクを実行し、次に結果を第1マイ
クロコンピュータ201に送る。第1マイクロコンピュ
ータ201および第2マイクロコンピュータ202は、
それぞれの特定な機能を定めるそれぞれの読出し専用記
憶装置の特定な構造物を除き、同一な1個の集積回路に
よって実施されることが望ましい。
【0016】記憶装置205はいろいろな個別記憶装置
を含む。これらの個別記憶装置は、データ処理装置20
0とともに提供される読出し専用記憶装置231および
ランダム・アクセス記憶装置232を備えている。デー
タ処理装置200は、差込型端子233および235を
も含む。差込型端子233は、第1差込型記憶装置23
4を受けるように設計されている。同様に、差込型端子
235は第2差込み型記憶装置236を受けるように設
計されている。第1差込型記憶装置234および第2差
込型記憶装置236は、データ処理装置200用のユー
ティリティ・プログラムを提供する追加の読出し専用記
憶装置を含むことがある。さらに、第1差込型記憶装置
234および第2差込型記憶装置236は、追加のデー
タまたはユーザが書いたプログラムを記憶する追加のラ
ンダム・アクセス記憶装置を提供することがある。さら
に、第1差込型記憶装置234および第2差込型記憶装
置236は、データ処理装置200がいま専用している
特定の使用により異なる機能を提供することがある。
【0017】図2に示されたデータ処理装置200の特
定の構造物は、本発明の実行するための便利な設計選択
を表わすにすぎない。しかし、かかる設計選択は比較的
大量の計算力および柔軟な構成を提供するので、データ
処理装置200は広い範囲の応用に使用することができ
る。
【0018】本発明のデータ処理装置の作動を、図3か
ら図7までに示される流れ図と共にこれから説明する。
言うまでもなく、これらの流れ図はデータ処理装置20
0の作動の一般的な段階を示し、実行される正確なプロ
グラムを示すようにはされていない。言うまでもなく、
かかるデータ処理装置の設計に関する当業者は、第1マ
イクロコンピュータ201および第2マイクロコンピュ
ータ202ならびにそれらの特定な命令の組として使用
される特定のマイクロコンピュータについていったん選
択が行われると、図3から図7までの流れ図に示される
機能を果たすように、読出し専用記憶装置213,22
3および231に記憶すべき適当な正しいプログラムを
提供することができる。
【0019】図3は第1および第2累乗指令を実行する
データ処理装置の操作を特に説明する本発明によるデー
タ処理装置の操作の流れ図を示す。言うまでもなく、図
3に示される操作はデータ処理装置200によって実行
される操作の一部分のみを表わす。データ処理装置20
0によって実行される追加の操作は、在来型の性質であ
り、ここでは詳しく説明しない。また言うまでもなく、
図3に示された流れ図は本発明によりデータ処理装置の
操作に用いられる一般段階の好適実施例を表わし、かつ
本発明が実行される唯一の方法を示すようにはされてい
ない。さらに言うまでもなく、図3の流れ図は本発明の
操作の全一般段階のみを示し、かつ本発明を実行するに
要する正確な詳しい機械操作を示すようにはされていな
い。
【0020】図3はプログラム300を示す。プログラ
ム300は入口ブロック301を介して開始される。プ
ログラム300はまず、第1累乗指令が受信されたかど
うかを決定する試験を行う(判断ブロック302)。好
適な実施例では、第1累乗指令の入力は上げ矢印キー1
13の作動によって達成される。かかる第1累乗指令が
受信された場合、いくつかの活動が始まる。まず、数字
表示レジスタにいまある数値はオペランド・スタック
(処理ブロック305)に記憶される。このオペランド
・スタックは、計算実行の前に入力されたオペランドを
記憶するように使用されるデータ処理装置200内の複
数個の記憶場所である。データ処理装置200では、こ
のオペランド・スタックはランダム・アクセス記憶装置
214の一部であることが望ましいが、このオペランド
・スタックはRAM224またはRAM223の一部と
して作られることがある。下記に説明される演算子スタ
ックに加えていま説明したオペランド・スタックは一般
に、ハーマン・ダブリュー・ハリソン(Herman
W.Harrison)による「代数演算装置を持つ計
算器」という名称の米国特許第4,208,720号に
記載された原理にしたがって作動する。
【0021】データがオペランド・スタックに入力され
ると、プログラム300は第1累乗指令を演算子スタッ
ク(処理ブロック304)に入力する。次に、プログラ
ム300は出口ブロック305から出される。
【0022】第1累乗指令が受信されない場合は、プロ
グラムは第2累乗指令が受信されたかどうかを決定する
試験を行う(判断ブロック306)。
【0023】下向き矢印キー114の瞬時作動は、好適
実施例において第2累乗指令を入力する。かかる第2累
乗指令が受信されると、プログラム300は第1累乗指
令が演算子スタックにあるかどうかを決定する試験を行
う(判断ブロック307)。入力された第2累乗指令が
演算子スタックに記憶済の第1累乗指令によって先行さ
れていない場合は、この第2累乗指令は無意味である。
したがってプログラム300は出口ブロック308から
出される。
【0024】対応する第1累乗指令が演算子スタック内
に見いだされる場合は、プログラム300は最新の第1
累乗指令と入力されたばかりの第2累乗指令との間の式
を評価する(処理ブロック309)。次にプログラム3
00は、基数として演算子スタックから新しく呼び戻さ
れた数および指数としての以前の計算の結果を用いて累
乗を評価する。この段階は、入力済の追加計算において
後で使用するため、演算子スタック内の対応する位置に
計算結果を置くことを意味する。次にプログラム300
は出口ブロック311から出される。
【0025】第2累乗指令が受信されない場合は、プロ
グラム300は右かっこが入力されているかどうかを決
定する試験を行う。好適な実施例では、かかる右かっこ
の入力は、右かっこキー119を瞬時押すことによって
達成される。かかる右かっこが受信される場合は、プロ
グラム300は最後に入力された左かっことすぐ前の右
かっこ入力との間に入力される数字データおよび演算指
令を含む式を評価する。この評価は、第1および第2累
乗指令の評価を要求することがある。第1累乗指令がこ
の式の中で対応する第2累乗指令の入力なしに入力され
た場合は、データ処理装置は第2累乗指令が最後に入力
された右かっこのすぐ前に属するものと想定する。した
がって、どんなかかる指数式でも、処理ブロック309
および310における前述の方法で評価される。右かっ
こが対応する左かっこの前の入力なしに入力されるこ
と、処理ブロック313がオペランド・スタックおよび
演算子スタックの両方を完全に空にし、かくて前に入力
された完全な式を評価することは注目すべきである。さ
らに、この演算からの計算結果は、別の指令の評価に後
で使用できるようにオペランド・スタック内の適当な位
置に記憶される。次にプログラム300は出口ブロック
314から出される。
【0026】右かっこが入力されない場合は、プログラ
ム300は式終了指令が入力されているかどうかを決定
する試験を行う(判断ブロック315)。好適な実施例
では、かかる式終了指令の入力は符号同等キー122を
瞬時押すことにより達成される。式終了指令が入力され
る場合は、プログラム300はオペランド・スタックお
よび演算子スタックの両方を空にする式全体を完全に評
価する(処理ブロック316)。米国特許第4,20
8,720号の教義にしたがって、これは機能終了指令
のすぐ前の右かっこのどんな欠如でも黙示配置を意味す
る。さらに、この評価は前に入力済のすべての第1累乗
指令の黙示完了をも意味するが、機能終了指令の入力の
直前の未入力の第2累乗指令の黙示配置により対応する
第2累乗指令はない。プログラム300は次に出口ブロ
ック317から出される。
【0027】機能終了指令が受信されない場合は、プロ
グラム300は適用できない。したがってプログラム3
00は出口ブロック318から出される。
【0028】上記のオペランド・スタックおよび演算子
スタックのほかに、データ処理装置200はユーザに注
意させるために、入力されたデータおよび演算の群を表
示する表示記憶装置を含むことが望ましい。この表示記
憶装置はRAM214の一部があることが望ましいが、
これはRAM224またはRAM232の一部であるこ
ともできる。読出し専用記憶装置(ROM)213はそ
の中に記憶されたプログラム段階を有し、演算論理ユニ
ット211に適当な駆動信号を作らせ、したがって出力
装置204はこの表示記憶装置の内容を示すことができ
る。
【0029】本発明を応用し得る形の多くの科学計算機
は、数字データのみを表示することができる。このよう
な場合、表示記憶装置はオペランド・スタックへの最終
入力に対応する数字データをその中に記憶する。このオ
ペランド・スタックへの最終入力は、数字データキー1
05の作動により、または定数に対応するキーあるいは
キー・シーケンスの作動によって行われる。さらに、こ
のオペランド・スタックへの最終入力は機械によるある
計算の結果として達成され、したがって出力装置204
はかかる計算結果を操作員に知らせる。
【0030】本発明の好適な実施例では、電子装置20
4に対応する表示装置102は、入力された演算および
他の指令ならびに数字データを表示するように作られて
いることが望ましい。数字データは、表示装置102に
示される数字2および5のようなこのデータに対応する
数字の表示により表示される。可変識別子は、表示装置
102に現れる文字AおよびBのようなこの可変識別子
に対応する文字数字の表示により表示される。キーボー
ド103に示される演算の大部分の場合、これらの演算
の書かれた表示または視覚表示のための対応する周知の
文字がある。かくて表示装置102は、加減乗除の演算
に対応する文字を容易に表示するようにされる。同様
に、左右のかっこも、表示装置102により表示される
周知の記号を持つ。
【0031】本発明の好適な実施例では、新しい第1お
よび第2累乗指令用の新しい記号が用意されている。好
適な実施例により、第1累乗指令の入力は表示装置10
2に示されたような上向きの矢印の表示により示されて
いる。同様に、第2累乗指令の入力は表示装置102に
示されたような下向きの矢印の表示により示されてい
る。この結果、表示全体は素人のユーザにより指数とし
て容易に識別することができる。かくて表示装置102
の量2Bは5Aに相当する指数まで上げられる。
【0032】本発明のもう1つの好適な実施例では、指
数を示すために多重ライン表示が使用される。表示は多
重ライン表示の一番下のラインに始まる。次に表示は各
第1累乗指令の入力と同時に多重ラインの一番上に向っ
て1ラインだけ上げられる。このような場合、表示装置
102に示されたような上向きの矢印の表示は指数を適
当に表わすのに不要であり、したがってこの記号は本実
施例で省略されることが望ましい。さらに、各第2累乗
指令の入力は、表示を前のラインから1ラインだけ下げ
させる。このような場合、下向きの矢印の入力を除去す
ることも望ましい。与えられたライン数より大きい対で
ない第1累乗指令の数が受信される場合、追加の第1累
乗指令が単一ライン表示装置102について説明された
方法で多重ライン表示の一番上のラインに表示されるこ
とが望ましい。すなわち、受信されたどんな追加の第1
累乗指令でも、上向きの矢印で表わされる。受信された
追加の第2累乗指令は、一番上のラインに現れる入力さ
れた累乗指令の数が第1累乗指令の数に等しくなるま
で、下向きの矢印によって示される。その後、表示は追
加の第2累乗指令の受信と同時に正規のプロセスによっ
て1ラインだけ下げられる。
【0033】図4は、特に整数べき累乗指令のオペレー
ションと共に、データ処理装置のオペレーションを表わ
す。図3に示された流れ図の場合のように、図4は本発
明の好適な実施例の一般段階のみを示し、このオペレー
ションを正確に詳しく説明したり、本発明の教義による
他のオペレーションの方法を除去したりするようにはさ
れていない。
【0034】図4はプログラム400を示す。プログラ
ム400は整数べき累乗指令が実行される方法である。
プログラム400は入力ブロック401から入力され
る。プログラム400はまず、この整数べき累乗指令が
入力されたかどうかを決定する試験を行う(判断ブロッ
ク402)。好適な実施例では、この指令の入力は整数
べき累乗キー115を瞬時押すことによって達成され
る。整数べき累乗指令が入力されない場合は、プログラ
ム400は適用されず、出口ブロック403から出され
る。
【0035】次にプログラム400は、オペランドが単
一数字の整数であるかどうかを決定する試験を行う(判
断ブロック404)。好適な実施例では、かかる入力は
数0〜9に相当する数字入力キー105の1つを瞬時押
すことによって達成される。下記説明から明らかになる
と思うが、整数べき累乗指令は、べきが1桁の整数であ
る場合にのみ定められる。オペランドが1桁の整数でな
い場合は、データ処理装置200は誤り状態を入力する
(処理ブロック405)。特定のデータ処理装置次第
で、誤りメッセージが作られて操作員は機械を払うこと
を要求されたり、不当記入が無視されたりする。どんな
場合でも、プログラム400はもはや適用されずかつ出
口ブロック406から出される。
【0036】いったん後続の入力が1桁の整数であるこ
とが定められると、プログラム400はこのオペランド
が0であるかどうかを定める試験を行う(判断ブロック
407)。基数オペランドにかかわらず、累乗のよく知
られた数学的法則にしたがって、もしべきオペランドが
0であれば、結果は1である。したがって、この結果の
1はオペランド・スタック内の適当な新しい位置に記憶
され(判断ブロック408)、プログラム400が実行
される(出口ブロック409)。
【0037】指数が0でない場合に、プログラム400
は累乗指令を完了する。これは数字表示記憶装置内で一
般に数であるオペランド・スタック内の最新入力が基数
であり、かつ次の単一桁入力が指数であると想定するこ
とによって達成される。この累乗指令の完了は、オペラ
ンド・スタック内および数字表示記憶装置内の適当な位
置に結果を記憶することを意味する。プログラム300
は完了されて、出口ブロック411から出される。
【0038】好適な実施例では、整数べき累乗指令はこ
の指令の初度作動時に添字Nを置くことによって表示装
置102から表示される。1桁べきのオペランドが入力
されているとき、この添字Nは入力済の特定な1桁によ
って代えられる。これは、かかる指令が書かれる方法に
直接相当する。この添字桁は、この文字を表示するのに
用いられる5×7ドット・マトリックスの上部の3×5
部分を使用することによって、表示装置102のような
単ライン表示で極めて具合よく表示される。第1および
第2累乗指令により上述のような多重ライン表示装置が
使用される場合、この添字の桁は前のラインより上のラ
インに置かれる。
【0039】図5は本発明により黙示乗算が行われる方
法の流れ図を示す。図5に示されるプログラムの場合、
データ処理装置が入力済の式を評価しているものと想定
され、またデータ処理装置が図3に示された処理ブロッ
ク328内にあるものと想定される。特定のかっこレベ
ル内で式を評価するとき、データ処理装置200は、黙
示乗算が特定の1組の隣接文字について要求されるかど
うかを決定するために入力された各文字をチェックす
る。図3および図4に示されたプログラムの場合のよう
に、図5は本発明の1つの実施例により要求される段階
の一般アウトラインのみを示すようにされており、特定
装置内で要求される正確な段階を示したり本発明を実施
する唯一の方法を教えたりするようにはされていない。
【0040】図5はプログラム500を示す。プログラ
ム500は開始ブロック501から入力される。プログ
ラム500はまず、特定の文字が所定の接頭文字の組の
1つであるかどうかを決定する試験を行う(判断ブロッ
ク502)。好適な実施例では、この接頭文字の組は入
力済の数字データ、可変識別子、πのような入力済定
数、入力済の右かっこ、および入力済の第2累乗指令
(下向きの矢印の指令)を含む。1対の隣接文字が第1
部材としてこの接頭文字の組の1つを含む場合のみ、黙
示乗算が行われる。入力された数字データが全体として
取られ、したがって入力された数字22は2×2の黙示
乗算として解釈されないことに注目しなければならな
い。1対の隣接文字の最初の文字がこの接頭文字の組に
入っていない場合、プログラム500は応用できない。
したがって、プログラム500が出される(出口ブロッ
ク403)。
【0041】1対の隣接文字の最初の文字が接頭文字の
組の中にあれば、プログラム500は第2文字が第1接
尾文字の組の中にあるかどうかを決定する試験を行う。
第1接尾文字の組は入力済の数字データ、入力済の変
数、入力済の定数および左かっこを含む。接頭文字の組
の1つに第1接尾文字の組の1つが続く場合、高ランク
の黙示乗算が行われる。この黙示乗算の実行により、プ
ログラム500が出される(出口ブロック506)。
【0042】1対の隣接文字の第2文字が第1接尾文字
の組にない場合は、プログラム500はこの文字が第2
接尾文字の組にあるかどうかを決定する試験を行う(判
断ブロック507)。好適な実施例では、この第2接尾
文字の組は三角関数および対数関数のような大部分の単
項演算子を含む。隣接文字の対の第2文字が第2接尾文
字の組にある場合は、低ランクの黙示乗算が行われる
(処理ブロック508)。低ランクの黙示乗算の実行
後、プログラム500が出される(出口ブロック50
9)。文字対の第2文字が第1または第2接尾文字の組
にない場合は、黙示乗算は行われない。したがってプロ
グラム500は出口ブロック510から出される。異な
る各階層が明示乗算よりも高いランクにある2つの異な
る階層を持つ黙示乗算の実行は、かかる黙示乗算指令を
評価する人間の普通の経験にぴったり相当することが発
見された。この二重ランクは、大部分の単項演算指令用
の適当なオペランドを正確に得るために特に必要とされ
る。
【0043】この結果は二、三の例によって最も容易に
示される。式sinABはsin(AB)として常時解
釈される。すなわちAが接頭文字の組にある変数で、B
が第1接尾文字の組にある変数である、AB間の黙示乗
算は単項演算よりも高ランクである。したがってこの黙
示乗算はまず、単項演算用のオペランドを発生させるた
めに行われる。これに反して、書かれたsinA co
sAは普通、(sinA)×(cosA)と解される。
すなわち、黙示乗算はこの書かれたステートメントから
達成されるが、この黙示乗算は単項オペランド、この場
合は正弦オペランドの閉よりも低いランクを有する。変
数Aは接頭文字の組から得られ、単項演算子の余弦は第
2接尾文字の組にある。より低いランクの黙示乗算を実
行することによって、初度正弦演算子はAをそのオペラ
ンドとして持ち、すなわちオペランドは黙示乗算の前に
完了される。また、普通の予想により、sinA×Bの
評価は単項演算子より低いランクを持つ明示乗算を生じ
ることが発見されている。すなわち、これは(sin
A)×Bとして評価される。かくて単項オペランドがま
ず閉じられ、次に明示乗算指令が完了される。乗算のこ
の3つの異なる階層レベル、すなわち高ランクの黙示乗
算、低ランクの黙示乗算、およびより低いランクの明示
乗算を設けることによって、書かれた式の正常な評価予
想が一段と密接に達成される。
【0044】図6は本発明の演算、特に単項演算指令が
そのオペランドを決定する方法、を示す流れ図である。
上記で説明された通り、本発明が最も適用できる形の科
学計算機は、単項演算子およびそれらのオペランドを入
力する2つの異なる装置を使用する。古い形の計算機は
一般に、即時演算として知られているものを使用し、す
なわち単項演算はそのオペランドとしていま表示されて
いる値と共に入力と同時に行われる。他の計算機、特に
入力された式を表示する文字数字表示装置を持つ計算機
は、オペランドが演算指令の後で入力されることを要求
するが、これはかかる機能が書かれた形で現れる方法と
一段と調和している。1つの装置を用いる機械と他の装
置を用いる機械との間で交替する操作員はしばしば当惑
させられ、新しい装置を完全に知りつくすまではまちが
いをする。本発明のデータ処理装置は、かかる誤りを減
少する装置を具合よく使用している。
【0045】図6はプログラム600を示す。プログラ
ム600は開始ブロック601から入力される。プログ
ラム600はまず、単項演算指令が入力されているかど
うかを決定する試験を行う(判断ブロック602)。単
項演算指令の入力は、上記の指令入力の方法にしたがっ
て、キーボード103の1個のキーまたは所定順序のキ
ーを押すことによって行われることが望ましい。このよ
うな単項演算指令が受信されている場合は、この指令は
演算子スタックに記憶される(処理ブロック603)。
上述の好適実施例により、これもまた表示装置102に
より表示される表示記憶装置内にこの特定の単項演算を
記憶されることが望ましい。次にプログラム600は出
口ブロック604から出される。
【0046】単項演算指令が受信されていない場合は、
プログラム600は単項演算指令を完了する演算指令が
受信されているかどうかを決定する試験を行う(判断ブ
ロック605)。かかる完了する演算指令は、右かっこ
キーを瞬時押して入力される右かっこ、または符号同等
キー122を瞬時押して入力される機能終了である。か
かる完了する演算指令が受信されない場合は、プログラ
ム600は適用できず、出口ブロック606から出され
る。
【0047】かかる完了する演算指令が受信されている
場合は、プログラム600はデータ処理装置200に数
字表示レジスタ内の現行数値をオペランドとして用いな
がら単項演算指令を実行させる(処理ブロック60
7)。数字表示レジスタ内のこの値は、オペランド・ス
タックへの最終入力に相当する。この数は例えばsin
45の入力のような単項演算指令の入力後に入力された
り、例えば75tanのような単項演算指令の入力前に
入力される。単項演算指令を実行するこの方法は、通常
所期のオペランドであるオペランドを自動発見する利点
を備えている。例えば、数字データが単項演算指令の入
力後および完了指令の入力前に入力された場合は、この
後で入力された数字データは必ず単項演算指令用の所期
のオペランドである。他方では、数字入力が単項演算指
令の入力と完了指令の入力との間で行われない場合は、
最終入力はオペランド・スタックに行われ、これはキー
ボード103により手動で入力されたり、前に入力され
た計算の結果の計算によって入力されるが、この前の入
力は一般に所望オペランドである。上記に説明した場合
のように、この演算指令の実行は、適当な後での使用お
よび表示のためにオペランド・スタックおよび数字表示
レジスタ内の適当な位置に記憶される結果を発生させ
る。いったんこれが達成されると、プログラム600は
出口ブロック608から出される。
【0048】単項演算指令を実行する方法における特別
な場合は、符号変換キーが押される場合である。符号変
更指令は、符号変更キー123を瞬時押すことにより入
力されることが望ましい。このキーは入力されたり表示
される数字の符号を変更して、この数を0より大きくし
たり小さくするのに用いられることが望ましい。図6と
共に上記で説明された方法と同様な方法で、符号変更演
算指令をそのオペランドに結ぶことが望ましいが、この
指令は異なる方法で実行されるので、最後に入力された
オペランドによってのみこの演算子を作動させる容易な
方策をとることは不可能である。その代わり、符号変更
指令が適当なオペランドと連結されることを保証するた
めに、特定な1組の試験を与えることが必要である。
【0049】図7は符号変更指令をそのオペランドと連
結するのに用いられる方法の一般段階を示す流れ図であ
る。図7はプログラム700を示す。プログラム700
は開始ブロック701により入力される。プログラム7
00はまず、符号変更演算指令が受信されているかどう
かを決定する試験を行う(判断ブロック702)。好適
な実施例により、かかる符号変更の演算指令の入力は、
符号変更キー123の瞬時作動により達成される。
【0050】かかる符号変更指令が入力されている場合
は、プログラム700はデータ処理装置が生入力モード
であるかどうかを決定する試験を行う(判断ブロック7
03)。データ処理装置が生入力モードでない場合は、
表示装置102はかかる符号変更指令の入力を示すよう
にセットされ(処理ブロック704)、またデータ処理
装置200内の内部フラグがセットされる(処理ブロッ
ク705)。次にプログラム700が出される(出口ブ
ロック706)。
【0051】他方では、データ処理装置が生入力モード
である場合、プログラム700は次に指数入力指令が入
力されているかどうかを決定する試験を行う(判断ブロ
ック707)。好適な実施例により、データは指数の入
力を伴う仮数の入力によって科学表示法で入力される。
指数の入力は、数字入力キー105による適当な指数の
入力を伴う指数入力指令の入力により達成される。好適
な実施例では、指数入力指令は指数入力キー124の瞬
時作動により達成される。指数入力指令が受信されてい
ない場合は、データ処理装置は数字の生入力の仮数の符
号を変更し(処理ブロック708)、プログラム700
は出される(出口ブロック709)。これに反して、指
数入力指令が受信されている場合、データ処理装置20
0は数字の生入力の指数の符号を変更する(処理ブロッ
ク710)。その後、プログラム700は出される(出
口ブロック711)。
【0052】符号変更指令が受信されていない場合、プ
ログラム700は数字データ、可変識別子または定数が
受信されているかどうかを決定する試験を行う(判断ブ
ロック712)。このような場合、プログラム700は
符号変更フラグがセットされているかどうかを決定する
試験を行う(判断ブロック713)。符号変更フラグが
セットされていない場合は、プログラム700は出され
る(出口ブロック714)。他方では、符号変更フラグ
がセットされている場合、データ処理装置200は表示
された値の仮数の符号を変え(処理ブロック716)、
次に符号変更フラグをリセットする(処理ブロック71
5)。その後、プログラム700は出口ブロック717
から出される。
【0053】符号変更指令、数字データ、可変識別子、
または定数のいずれも入力されていない場合は、プログ
ラム700は符号変更フラグがセットされているかどう
かを決定する試験を行う(判断ブロック718)。符号
変更フラグがセットされていない場合は、プログラム7
00は出される(出口ブロック719)。符号変更フラ
グがセットされている場合は、プログラム700は前に
表示された値の仮数の符号を変える(処理ブロック72
0)。その後、プログラム700は符号変更フラグをリ
セットしかつプログラム700は出される(出口ブロッ
ク722)。
【0054】 この様に、本願発明によれば単項演算指令
で使用する数字データを取り出す方法を、単項演算指令
の入力と単項演算完了指令の入力との間に数字データが
入力 されたか否かで異ならしめる電子データ処理装置を
実現して、単項演算指令入力と単項演算完了指令入力と
の間に数字データが入力されない場合単項演算指令入力
前に入力された数字データにより単項演算指令を実行す
ることができる。
【図面の簡単な説明】
【図1】本発明を実施するために用いられるようなデー
タ処理装置の前面パネルを示す図。
【図2】本発明を実施するために用いられるようなデー
タ処理装置のブロック図。
【図3】本発明による第1および第2累乗指令の評価方
法を示す流れ図。
【図4】本発明による整数べき累乗指令の評価方法を示
す流れ図。
【図5】本発明により黙示乗算が評価されてから実行さ
れる方法を示す流れ図。
【図6】本発明により単項演算指令およびそのオペラン
ドが連結される方法を示す流れ図。
【図7】本発明により符号変更指令およびそのオペラン
ドが連結される方法を示す流れ図。
【符号の説明】
100,200 データ処理装置 102 表示装置 103 キーボード 201,202 マイクロコンピュータ 203 入力装置 204 出力装置 205 記憶装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リンダ ジエイ.フエリオ アメリカ合衆国テキサス州ルボツク,サ レム 8106 (72)発明者 アーサー シー ハンター アメリカ合衆国テキサス州ルボツク,エ イテイス ストリート 5717 (56)参考文献 特公 昭56−42015(JP,B2)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 数字データおよび複数個の演算指令を含
    むデータ処理機能を入力する入力装置であって、前記演
    算指令は1個のオペランドを持つデータ処理操作に対応
    する少なくとも1つの単項演算指令、並びに少なくとも
    1つの単項演算完了指令を含む前記入力装置と、 入力されたデータ処理機能を実行するとともに数字の結
    果を発生させる演算装置であって、数字データが単項演
    算完了指令の入力前で単項演算指令の入力後に入力され
    る場合前記単項演算指令の入力後にオペランドとして入
    力される数字データを使用し,又、数字データが前記単
    項演算完了指令の入力前で前記単項演算指令の入力後に
    入力されない場合前記単項演算指令の入力前に入力され
    た数字データを使用して,前記単項演算完了指令の入力
    時に前記単項演算指令を実行する装置を含む前記演算装
    置と、 前記演算装置によって発生された前記数字の結果の操作
    員が認め得る表示を発生させる出力装置と、 を含む電子データ処理装置。
JP4262334A 1982-05-25 1992-09-30 電子データ処理装置 Expired - Lifetime JP2564742B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/381,985 US4495592A (en) 1982-05-25 1982-05-25 Electronic data processing apparatus with equation operating system having implied multiplication of two hierarchical ranks
US381985 1982-05-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58091404A Division JPS5932053A (ja) 1982-05-25 1983-05-24 電子デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPH05233554A JPH05233554A (ja) 1993-09-10
JP2564742B2 true JP2564742B2 (ja) 1996-12-18

Family

ID=23507099

Family Applications (2)

Application Number Title Priority Date Filing Date
JP58091404A Granted JPS5932053A (ja) 1982-05-25 1983-05-24 電子デ−タ処理装置
JP4262334A Expired - Lifetime JP2564742B2 (ja) 1982-05-25 1992-09-30 電子データ処理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP58091404A Granted JPS5932053A (ja) 1982-05-25 1983-05-24 電子デ−タ処理装置

Country Status (2)

Country Link
US (1) US4495592A (ja)
JP (2) JPS5932053A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220859A (ja) * 1983-05-27 1984-12-12 Sharp Corp 電子式計算機
US6120552A (en) * 1998-05-27 2000-09-19 International Business Machines Corporation Method to exhibit parallelism for computer implementation of computational processing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996562A (en) * 1964-06-26 1976-12-07 Hewlett-Packard Company Programmable electronic calculator for evaluating mathematical problems
US3839630A (en) * 1971-12-27 1974-10-01 Hewlett Packard Co Programmable calculator employing algebraic language
JPS5828493B2 (ja) * 1979-09-14 1983-06-16 望月 「たく」夫 粒状、泥状被燃焼物の噴射燃焼装置
JPS5714943A (en) * 1980-06-30 1982-01-26 Sharp Corp Display system of computer or the like

Also Published As

Publication number Publication date
US4495592A (en) 1985-01-22
JPH05233554A (ja) 1993-09-10
JPH0522266B2 (ja) 1993-03-29
JPS5932053A (ja) 1984-02-21

Similar Documents

Publication Publication Date Title
US8788548B2 (en) Multimode mathematical user interface
GB2113434A (en) Data processing apparatus having alterable interest rate mode capability
US4695983A (en) Calculator or pocket computer with selectable operational sequence
US4064398A (en) Electronic calculator
JPH0850525A (ja) 数式入力装置
US4999795A (en) Portable keyboard operated alpha computer system with few keys and visual keystroke instructions
US4567567A (en) Computer keyboard displaying many operating instructions with few keys
JP2564742B2 (ja) 電子データ処理装置
US5383141A (en) Computer with few keys displaying hundreds of functions
US4587634A (en) Data processing apparatus for multiple mode operation as specified by user inputs
US4519045A (en) Electronic data processing apparatus with equation operating system having improved unary operation implementation
US5638308A (en) Calculator with keys which can selectively be disabled
US4924431A (en) Keyboard located indicia for instructing a multi-mode programmable computer having alphanumeric capabilities from a few keyboard keys
US4680725A (en) Dual function decimal key
US4521868A (en) Electronic data processing apparatus with equation operating system having improved exponentiation operators
US4097924A (en) Computer operator guide device
US4473886A (en) Data processing apparatus with algebraic memory operation and entry sequence
US4059750A (en) General purpose calculator having selective data storage, data conversion and time-keeping capabilities
US5285399A (en) Calculator with easily enterable constant calculation mode
US5260886A (en) Default denominator for fraction entry and display
US4860234A (en) Portable keyboard operated alpha computer system with few keys and visual keystroke instructions
JP3521919B2 (ja) 計算器および計算器における分数の入力及び表示方法
US7672988B2 (en) Arithmetic processing device with invalid input keystroke recognition and menu return function
JPS63128468A (ja) キヤラクタ入力装置
JPS6321939B2 (ja)