JP2725254B2 - フイルタ回路 - Google Patents
フイルタ回路Info
- Publication number
- JP2725254B2 JP2725254B2 JP62001064A JP106487A JP2725254B2 JP 2725254 B2 JP2725254 B2 JP 2725254B2 JP 62001064 A JP62001064 A JP 62001064A JP 106487 A JP106487 A JP 106487A JP 2725254 B2 JP2725254 B2 JP 2725254B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- circuit
- value
- integrator
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
以下の順序で本発明を説明する。
A.産業上の利用分野
B.発明の概要
C.従来の技術
D.発明が解決しようとする問題点
E.問題点を解決するための手段
F.作 用
G.実施例
Ｇ−1.一実施例に用いられるフィルタ回路（第１図、
第２図） Ｇ−2.積分器の具体例（第３図） Ｇ−3.一実施例（第４図） Ｇ−4.他の実施例に用いられるフィルタ回路（第５
図、第６図） H.発明の効果 A.産業上の利用分野 本発明は、フィルタ装置に関し、特に、集積回路内に
設けられたフィルタ回路のＱ値を外部から切り換えられ
るようなフィルタ装置に関する。 B.発明の概要 本発明は、積分回路内に形成され、増幅器と積分容量
とから成る積分器を２個有して成るフィルタ回路のＱ値
を外部から切り換えられるようにしたフィルタ装置であ
って、フィルタ回路については、特性を調整可能にする
とともに、フィルタの所謂Ｑ値を切り換えるためのスイ
ッチを設け、フィルタ調整時には、Ｑ値が大きくなるよ
うにスイッチを外部の制御手段により切り換えることに
より、フィルタ調整の時間短縮、高精度化を簡単な構成
で実現するとともに、フィルタ特性の自動調整化を可能
とするものである。 C.従来の技術 一般に、電子回路のチェック工程等において、フィル
タ回路のピーク周波数やディップ周波数あるいはカット
オフ周波数等を所定の目標値に調整することが必要とさ
れる。特に、アナログ集積回路（IC）内に形成された回
路においては、トランジスタ、抵抗、コンデンサ等の定
格値の相対比は精度を比較的高くとれるが、絶対値はIC
毎にばらつくため、精度を要求されるフィルタ回路では
上記調整が不可欠なものとされている。 ここで、IC内に構成可能なフィルタ回路としては、例
えば特公昭61−17370号公報に開示されているような２
重積分型のフィルタ回路が従来より知られている。この
２重積分型フィルタ回路は、IC内に構成するのに好適で
高い精度を得ることができるのみならず、所謂Ｑ値を含
む各フィルタ特性の調整が容易であるという特長を有し
ている。 D.発明が解決しようとする問題点 ところで、従来のフィルタ回路の調整の際には、所謂
カットオフ・ポイントやピーク部分等のような特性曲線
の特徴部分を検出して、これらの特徴部分の周波数、所
謂カットオフ周波数やピーク周波数等を所定の目標値に
調整することが必要とされるが、特性曲線から上記カッ
トオフ・ポイントやピーク・ポイント等を見つけ出すこ
とが、LPF（ローパス・フィルタ）やHPF（ハイパス・フ
ィルタ）、あるいは所謂Ｑ値の低いBPF（バンドパス・
フィルタ）やトラップ・フィルタ等の場合に、面倒ある
いは困難である。 特に、このようなフィルタ調整を自動化しようとする
際に、周波数特性曲線から上記カットオフ・ポイント等
の特徴部分を機械的に判別させて読み取らせることは困
難であり、調整精度が低下する虞れがある。 本発明は、このような実情に鑑みてなされたものであ
り、フィルタ調整の際にフィルタ特性の特徴部分である
カットオフ・ポイントやピーク、ディップ等の周波数の
検出が容易かつ高精度に行え、フィルタ調整精度が高
く、調整時間も短かくて済むようなフィルタ回路が設け
られた集積回路の外部からフィルタのＱ値が切り換えら
れるようなフィルタ装置の提供を目的とする。 E.問題点を解決するための手段 本発明に係るフィルタ装置は、集積回路内に形成さ
れ、増幅器と積分容量とから成る積分器を２個有し、第
１の積分器の出力端子を第２の積分器の入力端子に接続
し、上記第２の積分器の出力端子を上記第１の積分器の
入力端子に接続すると共に、上記第２の積分器の出力端
子を複数の抵抗とスイッチを含みこのスイッチのオン、
オフに応じて上記複数の抵抗の内の所定の抵抗が接続又
は切り離されて帰還率が切り換えられる帰還回路を介し
て上記第２の積分器の入力端子に接続したフィルタ回路
と、上記集積回路の外部に設けられ、上記スイッチのオ
ン、オフを制御する制御手段と、上記積分回路の外部に
設けられたバスラインとを有し、上記制御手段により、
上記バスラインを介して上記スイッチをオン、オフ制御
して上記フィルタのＱ値を上記集積回路の外部より切り
換えられるようにし、上記Ｑ値を大きくするようにした
ことを特徴としている。 F.作用 フィルタ調整時には、Ｑ値が高くなり、カットオフ・
ポイントやディップ、ピーク等の周波数特性曲線の特徴
部分が強調された形態の特性が得られるため、調整が容
易かつ高精度に行える。 G.実施例 Ｇ−1.一実施例に用いられるフィルタ回路（第１図及び
第２図） 第１図は、本発明の一実施例となるフィルタ装置に用
いられるフィルタ回路を示すブロック回路図であり、IC
（集積回路）内部に組み込まれる２重積分型の所謂バイ
クォッド・フィルタを示している。この第１図において
は、例えばBPF（バンドパス・フィルタ）回路におい
て、フィルタ調整を行うときのみ回路のＱ値を大きくす
ることにより、フィルタ特性の特徴部分であるピーク部
分の尖鋭度を高め、このピーク部分の周波数を検出し易
くして、フィルタ調整を容易化している。 この第１図に示すバイクォッド・フィルタは、第１の
演算増幅器（オペアンプ）11と第１の積分容量（コンデ
ンサ）12とより成る第１の積分器と、第２のオペアンプ
13と第２のコンデンサ14とより成る第２の積分器とを直
列接続して構成される所謂アクティブ・フィルタであ
り、オペアンプ11の出力がオペアンプ13の非反転入力端
子に供給され、オペアンプ13の出力がオペアンプ11の反
転入力端子に帰還され、またオペアンプ13の出力が帰還
率βの帰還回路15を介して該オペアンプ13の反転入力端
子に帰還されている。この帰還回路15は、抵抗R1、R2か
ら成る分圧回路により構成されており、抵抗R2がオペア
ンプ13の出力端子側に接続されている。 さらに、本発明の要部として、抵抗R1に対して並列
に、抵抗R3とスイッチSWとの直列回路が接続されてい
る。このスイッチSWのオン・オフに応じて、帰還回路15
の帰還率βが切り換えられ、フィルタのＱ値のみが切り
換えられる。 ここで、オペアンプ11の非反転入力端子及び各コンデ
ンサ12、14に対して、入力信号供給あるいは接地のいず
れか適宜に選択することにより、BPF、LPF、HPF、トラ
ップ等の各種フィルタを構成できる。この第１図の例に
おいては、オペアンプ11の非反転入力端子及びコンデン
サ14を共に接地するとともに、コンデンサ12及び上記帰
還回路15の抵抗R1に入力端子16を介して信号源SGからの
入力信号を供給することにより、BPF構成を実現してい
る。このBPFの周波数特性は、 ただし、τは時定数、ｓ＝ｊω の伝達関数で表される。 また、第１図の構成の帰還回路15内のスイッチSWをオ
ン・オフすることに応じて、上記帰還率βが切り換えら
れ、スイッチSWのオフ時の帰還類βOFFは、 また、スイッチSWのオン時の帰還率βONは、 となる。これらの各状態における各Ｑ値、QOFF及びQON
は、QOFF＝1/βOFF、QON＝1/βONであるから、QOFF＜Q
ONとなる。 従って、通常使用時にはスイッチSWをオフして、第２
図の実線にて表されるような周波数特性を有するBPFを
実現しているのに対し、フィルタ調整時には、スイッチ
SWをオンして、第２図の仮想線にて表されるようなＱ値
の大きなBPF特性に切り換えるとともに、出力端子17か
らの出力信号について、例えばレベル・メータ等のレベ
ル測定装置LMによって出力レベルを測定し、特性の特徴
部分であるピーク部分を検出し、このピーク周波数f0を
所定の目標周波数に一致させるようにフィルタ調整を行
っている。これによって、Ｑ値が小さく第２図実線の周
波数特性のようにピーク周波数が確認し難いBPFを調整
する場合に、調整の際のみＱ値を大きくしてピーク部分
の尖鋭度を高めることにより、フィルタ調整が容易にか
つ精度良く行える。 Ｇ−2.積分器の具体例（第３図） 次に、上記バイクォッド・フィルタに用いられる一つ
の積分器の具体例を第３図に示す。この第３図におい
て、上記演算増幅器（第２図の各オペアンプ11、13）の
非反転入力端子21及び反転入力端子22は、差動アンプを
構成するトランジスタ23、24の各ベースに接続されてお
り、これらのトランジスタ23、24の各エミッタ間に接続
された抵抗REに、上記各端子21、22間の入力電圧に応じ
た電流が流れる。この電流と、トランジスタ23、24の各
エミッタにそれぞれ接続された定電流源の各電流Ｉ、I1
との和及び差の電流が、トランジスタ23、24の各コレク
タにそれぞれ接続されたダイオード25、26を流れ、これ
らの各電流に応じて表れる各ダイオード25、26の端子電
圧が、エミッタ共通差動トランジスタ対を構成する各ト
ランジスタ27、28の各ベースにそれぞれ供給される。こ
れらのトランジスタ27、28の共通エミッタは、電流値が
2I2の定電流源29を介して接地されており、この差動ト
ランジスタ対のコレクタ側を流れる信号電流は、I2/I1
倍に増幅されることになる。トランジスタ28のコレクタ
出力は、カレントミラー回路30を介して取り出され、上
記積分容量となるコンデンサ32を充電する。このコンデ
ンサ32の一端の電圧はトランジスタ34で受けられて出力
端子35から取り出される。コンデンサ32の他端33に対し
ては、上述したように入力供給あるいは接地がなされ
る。 この第３図の積分回路構成において、上記定電流源29
及びカレントミラー回路30の出力側の電流源31の電流値
I2を変化させることにより、第１図のバイクォッド・フ
ィルタの周波数特性、具体的には第２図のBPF特性曲線
が周波数軸方向に平行移動し、ピーク周波数の調整が行
われる。ただし、実際のフィルタ調整時には、上記スイ
ッチSWをオンして、フィルタ特性曲線の特徴部分である
ピークの検出が容易なＱ値の高いBPF特性に変更してい
る。 Ｇ−3.一実施例（第４図） 次に、本発明の一実施例として、上記第１図のフィル
タ回路を、例えばテレビジョン受像機に用いられる音声
多重復調用IC等のアナログ集積回路内部に設けて、外部
から制御するようにしたフィルタ装置について、第４図
を参照しながら説明する。すなわち、第４図のアナログ
集積回路１内部に設けられたフィルタ２が、上述した第
１図に示すバイクォッド・フィルタ回路に相当してお
り、このフィルタ２の周波数特性を調整するものとす
る。 この第４図において、調整対象となるフィルタ２に
は、アナログ集積回路（IC）１の外部接続端子（所謂IC
のピン）３を介して、信号源SGからの一定周波数f0の信
号が供給されている。ここでフィルタ２は、上述したよ
うにフィルタ調整データに応じて回路定数（上記定電流
源29や31の電流値I2等）が変化し、フィルタ特性が変化
するように構成されている。このフィルタ２は、上述し
たように、通常使用時は第２図の実線に示すようなＱ値
の低いBPF特性を有し、フィルタ調整時のみ第２図仮想
線に示すようなＱ値の高いBPF特性を呈する。 フィルタ２からの出力は、アナログIC1内に予め設け
られている所謂AM検波器等のレベル検波器５に送られて
信号のレベル（振幅）の検出がなされ、このレベル検波
出力は、レベル弁別のための比較器６の一方の入力端
子、例えば非反転入力端子に送られる。この比較器６の
他方の入力端子（半転入力端子）には、基準入力端子７
を介して所定の基準レベルVrefが供給されるようになっ
ている。比較器６は、この基準レベルVrefに対して上記
レベル検波出力が高いか低いかをレベル弁別する。比較
器６からの比較出力（あるいはレベル弁別出力）は、IC
1内の内部バス40に送られる。IC内部バス40に接続され
たバス・デコーダ41は、外部接続端子42を介して外部バ
ス50とも接続されており、この外部バス50上のデータと
内部バス40上のデータとを相互に変換するインタフェー
ス回路として用いられている。外部バス50からバス・デ
コーダ41を介し内部バス40に転送されたデータは、ラッ
チ回路43に一旦記憶され、このデータがDA変換器44でア
ナログ信号に変換され、回路定数制御信号あるいはフィ
ルタ特性調整信号としてフィルタ２に送られている。上
記外部バス50には、所謂マイクロ・プロセッサ等のCPU5
1、プログラムやデータ等が予め書き込まれたROM（リー
ド・オンリ・メモリ）52、データ等が一時的に書き込ま
れるRAM（ランダム・アクセス・メモリ）53、及びフィ
ルタ調整用データ等を電源のオン・オフにかかわらず記
憶しておくための不揮発性メモリ54が接続されている。
これらのCPU51、ROM52、RAM53及び不揮発性メモリ54等
から成るコンピュータ・システムは、フィルタ２内の上
記第１図の切換スイッチSWの切換制御や特性調整を行
い、フィルタ調整データを変化させたときの上記比較器
６からの出力に基づき最適のフィルタ調整データを決定
するような一連のコントロール動作を実行する。 Ｇ−4.他の実施例に用いられるフィルタ回路（第５図及
び第６図） なお本発明は、上記実施例のみに限定されるものでは
なく、例えば集積回路内部に形成されるフィルタ回路と
しては、LPF（ローパス・フィルタ）等も用いることが
でき、このLPFカットオフ周波数調整等も同様に行え
る。この場合には、例えば第５図に示すように、第１の
積分回路のオペアンプ11の非反転入力端子に入力端子16
を介して信号を供給するようにし、第１、第２の積分回
路の各積分容量であるコンデンサ12、14を共に接地し、
帰還回路15の抵抗R1を接地することにより、LPF（ロー
パス・フィルタ）を実現している。さらに、抵抗R1に対
して並列に、抵抗R3とスイッチSWとの直列回路を接続し
て、このスイッチSWをオン・オフ制御することによりフ
ィルタのＱ値を切り換えている。すなわち、通常使用時
にはスイッチSWをオフして第６図の実線のようなLPF特
性を得るのに対し、フィルタ調整時にはスイッチSWをオ
ンしてフィルタのＱ値を高めることにより、第６図の仮
想線に示すようにLPF特性曲線のカットオフ周波数f0付
近にピークを生じさせ、フィルタ調整時のカットオフ周
波数f0の検出を容易化している。他の構成は上記第１図
と同様であるため、対応する部分に同じ指示符号を付し
て説明を省略する。 この他、本発明の要旨を逸脱しない範囲において種々
の変更が可能である。 H.発明の効果 本発明のフィルタ装置によれば、集積回路内に形成さ
れたフィルタ回路のＱ値を集積回路の外部の制御手段に
より切り換えられるようにしているため、例えばフィル
タの特性調整時に、フィルタ回路が形成された集積回路
の外部からフィルタのＱ値を切り換えることにより、調
整時間を短縮でき、調整精度を高めることができ、フィ
ルタ自動調整化への対応も容易に実現できる。
第２図） Ｇ−2.積分器の具体例（第３図） Ｇ−3.一実施例（第４図） Ｇ−4.他の実施例に用いられるフィルタ回路（第５
図、第６図） H.発明の効果 A.産業上の利用分野 本発明は、フィルタ装置に関し、特に、集積回路内に
設けられたフィルタ回路のＱ値を外部から切り換えられ
るようなフィルタ装置に関する。 B.発明の概要 本発明は、積分回路内に形成され、増幅器と積分容量
とから成る積分器を２個有して成るフィルタ回路のＱ値
を外部から切り換えられるようにしたフィルタ装置であ
って、フィルタ回路については、特性を調整可能にする
とともに、フィルタの所謂Ｑ値を切り換えるためのスイ
ッチを設け、フィルタ調整時には、Ｑ値が大きくなるよ
うにスイッチを外部の制御手段により切り換えることに
より、フィルタ調整の時間短縮、高精度化を簡単な構成
で実現するとともに、フィルタ特性の自動調整化を可能
とするものである。 C.従来の技術 一般に、電子回路のチェック工程等において、フィル
タ回路のピーク周波数やディップ周波数あるいはカット
オフ周波数等を所定の目標値に調整することが必要とさ
れる。特に、アナログ集積回路（IC）内に形成された回
路においては、トランジスタ、抵抗、コンデンサ等の定
格値の相対比は精度を比較的高くとれるが、絶対値はIC
毎にばらつくため、精度を要求されるフィルタ回路では
上記調整が不可欠なものとされている。 ここで、IC内に構成可能なフィルタ回路としては、例
えば特公昭61−17370号公報に開示されているような２
重積分型のフィルタ回路が従来より知られている。この
２重積分型フィルタ回路は、IC内に構成するのに好適で
高い精度を得ることができるのみならず、所謂Ｑ値を含
む各フィルタ特性の調整が容易であるという特長を有し
ている。 D.発明が解決しようとする問題点 ところで、従来のフィルタ回路の調整の際には、所謂
カットオフ・ポイントやピーク部分等のような特性曲線
の特徴部分を検出して、これらの特徴部分の周波数、所
謂カットオフ周波数やピーク周波数等を所定の目標値に
調整することが必要とされるが、特性曲線から上記カッ
トオフ・ポイントやピーク・ポイント等を見つけ出すこ
とが、LPF（ローパス・フィルタ）やHPF（ハイパス・フ
ィルタ）、あるいは所謂Ｑ値の低いBPF（バンドパス・
フィルタ）やトラップ・フィルタ等の場合に、面倒ある
いは困難である。 特に、このようなフィルタ調整を自動化しようとする
際に、周波数特性曲線から上記カットオフ・ポイント等
の特徴部分を機械的に判別させて読み取らせることは困
難であり、調整精度が低下する虞れがある。 本発明は、このような実情に鑑みてなされたものであ
り、フィルタ調整の際にフィルタ特性の特徴部分である
カットオフ・ポイントやピーク、ディップ等の周波数の
検出が容易かつ高精度に行え、フィルタ調整精度が高
く、調整時間も短かくて済むようなフィルタ回路が設け
られた集積回路の外部からフィルタのＱ値が切り換えら
れるようなフィルタ装置の提供を目的とする。 E.問題点を解決するための手段 本発明に係るフィルタ装置は、集積回路内に形成さ
れ、増幅器と積分容量とから成る積分器を２個有し、第
１の積分器の出力端子を第２の積分器の入力端子に接続
し、上記第２の積分器の出力端子を上記第１の積分器の
入力端子に接続すると共に、上記第２の積分器の出力端
子を複数の抵抗とスイッチを含みこのスイッチのオン、
オフに応じて上記複数の抵抗の内の所定の抵抗が接続又
は切り離されて帰還率が切り換えられる帰還回路を介し
て上記第２の積分器の入力端子に接続したフィルタ回路
と、上記集積回路の外部に設けられ、上記スイッチのオ
ン、オフを制御する制御手段と、上記積分回路の外部に
設けられたバスラインとを有し、上記制御手段により、
上記バスラインを介して上記スイッチをオン、オフ制御
して上記フィルタのＱ値を上記集積回路の外部より切り
換えられるようにし、上記Ｑ値を大きくするようにした
ことを特徴としている。 F.作用 フィルタ調整時には、Ｑ値が高くなり、カットオフ・
ポイントやディップ、ピーク等の周波数特性曲線の特徴
部分が強調された形態の特性が得られるため、調整が容
易かつ高精度に行える。 G.実施例 Ｇ−1.一実施例に用いられるフィルタ回路（第１図及び
第２図） 第１図は、本発明の一実施例となるフィルタ装置に用
いられるフィルタ回路を示すブロック回路図であり、IC
（集積回路）内部に組み込まれる２重積分型の所謂バイ
クォッド・フィルタを示している。この第１図において
は、例えばBPF（バンドパス・フィルタ）回路におい
て、フィルタ調整を行うときのみ回路のＱ値を大きくす
ることにより、フィルタ特性の特徴部分であるピーク部
分の尖鋭度を高め、このピーク部分の周波数を検出し易
くして、フィルタ調整を容易化している。 この第１図に示すバイクォッド・フィルタは、第１の
演算増幅器（オペアンプ）11と第１の積分容量（コンデ
ンサ）12とより成る第１の積分器と、第２のオペアンプ
13と第２のコンデンサ14とより成る第２の積分器とを直
列接続して構成される所謂アクティブ・フィルタであ
り、オペアンプ11の出力がオペアンプ13の非反転入力端
子に供給され、オペアンプ13の出力がオペアンプ11の反
転入力端子に帰還され、またオペアンプ13の出力が帰還
率βの帰還回路15を介して該オペアンプ13の反転入力端
子に帰還されている。この帰還回路15は、抵抗R1、R2か
ら成る分圧回路により構成されており、抵抗R2がオペア
ンプ13の出力端子側に接続されている。 さらに、本発明の要部として、抵抗R1に対して並列
に、抵抗R3とスイッチSWとの直列回路が接続されてい
る。このスイッチSWのオン・オフに応じて、帰還回路15
の帰還率βが切り換えられ、フィルタのＱ値のみが切り
換えられる。 ここで、オペアンプ11の非反転入力端子及び各コンデ
ンサ12、14に対して、入力信号供給あるいは接地のいず
れか適宜に選択することにより、BPF、LPF、HPF、トラ
ップ等の各種フィルタを構成できる。この第１図の例に
おいては、オペアンプ11の非反転入力端子及びコンデン
サ14を共に接地するとともに、コンデンサ12及び上記帰
還回路15の抵抗R1に入力端子16を介して信号源SGからの
入力信号を供給することにより、BPF構成を実現してい
る。このBPFの周波数特性は、 ただし、τは時定数、ｓ＝ｊω の伝達関数で表される。 また、第１図の構成の帰還回路15内のスイッチSWをオ
ン・オフすることに応じて、上記帰還率βが切り換えら
れ、スイッチSWのオフ時の帰還類βOFFは、 また、スイッチSWのオン時の帰還率βONは、 となる。これらの各状態における各Ｑ値、QOFF及びQON
は、QOFF＝1/βOFF、QON＝1/βONであるから、QOFF＜Q
ONとなる。 従って、通常使用時にはスイッチSWをオフして、第２
図の実線にて表されるような周波数特性を有するBPFを
実現しているのに対し、フィルタ調整時には、スイッチ
SWをオンして、第２図の仮想線にて表されるようなＱ値
の大きなBPF特性に切り換えるとともに、出力端子17か
らの出力信号について、例えばレベル・メータ等のレベ
ル測定装置LMによって出力レベルを測定し、特性の特徴
部分であるピーク部分を検出し、このピーク周波数f0を
所定の目標周波数に一致させるようにフィルタ調整を行
っている。これによって、Ｑ値が小さく第２図実線の周
波数特性のようにピーク周波数が確認し難いBPFを調整
する場合に、調整の際のみＱ値を大きくしてピーク部分
の尖鋭度を高めることにより、フィルタ調整が容易にか
つ精度良く行える。 Ｇ−2.積分器の具体例（第３図） 次に、上記バイクォッド・フィルタに用いられる一つ
の積分器の具体例を第３図に示す。この第３図におい
て、上記演算増幅器（第２図の各オペアンプ11、13）の
非反転入力端子21及び反転入力端子22は、差動アンプを
構成するトランジスタ23、24の各ベースに接続されてお
り、これらのトランジスタ23、24の各エミッタ間に接続
された抵抗REに、上記各端子21、22間の入力電圧に応じ
た電流が流れる。この電流と、トランジスタ23、24の各
エミッタにそれぞれ接続された定電流源の各電流Ｉ、I1
との和及び差の電流が、トランジスタ23、24の各コレク
タにそれぞれ接続されたダイオード25、26を流れ、これ
らの各電流に応じて表れる各ダイオード25、26の端子電
圧が、エミッタ共通差動トランジスタ対を構成する各ト
ランジスタ27、28の各ベースにそれぞれ供給される。こ
れらのトランジスタ27、28の共通エミッタは、電流値が
2I2の定電流源29を介して接地されており、この差動ト
ランジスタ対のコレクタ側を流れる信号電流は、I2/I1
倍に増幅されることになる。トランジスタ28のコレクタ
出力は、カレントミラー回路30を介して取り出され、上
記積分容量となるコンデンサ32を充電する。このコンデ
ンサ32の一端の電圧はトランジスタ34で受けられて出力
端子35から取り出される。コンデンサ32の他端33に対し
ては、上述したように入力供給あるいは接地がなされ
る。 この第３図の積分回路構成において、上記定電流源29
及びカレントミラー回路30の出力側の電流源31の電流値
I2を変化させることにより、第１図のバイクォッド・フ
ィルタの周波数特性、具体的には第２図のBPF特性曲線
が周波数軸方向に平行移動し、ピーク周波数の調整が行
われる。ただし、実際のフィルタ調整時には、上記スイ
ッチSWをオンして、フィルタ特性曲線の特徴部分である
ピークの検出が容易なＱ値の高いBPF特性に変更してい
る。 Ｇ−3.一実施例（第４図） 次に、本発明の一実施例として、上記第１図のフィル
タ回路を、例えばテレビジョン受像機に用いられる音声
多重復調用IC等のアナログ集積回路内部に設けて、外部
から制御するようにしたフィルタ装置について、第４図
を参照しながら説明する。すなわち、第４図のアナログ
集積回路１内部に設けられたフィルタ２が、上述した第
１図に示すバイクォッド・フィルタ回路に相当してお
り、このフィルタ２の周波数特性を調整するものとす
る。 この第４図において、調整対象となるフィルタ２に
は、アナログ集積回路（IC）１の外部接続端子（所謂IC
のピン）３を介して、信号源SGからの一定周波数f0の信
号が供給されている。ここでフィルタ２は、上述したよ
うにフィルタ調整データに応じて回路定数（上記定電流
源29や31の電流値I2等）が変化し、フィルタ特性が変化
するように構成されている。このフィルタ２は、上述し
たように、通常使用時は第２図の実線に示すようなＱ値
の低いBPF特性を有し、フィルタ調整時のみ第２図仮想
線に示すようなＱ値の高いBPF特性を呈する。 フィルタ２からの出力は、アナログIC1内に予め設け
られている所謂AM検波器等のレベル検波器５に送られて
信号のレベル（振幅）の検出がなされ、このレベル検波
出力は、レベル弁別のための比較器６の一方の入力端
子、例えば非反転入力端子に送られる。この比較器６の
他方の入力端子（半転入力端子）には、基準入力端子７
を介して所定の基準レベルVrefが供給されるようになっ
ている。比較器６は、この基準レベルVrefに対して上記
レベル検波出力が高いか低いかをレベル弁別する。比較
器６からの比較出力（あるいはレベル弁別出力）は、IC
1内の内部バス40に送られる。IC内部バス40に接続され
たバス・デコーダ41は、外部接続端子42を介して外部バ
ス50とも接続されており、この外部バス50上のデータと
内部バス40上のデータとを相互に変換するインタフェー
ス回路として用いられている。外部バス50からバス・デ
コーダ41を介し内部バス40に転送されたデータは、ラッ
チ回路43に一旦記憶され、このデータがDA変換器44でア
ナログ信号に変換され、回路定数制御信号あるいはフィ
ルタ特性調整信号としてフィルタ２に送られている。上
記外部バス50には、所謂マイクロ・プロセッサ等のCPU5
1、プログラムやデータ等が予め書き込まれたROM（リー
ド・オンリ・メモリ）52、データ等が一時的に書き込ま
れるRAM（ランダム・アクセス・メモリ）53、及びフィ
ルタ調整用データ等を電源のオン・オフにかかわらず記
憶しておくための不揮発性メモリ54が接続されている。
これらのCPU51、ROM52、RAM53及び不揮発性メモリ54等
から成るコンピュータ・システムは、フィルタ２内の上
記第１図の切換スイッチSWの切換制御や特性調整を行
い、フィルタ調整データを変化させたときの上記比較器
６からの出力に基づき最適のフィルタ調整データを決定
するような一連のコントロール動作を実行する。 Ｇ−4.他の実施例に用いられるフィルタ回路（第５図及
び第６図） なお本発明は、上記実施例のみに限定されるものでは
なく、例えば集積回路内部に形成されるフィルタ回路と
しては、LPF（ローパス・フィルタ）等も用いることが
でき、このLPFカットオフ周波数調整等も同様に行え
る。この場合には、例えば第５図に示すように、第１の
積分回路のオペアンプ11の非反転入力端子に入力端子16
を介して信号を供給するようにし、第１、第２の積分回
路の各積分容量であるコンデンサ12、14を共に接地し、
帰還回路15の抵抗R1を接地することにより、LPF（ロー
パス・フィルタ）を実現している。さらに、抵抗R1に対
して並列に、抵抗R3とスイッチSWとの直列回路を接続し
て、このスイッチSWをオン・オフ制御することによりフ
ィルタのＱ値を切り換えている。すなわち、通常使用時
にはスイッチSWをオフして第６図の実線のようなLPF特
性を得るのに対し、フィルタ調整時にはスイッチSWをオ
ンしてフィルタのＱ値を高めることにより、第６図の仮
想線に示すようにLPF特性曲線のカットオフ周波数f0付
近にピークを生じさせ、フィルタ調整時のカットオフ周
波数f0の検出を容易化している。他の構成は上記第１図
と同様であるため、対応する部分に同じ指示符号を付し
て説明を省略する。 この他、本発明の要旨を逸脱しない範囲において種々
の変更が可能である。 H.発明の効果 本発明のフィルタ装置によれば、集積回路内に形成さ
れたフィルタ回路のＱ値を集積回路の外部の制御手段に
より切り換えられるようにしているため、例えばフィル
タの特性調整時に、フィルタ回路が形成された集積回路
の外部からフィルタのＱ値を切り換えることにより、調
整時間を短縮でき、調整精度を高めることができ、フィ
ルタ自動調整化への対応も容易に実現できる。
【図面の簡単な説明】
第１図は本発明の一実施例に用いられるフィルタ回路を
示すブロック回路図、第２図はこの第１図のフィルタ回
路の特性（Ｑ値）の切換動作を説明するためのグラフ、
第３図はこの第１図のフィルタ回路に用いられる積分器
の具体例を示す回路図、第４図は上記第１図のフィルタ
回路が用いられるフィルタ装置を示すブロック回路図、
第５図は本発明の他の実施例に用いられるフィルタ回路
を示すブロック回路図、第６図はこの第５図のフィルタ
回路特性のＱ値の切換動作を説明するためのグラフであ
る。 ２……フィルタ 11……第１のオペアンプ 12……第１の積分容量（コンデンサ） 13……第２のオペアンプ 14……第２の積分容量（コンデンサ） 15……帰還回路 16……信号入力端子 17……信号出力端子 SW……スイッチ
示すブロック回路図、第２図はこの第１図のフィルタ回
路の特性（Ｑ値）の切換動作を説明するためのグラフ、
第３図はこの第１図のフィルタ回路に用いられる積分器
の具体例を示す回路図、第４図は上記第１図のフィルタ
回路が用いられるフィルタ装置を示すブロック回路図、
第５図は本発明の他の実施例に用いられるフィルタ回路
を示すブロック回路図、第６図はこの第５図のフィルタ
回路特性のＱ値の切換動作を説明するためのグラフであ
る。 ２……フィルタ 11……第１のオペアンプ 12……第１の積分容量（コンデンサ） 13……第２のオペアンプ 14……第２の積分容量（コンデンサ） 15……帰還回路 16……信号入力端子 17……信号出力端子 SW……スイッチ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 橋本 文治
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(72)発明者 大谷 晃一
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(56)参考文献 特開 昭55−25281（ＪＰ，Ａ)
特開 昭53−39041（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．集積回路内に形成され、増幅器と積分容量とから成
る積分器を２個有し、第１の積分器の出力端子を第２の
積分器の入力端子に接続し、上記第２の積分器の出力端
子を上記第１の積分器の入力端子に接続すると共に、上
記第２の積分器の出力端子を複数の抵抗とスイッチを含
みこのスイッチのオン、オフに応じて上記複数の抵抗の
内の所定の抵抗が接続又は切り離されて帰還率が切り換
えられる帰還回路を介して上記第２の積分器の入力端子
に接続したフィルタ回路と、 上記集積回路の外部に設けられ、上記スイッチのオン、
オフを制御する制御手段と、 上記積分回路の外部に設けられたバスラインとを有し、 上記制御手段により、上記バスラインを介して上記スイ
ッチをオン、オフ制御して上記フィルタのＱ値を上記集
積回路の外部より切り換えられるようにし、上記Ｑ値を
大きくするようにした ことを特徴とするフィルタ装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001064A JP2725254B2 (ja) | 1987-01-08 | 1987-01-08 | フイルタ回路 |
| AU81977/87A AU602031B2 (en) | 1986-12-29 | 1987-12-01 | Filter circuit |
| CA000554102A CA1278052C (en) | 1986-12-29 | 1987-12-11 | Filter circuit |
| KR1019870014863A KR960015675B1 (ko) | 1986-12-29 | 1987-12-24 | 필터회로 및 그 변환방법 |
| DE87119259T DE3788413T2 (de) | 1986-12-29 | 1987-12-28 | Filterschaltung. |
| EP87119259A EP0273425B1 (en) | 1986-12-29 | 1987-12-28 | Filter circuit |
| US07/138,865 US4859881A (en) | 1986-12-29 | 1987-12-29 | Filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001064A JP2725254B2 (ja) | 1987-01-08 | 1987-01-08 | フイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169807A JPS63169807A (ja) | 1988-07-13 |
| JP2725254B2 true JP2725254B2 (ja) | 1998-03-11 |
Family
ID=11491108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001064A Expired - Fee Related JP2725254B2 (ja) | 1986-12-29 | 1987-01-08 | フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725254B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7937058B2 (en) * | 2006-10-18 | 2011-05-03 | Freescale Semiconductor, Inc. | Controlling the bandwidth of an analog filter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5339041A (en) * | 1976-09-22 | 1978-04-10 | Nec Corp | Programable active filter |
| JPS54160150A (en) * | 1978-06-09 | 1979-12-18 | Nippon Gakki Seizo Kk | Frequency selecting circuit |
| JPS5525281A (en) * | 1978-08-14 | 1980-02-22 | Iwata Electric:Kk | Programmable active band pass filter |
| JPS56134815A (en) * | 1980-03-24 | 1981-10-21 | Nippon Gakki Seizo Kk | Filter circuit |
| JPH0327606Y2 (ja) * | 1985-02-23 | 1991-06-14 |
-
1987
- 1987-01-08 JP JP62001064A patent/JP2725254B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63169807A (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120923B2 (ja) | フイルタ調整装置 | |
| KR960015675B1 (ko) | 필터회로 및 그 변환방법 | |
| EP0273365B1 (en) | Filter adjustment apparatus and method | |
| US5264804A (en) | Lowpass filter with improved D.C. offset performance | |
| JP2725254B2 (ja) | フイルタ回路 | |
| JP3003600B2 (ja) | Ｆｍ復調回路 | |
| JP3563204B2 (ja) | フィルタ | |
| JPH06101663B2 (ja) | フイルタ調整装置 | |
| JP2522274B2 (ja) | フィルタ調整装置 | |
| JP2522273B2 (ja) | フィルタ調整装置 | |
| JP2522276B2 (ja) | フィルタ調整装置 | |
| JP2522275B2 (ja) | フィルタ調整装置 | |
| JPH07109972B2 (ja) | フィルタ回路 | |
| EP0431900A2 (en) | Filter circuit | |
| JPH02266601A (ja) | 差動増幅回路 | |
| JPH0534028Y2 (ja) | ||
| JPH07318365A (ja) | 静電容量変換装置 | |
| JP2767175B2 (ja) | 可変減衰回路 | |
| JPH0624886Y2 (ja) | 比例積分増幅回路 | |
| JPH0758591A (ja) | 可変遅延回路 | |
| KR960005849Y1 (ko) | 피씨비 자동조정기 중간주파수(if) 신호 입력회로 | |
| JPH01183908A (ja) | フィルタ回路 | |
| SU1374198A1 (ru) | Стабилизатор напр жени переменного тока | |
| JPH0251318B2 (ja) | ||
| JPS6221288B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |