JPS63169807A - フイルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ１発明の概要 Ｃ０従来の技術 り０発明が解決しようとする問題点 Ｅ０問題点を解決するための手段 Ｆ０作用 Ｇ、実施例 Ｇ−１，一実施例（第１図、第２図） Ｇ−２，積分器の具体例（第３図） Ｇ−３，アナログＩＣへの適用例（第４図）Ｇ−４，他
の実施例（第５図、第６図）Ｈ１発明の効果 Ａ、産業上の利用分野 本発明は、フィルタ回路に関し、特に、積分器２個を直
列接続して成る所謂２重積分型フィルタ回路に関する。

Ｂ０発明の概要 本発明は、２個の積分器を直列接続して成る２重積背型
のフィルタ回路において、フィルタ特性を調整可能にす
るとともに、所謂フィルタのＱ値を切り換えるためのス
イッチを設け、フィルタ調整時には、フィルタ回路の特
性のＱ値が大きくなるようにスイッチを切り換えること
により、フィルタ調整の時間短縮、高精度化を簡単な構
成で実現するとともに、フィルタ特性の自動調整化を可
能とするものである。

Ｃ０従来の技術 一般に、電子回路のチェック工程等において、フィルタ
回路のピーク周波数やディップ周波数あるいはカットオ
フ周波数等を所定の目標値に調整することが必要とされ
る。特に、アナログ集積回路＜ＸＣ＞内に形成された回
路においては、トランジスタ、抵抗、コンデンサ等の定
格値の相対比は精度を比較的高くとれるが、絶対値はＩ
Ｃ毎にばらつくため、精度を要求されるフィルタ回路で
は上記調整が不可欠なものとされている。

ここで、ＩＣ内に構成可能なフィルタ回路としては、例
えば特公昭６１−１７３７０号公報に開示されているよ
うな２重積分型のフィルタ回路が従来より知られている
。この２重積分型フィルタ回路は、ｒｃ内に構成するの
に好適で高い精度を得ることができるのみならず、所謂
Ｑ値を含む各フィルタ特性の調整が容易であるという特
長を有している。

Ｄ０発明が解決しようとする問題点 ところで、従来のフィルタ回路の調整の際には、所謂カ
ットオフ・ポイントやピーク部分等のような特性曲線の
特徴部分を検出して、これらの特徴部分の周波数、所謂
カットオフ周波数やピーク周波数等を所定の目標値に調
整することが必要とされるが、特性曲線から上記カット
オフ・ポイントやピーク・ポイント等を見つけ出すこと
が、ＬＰＦ（ローパス・フィルタ）やＨＰＦ　（バイパ
ス・フィルタ）、あるいは所謂Ｑ値の低いＢＰＦ　（バ
ンドパス・フィルタ）やトラップ・フィルタ等の場合に
、面倒あるいは困難である。

特に、このようなフィルタ調整を自動化しようとする際
に、周波数特性曲線から上記カットオフ・ポイント等の
特徴部分を機械的に判別させて読み取らせることは困難
であり、調整精度が低下する虞れがある。

本発明は、このような実情に鑑みてなされたものであり
、フィルタ調整の際にフィルタ特性の特徴部分であるカ
ットオフ・ポイントやピーク、ディップ等の周波数の検
出が容易かつ高精度に行え、フィルタ調整精度が高（、
調整時間も短くて済むようなフィルタ回路の提供を目的
とする。

Ｅ９問題点を解決するための手段 本発明に係るフィルタ回路は、上述の問題点を解決する
ために、増幅器と積分容量とから成る積分器を２個有し
、第１の積分器の出力端子を第２の積分器の入力端子に
接続し、上記第２の積分器の出力端子を上記第１の積分
器の入力端子及び第２の積分器の出力端子に接続して成
るフィルタ回路において、このフィルタ回路の特性を調
整可能とするとともに、該フィルタ回路のＱ（直のみを
切り換えるためのスイッチを設け、フィルタ特性調整時
に、上記スイッチを切り換えてフィルタ特性のＱ値を大
きくすることを特徴としている。

Ｆ４作用 フィルタ調整時には、Ｑ値が高くなり、カットオフ・ポ
イントやディップ、ピーク等の周波数特性曲線の特徴部
分が強調された形態の特性が得られるため、調整が容易
かつ高精度に行える。

Ｇ、実施例 Ｇ−１，一実施例（第１図及び第２図）第１図は本発明
の一実施例となるフィルタ回路を示すブロック回路図で
あり、ＩＣ内部に組み込まれる２重積分型の所謂ノイイ
クオフド・フィルタを示している。この第１図の実施例
においては、例えばＢＰＦ　（バンドパス・フィルタ）
回路において、フィルタ調整を行うときのみ回路のＱ値
を太き（することにより、フィルタ特性の特徴部分であ
るピーク部分の尖鋭度を高め、このピーク部分の周波数
を検出し易くして、フィルタ調整を容易化している。

この第１図に示すバイクオツド・フィルタは、第１の演
算増幅器（オペアンプ）１１と第１の積分器Ｍ（コンデ
ンサ）　１２とより成る第１の積分器と、第２のオペア
ンプ１３と第２のコンデンサ１４とより成る第２の積分
器とを直列接続して構成される所謂アクティグ・フィル
タであり、オペアンプ１１の出力がオペアンプ１３の非
反転入力端子に供給され、オペアンプ１３の出力がオペ
アンプ１１の反転入力端子に帰還され、またオペアンプ
１３の出力が帰還率βの帰還回路１５を介して該オペア
ンプ１３の反転入力端子に帰還されている。この帰還回
路１５は、抵抗Ｒ＋、Ｒｉから成る分圧回路により構成
されており、抵抗Ｒ８がオペアンプ１３の出力端子側に
接続されている。

さらに、本発明の要部として、抵抗ＲＩに対して並列に
、抵抗Ｒ５とスイッチＳＷとの直列回路が接続されてい
る。このスイッチＳＷのオン・オフに応じて、帰還回路
１５の帰還率βが切り換えられ、フィルタのＱ値のみが
切り換えられる。

ここで、オペアンプ１１の非反転入力端子及び各コンデ
ンサ１２．１４に対して、入力信号供給あるいは接地の
いずれかを適宜に選択することにより、ＢＰＦ、ＬＰＦ
、ＨＰＦ、ｌ−ラップ等の各種フィルタを構成できる。

この第１図の例においては、オペアンプ１１の非反転入
力端子及びコンデンサ１４を共に接地するとともに、コ
ンデンサ１２及び上記帰還回路１５の抵抗Ｒ５に入力端
子１６を介して信号源ＳＧからの入力信号を供給するこ
とにより、ＢＰＦ構成を実現している。このＢＰＦの周
波数特性は、 βＳ／τ Ｓ！＋βＳ／τ＋τ３ ただし、τは時定数、３　ｗ　ｊω の伝達関数で表される。

また、第１図の構成の帰還回路１５内のスイッチＳＷを
オン・オフすることに応じて、上記帰還率βが切り換え
られ、スイッチＳＷのオフ時の帰還率β。２は、 β。、−□ ＲＩ＋Ｒｔ また、スイッチＳＷのオン時の帰還率β。、は、（Ｒ＋
／／Ｒｓ）＋Ｒｇ ＲＩ＋　Ｒｓ となる。これらの各状態における各Ｑ値、ＱｏＦ及びＱ
。Ｎは、ＱＯＦ＝１／β。１、ＱＯＮ＝１／β。８であ
るから、ＱｏＦ＜ＱｏＭとなる。

従って、通常使用時にはスイ・ノチＳＷをオフして、第
２図の実線にて表されるような周波数特性を有するＢＰ
Ｆを実現しているのに対し、フィルタ調整時には、スイ
ッチＳＷをオンして、第２図の仮想線にて表されるよう
なＱ値の大きなりＰＦ特性に切り換えるとともに、出力
端子１７からの出力信号について、例えばレベル・メー
タ等のレベル測定装置ＬＭによって出力レベルを測定し
、特性の特徴部分であるピーク部分を検出し、このピー
ク周波数ｆ、を所定の目標周波数に一致させるようにフ
ィルタ調整を行っている。これによって、Ｑ値が小さく
第２図実線の周波数特性のようにピーク周波数が確認し
難いＢＰＦを調整する場合に、調整の際のみＱ値を大き
くしてピーク部分の尖鋭度を高めることにより、フィル
タ調整が容易にかつ精度良く行える。

Ｇ−２，積分器の具体例（第３図） 次に、上記バイクオツド・フィルタに用いられる一つの
積分器の具体例を第３図に示す。この第３図において、
上記演算増幅器（第２図の各オペアンプ１１，１３）の
非反転入力端子２１及び反転入力端子２２は、差動アン
プを構成するトランジスタ２３．２４の各ベースに接続
されており、これらのトランジスタ２３．２４の各エミ
ッタ間に接続された抵抗Ｒ７に、上記各端子２１．２２
間の入力電圧に応じた電流が流れる。この電流と、トラ
ンジスタ２３．２４の各エミッタにそれぞれ接続された
定電流源の各電流Ｉｔ、Ｉｔ　との和及び差の電流が、
トランジスタ２３．２４の各コレクタにそれぞれ接続さ
れたダイオード２５．２６を流れ、これらの各電流に応
じて表れる各ダイオード２５．２６の端子電圧が、エミ
ッタ共通差動トランジスタ対を構成する各トランジスタ
２７．２８の各ベースにそれぞれ供給される。これらの
トランジスタ２７．２８の共通エミフタは、電流値が２
Ｉｚの定電流［２９を介して接地されており、この差動
トランジスタ対のコレクタ側を流れる信号電流は、Ｉｉ
／Ｉ＋倍に増幅されることになる。トランジスタ２８の
コレクタ出力は、カレントミラー回路３０を介して取り
出され、上記積分容量となるコンデンサ３２を充電する
。このコンデンサ３２の一端の電圧はトランジスタ３４
で受けられて出力端子３５から取り出される。コンデン
サ３２の他端３３に対しては、上述したように入力供給
あるいは接地がなされる。

この第３図の積分回路構成において、上記定電流源２９
及びカレントミラー回路３０の出力側の電流源３１の電
流値■２を変化させることにより、第１図のバイクオツ
ド・フィルタの周波数特性、具体的には第２図のＢＰＦ
特性曲線が周波数軸方向に平行移動し、ピーク周波数の
調整が行われる。

ただし、実際のフィルタ調整時には、上記スイッチＳＷ
をオンして、フィルタ特性曲線の特徴部分であるピーク
の検出が容易なＱ値の高いＢＰＦ特性に変更している。

Ｇ−３，アナログＩＣへの適用例（第４図）次に、上記
実施例のフィルタ回路を、例えばテレビジョン受像機に
用いられる音声多重復調用ＩＣ等のアナログ集積回路内
部に設けた具体例を、第４図を参照しながら説明する。

すなわち、第４図のアナログ集積回路ｌ内部に設けられ
たフィルタ２が、上述した第１図に示すバイクオツド・
フィルタ回路に相当しており、このフィルタ２の周波数
特性を調整するものとする。

この第４図において、調整対象となるフィルタ２には、
アナログ集積回路（ＩＣ＞１の外部接続端子（所謂ＩＣ
のピン）３を介して、信号源ＳＧからの一定周波数ｆ、
の信号が供給されている。

ここでフィルタ２は、上述したようにフィルタ調整デー
タに応じて回路定数（上記定電流源２９や３１の電流値
■２等）が変化し、フィルタ特性が変化するように構成
されている。このフィルタ２は、上述したように、通常
使用時は第２図の実線に示すようなＱ値の低いＢＰＦ特
性を有し、フィルタ調整時のみ第２図仮想線に示すよう
なＱ値の高いＢＰＦ特性を呈する。

フィルタ２からの出力は、アナログＩＣＩ内に予め設け
られている所謂ＡＭ検波器等のレベル検波器５に送られ
て信号のレベル（振幅）の検出がなされ、このレベル検
波出力は、レベル弁別のための比較器６の一方の入力端
子、例えば非反転入力端子に送られる。この比較器６の
他方の入力端子（反転入力端子）には、基準入力端子７
を介して所定の基準レベルＶ　ｒａｔが供給されるよう
になっている。比較器６は、この基準レベルＶｒ＊ｆに
対して上記レベル検波出力が高いか低いかをレベル弁別
する。比較器６からの比較出力（あるいはレベル弁別出
力）は、ＩＣＩ内の内部バス４０に送られる。ｒＣ内部
バス４０に接続されたバス・デコーダ４１は、外部接続
端子４２を介して外部バス５０とも接続されており、こ
の外部バス５０上のデータと内部バス４０上のデータと
を相互に変換するインターフェース回路として用いられ
ている。外部バス５０からバス・デコーダ４１を介し内
部バス４０に転送されたデータは、ラッチ回路４３に一
旦記憶され、このデータがＤＡ変換器４４でアナログ信
号に変換され、回路定数制御信号あるいはフィルタ特性
調整信号としてフィルタ２に送られている。上記外部バ
ス５０には、所謂マイクロ・プロセッサ等のＣＰＵ５１
、プログラムやデータ等が予め書き込まれたＲＯＭ　（
リード・オンリ・メモリ）５２、データ等が一時的に書
き込まれるＲＡＭ（ランダム・アクセス・メモリ）５３
、及びフィルタ調整用データ等を電源のオン・オフにか
かわらず記憶しておくための不揮発性メモリ５４が接続
されている。これらのＣＰＵ５　Ｌ、ＲＯＭ５２、ＲＡ
Ｍ５３及び不揮発性メモリ５４等から成るコンピュータ
・システムは、フィルタ２内の上記切換スイッチ１８の
切換制御や特性調整を行い、フィルタ調整データを変化
させたときの上記比較器６からの出力に基づき最適のフ
ィルタ調整データを決定するような一連のコントロール
動作を実行する。

Ｇ−４，他の実施例（第５図及び第６図）なお本発明は
、上記実施例のみに限定されるものではなく、例えばＬ
ＰＦ　（ローパス・フィルタ）のカットオフ周波数調整
等も同様に行える。

この場合には、例えば第５図に示すように、第１の積分
回路のオペアンプ１１の非反転入力端子に入力端子１６
を介して信号を供給するようにし、第１、第２の積分回
路の各積分容量であるコンデンサ１２．１４を共に接地
し、帰還回路１５の抵抗Ｒ０を接地することにより、Ｌ
ＰＦ　（ローパス・フィルタ）を実現している。さらに
、抵抗Ｒ＋に対して並列に、抵抗Ｒ３とスイッチＳＷと
の直列回路を接続して、このスイッチＳＷをオン・オフ
制御することによりフィルタのＱ値を切り換えている。

すなわち、通常使用時にはスイッチＳＷをオフして第６
図の実線のようなＬＰＦ特性を得るのに対し、フィルタ
調整時にはスイッチＳＷをオンしてフィルタのＱ値を高
めることにより、第６図の仮想線に示すようにＬＰＦ特
性曲線のカットオフ周波数ｒ０付近にピークを生じさせ
、フィルタ調整時のカットオフ周波数ｆ０の検出を容易
化している。他の構成は上記第１図と同様であるため、
対応する部分に同じ指示符号を付して説明を省略する。

この他、本発明の要旨を逸脱しない範囲において種々の
変更が可能である。

Ｈ０発明の効果 本発明のフィルタ回路によれば、フィルタ調整時には、
フィルタのＱ値を高め、フィルタ特性曲線の特徴部分で
あるピーク部分やカットオフ・ポイント等の検出が容易
で調整に適した特性曲線に切換変更しているため、調整
時間を短縮でき、調整精度も向上するとともに、フィル
タ自動調整化への対応が容易に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例となるフィルタ回路を示すブ
ロック回路図、第２図はこの第１図のフィルタ回路の特
性（Ｑ値）の切換動作を説明するためのグラフ、第３図
はこの第１図のフィルタ回路に用いられる積分器の具体
例を示す回路図、第４図は上記実施例が適用されるアナ
ログＩＣ及びフィルタ調整システムを示すブロック回路
図、第５図は本発明の他の実施例を示すブロック回路図
、第６図はこの第５図のフィルタ回路特性のＱ値の切換
動作を説明するためのグラフである。 ２・・・フィルタ １１・・・第１のオペアンプ １２・・・第１の積分容量（コンデンサ）１３・・・第
２のオペアンプ １４・・・第２の積分器！（コンデンサ）１５・・・帰
還回路 １６・・・信号入力端子 １７・・・信号出力端子 ＳＷ・・・スイッチ

Claims (1)

1. 【特許請求の範囲】 増幅器と積分容量とから成る積分器を２個有し、第１の
   積分器の出力端子を第２の積分器の入力端子に接続し、
   上記第２の積分器の出力端子を上記第１の積分器の入力
   端子及び第２の積分器の出力端子に接続して成るフィル
   タ回路において、このフィルタ回路の特性を調整可能と
   するとともに、該フィルタ回路のＱ値のみを切り換える
   ためのスイッチを設け、 フィルタ特性調整時に、上記スイッチを切り換えてフィ
   ルタ特性のＱ値を大きくすることを特徴とするフィルタ
   回路。