JPS62206915A - 集積回路の時定数補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集積技術によって形成されるＩＣ回路に係
り、特に、ＩＣ回路内に構築される時定数回路の補正方
式に関するものである。

〔発明の概要〕

この発明の集積回路の時定数補正方式は、外付けされて
いる基準の時定数回路と、集積回路内に形成された所定
の時定数回路に対して基準の信号を供給し、これらの時
定数回路から出力される信号成分を検波した信号から、
集積回路内に形成されている時定数の誤差率を検出でき
るような回路を集積回路に付加しておき、この誤差率を
示す信号によって集積回路内に形成されている機能回路
の時定数を補正できるようにしたものである。

そのため、正確な時定数が要求されるフィルタ、イコラ
イザ等の機能を持った集積回路が、外部インピーダンス
素子を使用することなく製造できるようになる。

〔従来の技術〕

集積技術によって構築されている集積回路は、高密度化
によって小型・軽量化が実現でき、かつ、配線作業の機
械化も容易になる。そのため、近年は大部分の′電子回
路がＩＣ化されるに至っている。

〔発明が解決しようとする問題点〕

しかしながら、集積技術によって形成されるインピーダ
ンス素子である抵抗、及びコンデンサ類は、そのインピ
ーダンス値の誤差が極めて大きくなり、かかるインピー
ダンス素子を時定数として形成したアナログ集積回路は
、所望の周波数特性を得ることがきわめて困難になる。

特に、抵抗値の誤差は絶対値が１３０％近い誤差となる
ことがあるため、通常、正確な値が要求される時定数回
路は集積回路の外部端子に外付けされることになる。

したがって、集積回路が大型化し、多数の時定数回路が
使用されるような電子回路では、集積回路の利点が低減
し、同時にコストアップを招くという問題点がある。

この発明は、かかる問題点を解消することを目的として
なされたもので、ＩＣ化された時定数回路の時定数を外
部から供給されている基準信号によって補正できるよう
な集積回路の補正方式を提供するものである。

〔問題点を解決するための手段〕

この発明の集積回路の時定数補正方式によると、集積回
路に１個の外付時定数回路が接続される端子と、この外
付時定数回路及び集積化された時定数回路に基準信号を
供給する回路と、両者の時定数回路の出力信号を比較し
て集積回路内の時定数の誤差を検出する回路が設けられ
ており、この検出誤差信号によって正確な時定数を設定
するような可変抵抗素子を備えている。

〔作用〕

集積回路内に形成されている時定数回路は、抵抗値が信
号によって制御されるように構成されているため、外付
けの正確な時定数回路と集積回路内に形成されている特
定の時定数回路の比較によって検出された信号により、
集積回路内に形成されている複数の時定数を同時に補正
することができる。

〔実施例〕

第１図はこの発明の集積回路の時定数補正方式を説明す
るための回路例を示したもので、１は各種の機能回路１
０，２０，３０．・・・・・・・・・が集積化されてい
る集積回路である。

２は端子Ｔ１に接続されている外付時定数回路を示し、
例えば、インピーダンス値の精度が高いコンデンサｃｏ
、抵抗Ｒｏ　より構成されている。

３は交流信号を出力している発振器、４は前記集積回路
１内に形成されている特定の時定数回路で、後述するよ
うに電流（電圧）値によって抵抗値が可変とされる可変
抵抗素子Ｒ１、及びコンデンサＣ１によって構成される
。

５．６は前記２つの時定数回路２，４の出力信号を検波
する検波回路、７は検波出力を比較している比較回路で
ある。

比較回路７の出力ｉｓは前記可変抵抗素子Ｒ＋の制御信
号として帰還されている。

以下、上述したような集積回路１、外付時定数回路２、
及び発振器３によって機能回路１０゜２０．３０の時定
数を補正する動作を説明する。

集積回路ｌ内に形成される詣動素子、及びインピーダン
ス素子の特性は設計値より一般的に異なったものになる
が、集積回路１内における相対的な誤差はかなり小さい
ものにすることができる。

したがって、絶対的な誤差が生じているときでも複数個
の時定数回路が集積回路内に形成されているときは、そ
の各時定数回路の時定数は同一の割合で偏差したものに
なるから、その誤差率（％）は、はぼ同一となっている
ものと考えられる。

そこで、この発明の時定数補正方式では上述したように
端子Ｔ１に精度の高い抵抗ＲＯ、及びコンデンサＣＯを
接続し、その時定数と等しくなるように設計されている
時定数回路４を集積技術によって構成する。そして、こ
の両者の時定数回路２．４に対して発振器３から同一の
信号を供給し、その出力信号を検波回路５，６によって
検波したのち比較回路７により差信号を検出すると、時
定数の比に対応する検出信号が得られる。

さらに、この検出信号を時定数回路４を形成する可変抵
抗素子Ｒ１に供給して、外付けの時定数Ｃｏ、ＲＯの時
定数に近づくように制御すると、そのときの検出信号は
誤差率を解消するための制御信号ｉｓになる。

このようにして比較回路７かち得られた制御信号ｉ５は
集積回路ｌ内に形成されている時定数の誤差率を解消す
る値を示しているから、この制御信号ｉｓによって、例
えば、アクティブローパスフィルタを構成している機能
回路１０の時定数を形成する可変抵抗ｒ２．ｒ３の値を
修正すると、ローパスフィルタのカットオフ周波数をよ
り正確に修正することができるようになる。

、　　又、さらに他の機能回路２０．３０内に形成され
ている時定数（ｒａ、ｒ５．ｒ６．ｒ７）に対しても同
一の制御信号ｉ３　によって補正することができるため
、特に、外付は抵抗を使用することなく、バラツキの少
ない集積回路１を製造することができるようになる。

第２図は可変抵抗素子を形成するための回路例を示した
もので、ｓｌ、ｓ２は制御信号ｉｓによって所定の電流
が流れるように制御される電流源、ブリッヂ接続されて
いるＤは導通電流によって抵抗値が変化するようなダイ
オードを示している。

この回路によると、電流源Ｓ＋、Ｓ２の電流工が大きく
なるように制御されると端子ａ−ｂ間の抵抗値が下がり
、電流Ｉが小さくなると端子ａ−ｂ間の抵抗値が大きく
なるように動作するため、前記した制御可能な可変抵抗
素子として使用することができる。

第３図は可変抵抗素子として２個のトランジスタＱｌ、
Ｑ２　を差動的に接続したものである。

この回路は差動増幅器としてよく知られているように、
入力端子ａと出力端子すの伝達特性はコンダクタンスｇ
ｌＩによって示されており、ｇｍ　＝１　／　ｒとする
抵抗値を有する。

そして、相互コンダクタンスｇｍは一般的に共通エミッ
タに流れる電流ＩＥ　によって変化し、ｇ帽＝（ＬＩ［
／ｋＴとされるから、電流源Ｓを前記した制御信号ｉｓ
によって変化することにより可変抵抗素子とすることが
できる。

以上の実施例では比較回路７の制御信号ｉ３が電流値と
して出力されているが、例えばＭＯＳトランジスタ等か
らなる電圧制御型の可変抵抗素子を使用する場合は、電
圧値ＶＳを制御信号とすることもできる。

〔発明の効果〕

以上説明したように、この発明の集積回路の時定数補正
方式は、集積回路内に形成されている複数個の時定数回
路を外付けされている１個の時定数回路によって補正す
ることができるため、正確な時定数回路で構成すること
が要求されるフィルタ等の機能回路を集積回路によって
構築した場合、特性のバラツキを小さくすることができ
るという効果がある。又、集積回路に対して外付は端子
が少なくなり、回路を小型化することができるという利
点がある。

【図面の簡単な説明】

第１図はこの発明の時定数補正方式を説明するためのブ
ロック図、第２図、及び第３図は可変抵抗素子を具体化
するための回路図である。 図中、１は集積回路、２は外付けされた時定数回路、３
は発振器、４は集積回路内に形成されている時定数回路
、５．６は第１．第２の検波回路、７は比較回路、１０
，２０．３０は機能回路を示す。 第１図

Claims (1)

【特許請求の範囲】
1. 　少なくとも第１の外部端子に接続されている所定の時
   定数回路と、この時定数回路に接続されている第１の検
   波回路と、第２の外部端子に接続される基準の外付時定
   数回路と、この外付時定数回路に接続されている第２の
   検波回路と、前記第１，第２の検波回路の出力を比較し
   てその差出力を検出する比較回路と、可変抵抗素子を使
   用した複数個の時定数回路で形成されている機能回路に
   より集積回路を構成し；前記第１，第２の外部端子に交
   番信号が入力されたときに出力される前記比較回路の信
   号によって、前記可変抵抗素子の抵抗値が補正されるよ
   うにしたことを特徴とする集積回路の時定数補正方式。