JPH07318365A - 静電容量変換装置 - Google Patents

Abstract

(57)【要約】 【目的】センサシステムの出力特性の制限を解消するこ
とにある。 【構成】第１の静電容量キャパシタＣｂと、この第１の
静電容量キャパシタに直列接続された第２の静電容量キ
ャパシタＣａと、システムを駆動する定電圧電源Ｖｃ
と、第１の静電容量キャパシタの端子間電圧を基準電圧
と比較するコンパレータ１０と、このコンパレータの出
力をクロック信号に同期させて取込むデジタルメモリ１
１と、このデジタルメモリの出力を積分する積分装置１
２と、この積分装置の出力端子と定電圧電源との間の電
圧を一定比に分圧しその分圧電圧を負帰還電圧として第
２の静電容量キャパシタを介して第１の静電容量キャパ
シタに印加する分圧手段１３とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、静電容量キャパシタを
センサとして用い、このセンサの出力をアナログ電圧と
して得る静電容量変換装置に関する。

【０００２】

【従来の技術】例えば静電容量形圧力センサの可動体の
対向面積や距離を検知したり、固有の誘電率を有する物
質の充填量を検出する計測装置においては、静電容量キ
ャパシタをセンサとし、このセンサの出力をアナログ電
圧として得る静電容量変換装置が用いられている。

【０００３】従来、この種の静電容量変換装置として
は、本出願人が先に出願した特開平２−７８９１２号公
報に見られるような静電容量のアナログ電圧への変換原
理と基本構成のものがある。

【０００４】図５および図６は、かかる静電容量変換装
置の回路構成を示すものである。.図５に示す静電容量
変換装置においては、二組の静電容量キャパシタＣａと
Ｃｂを一対とし、第１の静電容量キャパシタＣｂの両端
子間の電圧Ｖｂをコンパレータ１０に入力して基準電圧
Ｖｓと比較し、このコンパレータ１０の出力信号をクロ
ック信号Ｓｃに同期させてデジタルメモリ１１に取込
み、このデジタルメモリ１１の出力回路に接続された積
分装置１２を通して得られるコンパレータ１０の出力を
負帰還電圧Ｖｆとしている。

【０００５】この負帰還電圧Ｖｆは第１のキャパシタＣ
ｂに直列接続された第２の静電容量キャパシタＣａを介
してコンパレータ１０に接続された第１の静電容量キャ
パシタＣｂに印加し、二組の静電容量キャパシタＣａ，
Ｃｂの静電容量の比率に応じて平衡する負帰還電圧を静
電容量変換出力とするものである。

【０００６】即ち、回路が平衡状態にあるときは、第２
の静電容量キャパシタＣａの端子電圧をＶａとすると、
次のような関係式が成立つ。 Ｃａ×Ｖａ＝Ｃｂ×Ｖｂ 及び Ｖｆ＝Ｖａ＋Ｖｂ また、図６に示す静電容量変換装置においては、図５と
同様に第１の静電容量キャパシタＣｂの両端子間の電圧
Ｖｂをコンパレータ１０により基準電圧Ｖｓと比較し、
その比較結果をクロック信号Ｓｃに同期させてデジタル
メモリ１１に記憶させ、このデジタルメモリ１１より取
出された比較結果を積分装置１２により積分して負帰還
電圧Ｖｆとしている。

【０００７】この負帰還電圧Ｖｆは一旦第２の静電容量
キャパシタＣａに充電した後、このキャパシタをクロッ
クに同期して予め放電させた第１の静電容量キャパシタ
Ｃｂに並列に切換え接続して印加し、二組の静電容量キ
ャパシタＣａ，Ｃｂの静電容量の比率に応じて平衡する
負帰還電圧を静電容量変換出力とするものである。

【０００８】即ち、回路が平衡状態にあるときは、第２
の静電容量キャパシタＣａの端子電圧をＶａとすると、
次のような関係式が成立つ。 Ｃａ×Ｖｆ＝（Ｃａ＋Ｃｂ）×Ｖｂ 上記図５及び図６に示す静電容量変換装置の何ずれの場
合も、次のような関係式が成立つ。

【０００９】 Ｖｆ／Ｖｂ＝（Ｃｂ／Ｃａ）＋１ 及び Ｖｂ＝Ｖｓ 従って、基準電圧Ｖｓを一定にしておくことにより、第
１の静電容量キャパシタＣｂには比例関係で、第２の静
電容量キャパシタＣａには反比例関係になる帰還電圧Ｖ
ｆが得れる。

【００１０】

【発明が解決しようとする課題】このように従来の静電
容量変換装置は、二組みの静電容量キャパシタの何ずれ
か一方を固定値の参照用とし、他方を可変容量センサと
して電圧変換トランジューサを構成したものである。

【００１１】しかし、かかる静電容量変換装置におい
て、帰還電圧Ｖｆを出力電圧Ｖｏとして取出すことによ
り、変換装置自体は簡易に構成できるが、出力電圧の変
化域に制限が生じ、使用上不便である。

【００１２】即ち、帰還電圧Ｖｆは基準電圧Ｖｓより高
いことが必要であるが、現実的には第１の静電容量キャ
パシタＣｂを無限小の値に設定することができない。こ
のため、コンパレータ１０を一定電圧Ｖｃの電源で作動
させる回路構成とした場合には、出力電圧Ｖｏは電源電
圧Ｖｃと先に述べた出力電圧の変化域の制限で決まる最
小値の範囲に限定されてしまう。

【００１３】本発明はセンサシステムの出力特性の制限
を解消することができ、さらにはより使用し易い機能を
付加して可変容量センサの特性に応じた出力特性を選択
することができる使用用途の広い静電容量変換装置を提
供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は上記の目的を達
成するため、次のような手段により静電容量変換装置を
構成するものである。請求項１に対応する発明は、第１
の静電容量キャパシタと第２の静電容量キャパシタが接
続されるキャパシタネットワーク及びシステムを駆動す
る直流電源を備え、前記第１の静電容量キャパシタの端
子間電圧を基準電圧と比較するコンパレータに入力し、
このコンパレータの出力をクロック信号に同期させてデ
ジタルメモリに取込み、このデジタルメモリの出力を積
分装置により積分して得られる電圧を負帰還電圧とし、
この負帰還電圧を前記第２の静電容量キャパシタを介し
て前記第１の静電容量キャパシタに印加して前記第１及
び第２の静電容量キャパシタの静電容量の比率に応じて
平衡する負帰還電圧を静電容量変換出力とする静電容量
変換装置において、前記積分装置の出力端子と前記直流
電源との間の電圧を一定比に分圧する分圧手段を設け、
この分圧手段により分圧された電圧を負帰還電圧として
前記第２の静電容量キャパシタを介して前記第１の静電
容量キャパシタに印加するようにしたものである。

【００１５】請求項２に対応する発明は、上記発明の構
成に加えて第１の静電容量キャパシタの端子間電圧をコ
ンパレータの基準電圧より低いレベルの第２の基準電圧
で検出する第２のコンパレータを設け、この第２のコン
パレータにより前記第１の静電容量キャパシタの端子間
電圧が検出されるとデジタルメモリの出力を強制的に予
め指定された状態に設定するようにしたものである。

【００１６】請求項３に対応する発明は、第１の静電容
量キャパシタと第２の静電容量キャパシタが接続される
キャパシタネットワーク及びシステムを駆動する直流電
源を備え、前記第１の静電容量キャパシタの端子間電圧
を基準電圧と比較するコンパレータと、このコンパレー
タの出力をクロック信号に同期させて取込むデジタルメ
モリと、このデジタルメモリの出力を積分する積分装置
と、この積分装置の出力端子と前記直流電源との間の電
圧を一定比に分圧しその分圧電圧を負帰還電圧として前
記第２の静電容量キャパシタを介して前記第１の静電容
量キャパシタに印加する分圧手段とから構成され、前記
第１及び第２の静電容量キャパシタの静電容量の比率に
応じて平衡する負帰還電圧を静電容量変換出力とする変
換部及びこの変換部の静電容量変換出力をアナログ増幅
するアンプを備えたアナログ増幅出力部を同一半導体チ
ップ上に集積構成してワンチップＩＣとし、且つ前記第
１の静電容量キャパシタと第２の静電容量キャパシタ及
び直流電源を外付けして接続するようにしたものであ
る。

【００１７】請求項４に対応する発明は、第１の静電容
量キャパシタと第２の静電容量キャパシタが接続される
キャパシタネットワーク及びシステムを駆動する直流電
源を備え、前記第１の静電容量キャパシタの端子間電圧
を基準電圧と比較するコンパレータと、このコンパレー
タの出力をクロック信号に同期させて取込むデジタルメ
モリと、前記第１の静電容量キャパシタの端子間電圧を
前記コンパレータの基準電圧より低いレベルの第２の基
準電圧で検出すると前記デジタルメモリの出力を強制的
に予め指定された状態に設定する第２のコンパレータ
と、前記デジタルメモリの出力を積分する積分装置と、
この積分装置の出力端子と前記直流電源との間の電圧を
一定比に分圧しその分圧電圧を負帰還電圧として前記第
２の静電容量キャパシタを介して前記第１の静電容量キ
ャパシタに印加する分圧手段とから構成され、前記第１
及び第２の静電容量キャパシタの静電容量の比率に応じ
て平衡する負帰還電圧を静電容量変換出力とする変換部
及びこの変換部の静電容量変換出力をアナログ増幅する
アンプを備えたアナログ増幅出力部を同一半導体チップ
上に集積構成してワンチップＩＣとし、且つ前記第１の
静電容量キャパシタと第２の静電容量キャパシタ及び直
流電源を外付けして接続するようにしたものである。

【００１８】請求項５に対応する発明は、上記請求項３
又は４に対応する発明において、外付けの直流電源から
入力される前記ワンチップＩＣの作動電源電圧のほぼ中
間電位を変換部及びアナログ増幅出力部の基準動作電圧
としたものである。

【００１９】請求項６に対応する発明は、上記請求項３
又は４に対応する発明において、アナログ増幅出力部は
非反転入力端子と外付けの直列抵抗が接続される反転入
力端子を有するアンプと、このアンプの非反転入力端子
と反転入力端子に外部導出端子より加えられる制御電圧
によって操作されると基準電圧と変換部の出力電圧を切
替えて入力するアナログ切替スイッチとを備えたもので
ある。

【００２０】請求項７に対応する発明は、上記請求項３
又は４に対応する発明において、アナログ増幅出力部は
アンプの出力端子の電圧が電源電圧のほぼ半分を越える
と作動するアナログスイッチを有し、このアナログスイ
ッチの一端をアンプの出力端子に接続し、他端をアンプ
の入出力端子間に補正抵抗器を挿入するための外部導出
端子に接続したものである。

【００２１】

【作用】上記請求項１に対応する発明の静電容量変換装
置にあっては、分圧手段の分圧比を適宜設定することに
よって、第１及び第２の静電容量キャパシタによる出力
電圧を電源電圧の範囲内の任意の値に変換することが可
能となり、センサシステムの出力電圧の変化域に対する
制限を解消することができる。

【００２２】上記請求項２に対応する発明の静電容量変
換装置にあっては、電極間の距離を変化させるタイプの
容量形近接センサのように、電極の接触により第１の容
量キャパシタの機能が消失しても、第２のコンパレータ
の出力信号によりデジタルメモリが予め指定された状態
に設定され、デジタルメモリが一定レベルの出力状態と
なるので、積分装置を通して得られる出力電圧で作動す
る装置が重大な誤動作を招くようなことがなくなり、セ
ンサシステムに対する信頼性が向上する。

【００２３】上記請求項３及び請求項４に対応する発明
の静電容量変換装置にあっては、変換部及びこの変換部
の静電容量変換出力をアナログ増幅するアンプを備えた
アナログ増幅出力部を同一半導体チップ上に集積構成し
てワンチップＩＣとし、且つ第１の静電容量キャパシタ
と第２の静電容量キャパシタ及び直流電源を外付けして
接続することにより、１個のＩＣに対して僅かな外付け
のコンデンサや抵抗器を選択的に接続するだけで、様々
な特性と変化量のセンサシステムとすることができ、設
計自由度の大きい出力電圧を容易に得ることができる。

【００２４】上記請求項５に対応する発明の静電容量変
換装置にあっては、外付けの直流電源から入力されるワ
ンチップＩＣの作動電源電圧のほぼ中間電位を変換部及
びアナログ増幅出力部の基準動作電圧とすることによ
り、製造上の特性のバラツキがあっても各機能部分に共
通で安定な電圧を供給することができる。

【００２５】上記請求項６に対応する発明の静電容量変
換装置にあっては、アナログ切替スイッチによりアンプ
の非反転入力端子と反転入力端子を切替えることによ
り、反転増幅器又は非反転増幅器の何ずれかに選択的に
使用できるので、ユーザの望みの好都合なモードに合わ
せることができる。

【００２６】上記請求項７に対応する発明の静電容量変
換装置にあっては、アンプの出力端子の出力電圧が電源
電圧のほぼ半分を越えるとアナログスイッチが作動し、
アンプの入出力端子間に補正抵抗器が挿入されるので、
アンプの出力電圧に対して折れ線近似補正を行うことが
できる。

【００２７】

【実施例】以下本発明の実施例を図面を参照して説明す
る。図１は本発明による静電容量変換装置の第１の実施
例を示す回路構成図で、図５と同一部品には同一符号を
付して説明する。

【００２８】図１に示すように、第１の静電容量キャパ
シタＣｂと第２の静電容量キャパシタＣａが接続される
キャパシタネットワークを設ける。このキャパシタネッ
トワークは、図５に示すように第１の静電容量キャパシ
タＣｂと第２の静電容量キャパシタＣａが直列に接続し
たもの、図６に示すように第２の静電容量キャパシタＣ
ａに充電した後このキャパシタを第１の静電容量キャパ
シタＣｂに並列に切替接続して印加するようにした何ず
れの構成をも含まれる。

【００２９】このようなキャパシタネットワークの第１
の静電容量キャパシタＣｂの端子間電圧Ｖｂをコンパレ
ータ１０に入力する。このコンパレータ１０にはセンサ
システムを作動させるための電源電圧Ｖｃの配線に抵抗
器Ｒｃ，Ｒｄを直列接続してなる分圧器で分圧された電
圧を基準電圧Ｖｓとして入力され、この基準電圧Ｖｓと
第１の静電容量キャパシタＣｂの端子間電圧Ｖｂとを比
較する。

【００３０】このコンパレータ１０で比較された出力信
号をクロック信号Ｓｃに同期させてデジタルメモリ１１
に記憶させ、このデジタルメモリ１１より取出された信
号を積分装置１２により積分する。

【００３１】この積分装置１２の出力端子１２ａと前述
した電源電圧Ｖｃの配線との間に、この間の電圧を一定
比に分圧する分圧手段１３を設け、この分圧手段１３の
分圧点１３ａから帰還電圧Ｖｆを取出し、これを第２の
静電容量キャパシタＣａに帰還する構成とするものであ
る。

【００３２】上記分圧手段１３としては、一対の抵抗器
Ｒａ，Ｒｂを直列接続し、その直列接続点間より帰還電
圧Ｖｆを取出すようにしてある。この場合、負帰還回路
のインピーダンスが大きくなり、第２の静電容量キャパ
シタＣａへの充放電が遅れるので、分圧手段１３の負帰
還回路上にボルテージフォロワ等のバッファ装置１４が
設けられる。

【００３３】また、積分装置１２の出力端子１２ａと上
記分圧手段１３との接続間にバッファアンプが設けら
れ、このバッファアンプより出力電圧Ｖｏを取出すよう
にしてある。

【００３４】このように構成されたセンサシステムにお
いて、出力電圧Ｖｏを積分装置１２の出力端子１２ａよ
り得ると、次のような関係式が成立する。 Ｖｆ＝Ｖｏ＋（Ｖｃ−Ｖｏ）×Ｋ 但し，Ｋ＝Ｒａ／（Ｒａ＋Ｒｂ） また、基準電圧Ｖｓを電源電圧Ｖｃから直列抵抗器Ｒ
ｃ，Ｒｄからなる分圧器から得ると、回路が平衡状態に
あるときは次のような関係式が成立する。

【００３５】Ｖｆ＝｛（Ｃｂ／Ｃａ）＋１｝×Ｆ×Ｖｃ 但し、Ｆ＝Ｒｃ／（Ｒａ＋Ｒｄ） これらの関係式からＶｆを消去したＶｏとＶｃだけの関
係式から目的とする好ましい結果が得られる。

【００３６】即ち、分圧手段１３の分圧比Ｋを適宜設定
することによって、指定された一対の静電容量キャパシ
タＣａ，Ｃｂによる出力電圧Ｖｏを電源電圧Ｖｃの範囲
内の任意の値に変換することができる。

【００３７】例えば、Ｋ＝２／３、Ｆ＝１／２とするこ
とによって出力電圧Ｖｏと電源電圧Ｖｃの比は、Ｖｏ／
Ｖｃ＝１．５×（Ｃｂ／Ｃａ）−０．５となり、Ｃｂと
Ｃａの比が１対３以上のときは出力電圧Ｖｏをゼロレベ
ルにすることができる。

【００３８】図２は本実施例により得られた静電容量変
換特性を示すもので、同図（ａ）はＣｂを可変容量セン
サとした場合であり、同図（ｂ）はＣａを可変容量セン
サとした場合である。

【００３９】従って、このような出力特性が得られるこ
とによって実用的に使用が容易な静電容量キャパシタを
センサとする静電容量変換装置を得ることができる。図
３は本発明による静電容量変換装置の第２の実施例の回
路構成を示すもので、図１と同一部分には同一符号を付
してその説明を省略し、ここでは異なる点についてのみ
述べる。

【００４０】第２の実施例では、図３に示すようにコン
パレータ１０に入力される第１の静電容量キャパシタＣ
ｂの端子電圧Ｖｂと基準電圧Ｖｓを直列抵抗器により分
圧して得られる基準電圧Ｖｓよりも十分低いレベルの第
２の基準電圧Ｖｔを第２のコンパレータ２０に加えて端
子電圧Ｖｂを検知し、この第２のコンパレータ２０の出
力でデジタルメモリ１１として設けられたフリップフロ
ップの出力を予め指定されている状態に設定するもので
ある。

【００４１】このフリップフロップ１１は、データ端子
とクロック端子の他にセット端子又はリセット端子１１
ａを有し、第１のコンパレータ１０の出力信号がデータ
端子に、クロック信号Ｓｃがクロック端子に、第２のコ
ンパレータ２０の出力信号がセット又はリセット端子１
１ａにそれぞれ入力されるようになっている。

【００４２】このような構成の静電容量変換装置とすれ
ば、前述した第１の実施例と同様に一対の静電容量キャ
パシタＣａ，Ｃｂによる出力電圧Ｖｏを電源電圧Ｖｃの
範囲内の任意の値に変換することができる。また、電極
間の距離を変化させるタイプの容量形近接センサのよう
に、電極の接触によりセンサのキャパシタタンスの機能
が消失すると第１の容量キャパシタの端子電圧がゼロと
なるが、このような場合には第２のコンパレータ２０の
出力信号によりフリップフロップ１１がリセットされ、
コンパレータ１０の出力信号がフリップフロップ１１に
取込まれることなく、一定レベルの出力状態となるの
で、積分装置１２を通して得られる出力電圧で作動する
装置が重大な誤動作を招くようなことがなくなり、セン
サシステムに対する信頼性が向上する。

【００４３】図４は本発明による静電容量変換装置の第
３の実施例の回路構成を示すもので、種々のキャパシタ
ンス特性や変化量の相異のある各種センサに対応した出
力が得られるようにしたものである。

【００４４】第３の実施例では、図４に示すように前述
した図１に示す第１の静電容量キャパシタＣｂと第２の
静電容量キャパシタＣａが接続されるキャパシタネット
ワーク、コンパレータ１０、デジタルメモリ１１、分圧
手段１３及び分圧器からなる静電容量変換部と共に、ア
ンプ１５からなるアナログ出力増幅部、コンパレータ１
６からなるデジタル出力部を各々単独、または共に同一
半導体チップ上に集積構成してなるワンチップＩＣとし
たものである。

【００４５】このワンチップＩＣには、電源電圧Ｖｃが
入力される一対の電源電圧供給端子２１，２２の他、内
部クロック信号を生起するための発振器１７用のコンデ
ンサＣｃの接続端子２３と、センサとしての可変容量キ
ャパシタ（第１の静電容量キャパシタ）Ｃｂ及び基準キ
ャパシタ（第２の静電容量キャパシタ）Ｃａを各々接続
する一対の端子２４，２５を設けると共に、積分回路を
構成する外付けの抵抗器ＲｅとコンデンサＣｅの接続端
子２６，２７，２８とアンプ１５の出力端子２９、コン
パレータ１６の入出力端子３４，３５を備え、さらに使
用に便利ないくつかの機能制御端子３３や外付け部品の
接続端子３０，３１，３２，２０を有している。

【００４６】これらの端子を用途別に整理すると、２
０，２１，２２は電源用端子、２３乃至２８は静電容量
キャパシタの電圧変換器用端子、２９乃至３３はアナロ
グアンプ用端子、３４，３５はコンパレータ用端子であ
る。

【００４７】ワンチップＩＣを構成するに当たっては、
チップ内に構成される各機能部分の基準動作電圧として
共通で安定なものが必要であるが、製造上の特性のバラ
ツキやコストを考慮すると一対の電源ライン間に直列に
接続されるほぼ同一の抵抗器Ｒａ，Ｒｂの接続点から得
た作動電源電圧の中間電位を基準動作電圧Ｖｓとするこ
とが好ましい。

【００４８】また、アンプ１５からなるアナログ出力増
幅部は、静電容量センサのキャパシタンス変化の特性が
比例的か反比例か、増加的か減少的かにかかわらず、一
定の応答出力が得られるようにするため、アンプ１５を
反転増幅器又は非反転増幅器のいずれかに選択して使用
できるようにしてある。

【００４９】即ち、アンプ１５の非反転入力端子１５ａ
をアナログ切替スイッチ１９の一方の出力端に、反転入
力端子１５ｂを外部接続端子３１と３０との間に接続さ
れた直列抵抗Ｒｓを介してアナログ切替スイッチ１９の
他方の出力端に接続し、アナログ切替スイッチ１９を機
能制御端子３３より入力される制御電圧によって操作す
ることにより、アンプ１５の非反転入力端子１５ａと反
転入力端子に基準電圧と静電容量変換部からの出力電圧
を切替えて入力できるようになっている。

【００５０】この場合、アナログ切替スイッチ１９は機
能制御端子３３を接地することにより、交差切替が行わ
れるように内部に有する抵抗器でプルアップされてい
る。また、アンプ１５の出力端子１５ｃにその出力電圧
が電源電圧Ｖｃのほぼ半分を越えたときに作動するアナ
ログスイッチ１８の一端を接続し、このアナログスイッ
チ１８の他端を接続端子３２に接続して、直列抵抗器Ｒ
ｓに接続された補正抵抗器Ｒｈを接続端子３１，３２間
に設けることにより、出力電圧の折れ線近似補正を行う
ことができる。この場合、アナログスイッチ１８はアン
プ１５の出力電圧と電源電圧Ｖｃを抵抗器ＲｃとＲｄか
らなる分圧手段により分圧された電圧が入力されるコン
パレータ２１により駆動されるようになっている。

【００５１】即ち、静電容量センサの変化特性が初期と
終期とでは変化率が異なってしまうことがしばしば生じ
るが、このような場合直列抵抗器Ｒｓとの比によってア
ンプ１５の利得を決定する外付けの帰還抵抗器Ｒｆに実
質的に並列に直線性補正抵抗器Ｒｈを接続することによ
り、見掛上均一に近い変化率の出力電圧を得ることがで
きる。

【００５２】さらに、デジタル出力部は、アンプ１５の
出力電圧と接続端子３４より閾値がコンパレータ１６に
入力され、このコンパレータ１６より出力されるデジタ
ル信号が接続端子３５を通して取出せるようになってい
る。

【００５３】このように第３の実施例では、変換部及び
この変換部の静電容量変換出力をアナログ増幅するアン
プを備えたアナログ増幅出力部並びにデジタル出力部を
同一半導体チップ上に集積構成してワンチップＩＣと
し、且つ第１の静電容量キャパシタと第２の静電容量キ
ャパシタ及び定電圧電源を外付けして接続するようにし
たので、１個のＩＣに対して僅かな外付けのコンデンサ
や抵抗器を選択的に接続するだけで、様々な特性と変化
量のセンサシステムとすることができ、設計自由度の大
きい出力電圧を容易に得ることができる。

【００５４】また、外付けの定電圧電源から入力される
ワンチップＩＣの作動電源電圧のほぼ中間電位を変換部
及びアナログ増幅出力部の基準動作電圧としたので、製
造上の特性のバラツキがあっても各機能部分に共通で安
定な電圧を供給することができる。

【００５５】さらに、アナログ切替スイッチ１９により
アンプ１５の非反転入力端子１５ａと反転入力端子１５
ｂに変換部の出力電圧と基準電圧を切替えて入力できる
ようにしたので、反転増幅器又は非反転増幅器の何ずれ
かに選択的に使用でき、ユーザの好みのモードに合わせ
ることができる。

【００５６】また、アンプ１５の出力端子１５ｃの出力
電圧が電源電圧のほぼ半分を越えるとアナログスイッチ
１８が作動し、アンプ１５の入出力端子間に補正抵抗器
Ｒｓを介して補正抵抗器Ｒｈが挿入されるので、アンプ
１５の出力電圧に対して折れ線近似補正を行うことがで
きる。

【００５７】

【発明の効果】以上述べたように本発明によれば、セン
サシステムの出力特性の制限を解消し、さらにはより使
用し易い機能を付加して可変容量センサの特性に応じた
出力特性を選択することができる用途の広い静電容量変
換装置を提供できる。

【図面の簡単な説明】

【図１】本発明による静電容量変換装置の第１の実施例
を示す回路構成図。

【図２】同実施例における静電容量変換変換特性を示す
図。

【図３】本発明の第２の実施例を示す回路構成図。

【図４】本発明の第３の実施例として図１に示す静電容
量変換部と共に、アナログ出力増幅部及びデジタル出力
部をワンチップＩＣとして構成した場合の回路図。

【図５】従来の静電容量変換部を示す回路構成図。

【図６】従来の異なる静電容量変換部を示す回路構成
図。

【符号の説明】

１０……コンパレータ、１１……デジタルメモリ、１２
……積分装置、１３……分圧手段、１４……バッファア
ンプ、１５……アンプ、１６……コンパレータ、１７…
…発振器、１８……アナログスイッチ、１９……アナロ
グ切替スイッチ、２０……第２のコンパレータ、Ｃａ，
Ｃｂ……静電容量キャパシタ、Ｒａ，ＲｂＲｃ，Ｒｄ…
…直列抵抗器。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１の静電容量キャパシタとこの第１の
   静電容量キャパシタと第２の静電容量キャパシタが接続
   されるキャパシタネットワーク及びシステムを駆動する
   直流電源を備え、前記第１の静電容量キャパシタの端子
   間電圧を基準電圧と比較するコンパレータに入力し、こ
   のコンパレータの出力をクロック信号に同期させてデジ
   タルメモリに取込み、このデジタルメモリの出力を積分
   装置により積分して得られる電圧を負帰還電圧とし、こ
   の負帰還電圧を前記第２の静電容量キャパシタを介して
   前記第１の静電容量キャパシタに印加して前記第１及び
   第２の静電容量キャパシタの静電容量の比率に応じて平
   衡する負帰還電圧を静電容量変換出力とする静電容量変
   換装置において、 前記積分装置の出力端子と前記直流電源との間の電圧を
   一定比に分圧する分圧手段を設け、この分圧手段により
   分圧された電圧を負帰還電圧として前記第２の静電容量
   キャパシタを介して前記第１の静電容量キャパシタに印
   加するようにしたことを特徴とする静電容量変換装置。
2. 【請求項２】 請求項１記載の静電容量変換装置におい
   て、第１の静電容量キャパシタの端子間電圧をコンパレ
   ータの基準電圧より低いレベルの第２の基準電圧で検出
   する第２のコンパレータを設け、この第２のコンパレー
   タにより前記第１の静電容量キャパシタの端子間電圧が
   検出されるとデジタルメモリの出力を強制的に予め指定
   された状態に設定することを特徴とする静電容量変換装
   置。
3. 【請求項３】 第１の静電容量キャパシタと第２の静電
   容量キャパシタが接続されるキャパシタネットワーク及
   びシステムを駆動する直流電源を備え、 前記第１の静電容量キャパシタの端子間電圧を基準電圧
   と比較するコンパレータと、このコンパレータの出力を
   クロック信号に同期させて取込むデジタルメモリと、こ
   のデジタルメモリの出力を積分する積分装置と、この積
   分装置の出力端子と前記直流電源との間の電圧を一定比
   に分圧しその分圧電圧を負帰還電圧として前記第２の静
   電容量キャパシタを介して前記第１の静電容量キャパシ
   タに印加する分圧手段とから構成され、前記第１及び第
   ２の静電容量キャパシタの静電容量の比率に応じて平衡
   する負帰還電圧を静電容量変換出力とする変換部及びこ
   の変換部の静電容量変換出力をアナログ増幅するアンプ
   を備えたアナログ増幅出力部を同一半導体チップ上に集
   積構成してワンチップＩＣとし、且つ前記第１の静電容
   量キャパシタと第２の静電容量キャパシタ及び直流電源
   を外付けして接続することを特徴とする静電容量変換装
   置。
4. 【請求項４】 第１の静電容量キャパシタと第２の静電
   容量キャパシタが接続されるキャパシタネットワーク及
   びシステムを駆動する直流電源を備え、 前記第１の静電容量キャパシタの端子間電圧を基準電圧
   と比較するコンパレータと、このコンパレータの出力を
   クロック信号に同期させて取込むデジタルメモリと、前
   記第１の静電容量キャパシタの端子間電圧を前記コンパ
   レータの基準電圧より低いレベルの第２の基準電圧で検
   出すると前記デジタルメモリの出力を強制的に予め指定
   された状態に設定する第２のコンパレータと、前記デジ
   タルメモリの出力を積分する積分装置と、この積分装置
   の出力端子と前記直流電源との間の電圧を一定比に分圧
   しその分圧電圧を負帰還電圧として前記第２の静電容量
   キャパシタを介して前記第１の静電容量キャパシタに印
   加する分圧手段とから構成され、前記第１及び第２の静
   電容量キャパシタの静電容量の比率に応じて平衡する負
   帰還電圧を静電容量変換出力とする変換部及びこの変換
   部の静電容量変換出力をアナログ増幅するアンプを備え
   たアナログ増幅出力部を同一半導体チップ上に集積構成
   してワンチップＩＣとし、且つ前記第１の静電容量キャ
   パシタと第２の静電容量キャパシタ及び直流電源を外付
   けして接続することを特徴とする静電容量変換装置。
5. 【請求項５】 請求項３又は４記載の静電容量変換装置
   において、外付けの直流電源から入力される前記ワンチ
   ップＩＣの作動電源電圧のほぼ中間電位を変換部及びア
   ナログ増幅出力部の基準動作電圧とすることを特徴とす
   る静電容量変換装置。
6. 【請求項６】 請求項３又は４記載の静電容量変換装置
   において、アナログ増幅出力部は、非反転入力端子と外
   付けの直列抵抗が接続される反転入力端子を有するアン
   プと、このアンプの非反転入力端子と反転入力端子に外
   部導出端子より加えられる制御電圧によって操作される
   と基準電圧と変換部の出力電圧を切替えて入力するアナ
   ログ切替スイッチとを備えたことを特徴とする静電容量
   変換装置。
7. 【請求項７】 請求項３又は４記載の静電容量変換装置
   において、アナログ増幅出力部は、アンプの出力端子の
   電圧が電源電圧のほぼ半分を越えると作動するアナログ
   スイッチを有し、このアナログスイッチの一端をアンプ
   の出力端子に接続し、他端をアンプの入出力端子間に補
   正抵抗器を挿入するための外部導出端子に接続したこと
   を特徴とする静電容量変換装置。