JP2721877B2 - 集積電子素子の製作方法 - Google Patents
集積電子素子の製作方法Info
- Publication number
- JP2721877B2 JP2721877B2 JP62015042A JP1504287A JP2721877B2 JP 2721877 B2 JP2721877 B2 JP 2721877B2 JP 62015042 A JP62015042 A JP 62015042A JP 1504287 A JP1504287 A JP 1504287A JP 2721877 B2 JP2721877 B2 JP 2721877B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- arsenic
- boron
- type region
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 35
- 229910052796 boron Inorganic materials 0.000 claims description 30
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 27
- 229910052785 arsenic Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000003993 interaction Effects 0.000 claims description 3
- 230000001629 suppression Effects 0.000 claims description 2
- 238000009826 distribution Methods 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- ROTPTZPNGBUOLZ-UHFFFAOYSA-N arsenic boron Chemical group [B].[As] ROTPTZPNGBUOLZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8236—Combination of enhancement and depletion transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は集積電子素子の、特に高電圧PチャネルMO
Sトランジスタの製造方法に関するものであって、特定
的には上で特定した型のMOSトランジスタとたとえばNPN
およびPNPバイポーラトランジスタ、Pチャネルおよび
NチャネルMOSおよびD−MOSトランジスタまたはN+領域
に設けられる集積された抵抗器のようなエピタキシャル
層でのN+領域を有する別の素子の製造方法に関するもの
である。 現在、少なくとも1つの高電圧PチャネルMOSトラン
ジスタと特定された型の別の素子を含む集積回路を製造
するために、少なくともPチャネルMOSのドレイン延長
領域と、同じMOSおよび関連した素子のN+領域を得るた
めに一連の段階が設けられている。実際問題として先行
技術の素子では、表面はマスクされ、ドレイン延長が設
けられるであろう素子の主要表面でのみのホウ素注入を
可能にし、次に再びマスクされ、N+領域を提供するため
にリン注入を行なう。次に続く熱処理は素子表面の酸化
と同様、関連領域でそれぞれホウ素およびリンの拡散を
引き起こす。 そのような方法は現在広範に使用されているが、それ
ぞれドレイン延長部領域と付加的なN+領域を得るために
2つの異なるマスクを作る必要があるので高価である。 それゆえこの発明の狙いは、集積された電子素子、特
にわずかな数の処理段階を有する高電圧PチャネルMOS
トランジスタの製造方法を提供することである。 この狙いの範囲内で、この発明の特定の目的は、エピ
タキシャル層のP-およびN+領域を形成するために1つの
マスクのみを必要とし、こうして同じ素子を安く仕上げ
るために、完成した電子素子の製造コストおよび時間が
減じられる方法を提供することである。 この発明の少なからぬ目的は、本来電子産業で公知で
ある1つの段階を用いて、それゆえ現在使用されている
機械によってたやすく行なわれることができ、さらに全
く信頼性があり、かつ公知の方法に従って製造された素
子と等しい素子の製造を可能にする方法を提供すること
である。 この狙いおよび述べられた目的そしてこれから後に明
らかとなるであろうその他は、集積された電子素子、特
に高電圧PチャネルMOSトランジスタに製造方法で達成
され、その方法は素子の主要表面を規定するエピタキシ
ャル層を提供するための複数個の段階を含み、少なくと
も第1の領域は前記エピタキシャル層でP-導電性でかつ
少なくとも第2の領域は前記エピタキシャル層でN+導電
性であり、前記第1の領域をP-導電性にするためにホウ
素注入が素子の前記主要表面上にマスクなしで行なわ
れ、そして前記第2の領域にN+導電性を設けるためにヒ
素の注入が適切なマスクによって、プリセットされる前
記主要表面の部分で行なわれ、続いて熱処理段階が注入
されたホウ素およびヒ素を拡散するために実行され、そ
うして前記ホウ素および前記ヒ素は前記プリセット部分
で相互作用しかつヒ素は前記プリセット領域でホウ素の
拡散を禁止することを特徴とする。 この発明のさらに他の特性および利点は添付の図面を
参照して説明される、この発明に従った方法の好ましい
が余すところないわけではない実施例の以下の説明から
明らかとなるであろう。 第2図は高電圧PチャネルMOSトランジスタとNPNバイ
ポーラトランジスタとを含む集積回路または素子の製造
における3つの連続した段階を例示するが、これらは一
方の側でのMOSトランジスタのドレイン延長部とN+ソー
ス領域の、そして他方でのバイポーラトランジスタのエ
ミッタ領域およびコレクタを強化した領域の製造の段階
に限られている。 最初の構造は1で示されるPサブストレートとNエピ
タキシャル層2とを含み、かつN+埋設層領域3および集
積回路の主要表面とサブストレート1との間に延在する
P型絶縁領域4とを含む。 この段階では、バイポーラトランジスタのP型ベース
領域5とMOSトランジスタのP型ソースの6とドレイン
の7の領域とが既に形成されている。回路の主要表面上
では差をつけられた厚みを有する酸化物層8が設けら
れ、その上でフォトレジストのマスク層10が既に生成さ
れており、その層はドレイン延長部領域の上にある領域
を除いて主要表面すべてを覆っている。第2図では、矢
印11がホウ素注入を示し、一方点線12はマスク10によっ
て覆われていない領域でのエピタキシャル層2で注入さ
れたホウ素原子を示している。 先行技術の方法に従えば、ホウ素の注入後マスクは取
除かれ、そして第2のマスク(第2b図では15で示されて
いる)が矢印16によって概略的に示されているリンの注
入を行なうために生成される。第2b図でわかるように、
この段階の間以前にホウ素注入にされた領域は完全に覆
われ、そしてマスクはN+型領域が形成されるであろう区
域でウインドウ部分を有する。その結果、この図では点
線17′はバイポーラトランジスタのエミッタ領域を形成
するためのリンの原子を示し、点線17″はコレクタのた
めの強化領域を形成するであろう原子を示し、そして点
線17はMOSトランジスタの本体コンタクトのために強
化領域を構成するであろうリンの原子を示す。この図で
は、7′はドレイン延長部を構成するであろうホウ素原
子の蓄積がある薄い領域を示している。 先行技術に従えば、次に第2のマスクが完全に取除か
れ、熱処理が実行され注入されたホウ素およびリンの原
子を拡散する。第2c図で指摘されているようにこの段階
は、バイポーラトランジスタのエミッタ領域20と、バイ
ポーラトランジスタのコレクタ領域21と、MOSトランジ
スタの本体コンタクトのためのN+強化領域22と、MOSト
ランジスタのP-ドレイン延長部領域7″の形成を引き起
こす。 それゆえわかるように、先行技術に従った方法はホウ
素とリンの注入のために2つの別々のマスクを得るため
に2つのリソグラフィック処理を必要とする。 それに反してこの発明に従えば、N+型導電性の領域と
P-型の導電性の領域は1つのマスクによって形成され、
ヒ素と相互作用するときホウ素の異なる挙動を利用し、
これはリンの代わりにN+領域を得るために用いられ得
る。そのような挙動はそれぞれ注入後および熱処理によ
る拡散後、半導体層の内部のヒ素およびホウ素原子の分
布を示す第3図の2つの図の中で例示されている。特
に、その後の熱処理の後に第3a図で例示されるようにヒ
素およびホウ素の分布を引き起こす注入の場合、ヒ素は
第3b図の単一曲線で例示され得るような分布を有し、ホ
ウ素は同じ領域にヒ素が注入されたかされていないかに
依存している分布を有する。特に、破線の曲線BIはヒ素
が注入されていない半導体層でのホウ素の分布を例示
し、一方連続の曲線BIIは、もしヒ素が同じ領域に注入
されているなら、拡散後のホウ素の分布を示す。わかる
ように、実際のところヒ素はホウ素の拡散に対する抑制
材を構成し、そのため実際問題としてすべての注入され
た領域でその挙動はヒ素原子注入によって支配される。
この挙動はこの発明に従った方法に採用され、そのため
ホウ素注入を行なうための先行技術のマスキングおよび
関連のリソグラフィックの処理をなくす。実際問題とし
て、この発明に従えばホウ素注入はすべての素子の主要
表面上で行なわれ、そしてN+導電性を有して形成される
べき領域のみがヒ素を注入され、こうしてここでの注入
されたホウ素の拡散を禁止し最終的にN+型導電性の領域
を与える。この発明に従った方法であるが、第2図の1
つと似ている集積回路を製作するための方法の一具体例
は第1図を参照して説明され、これはこの発明に従った
方法の4つの連続段階を例示している。この場合でもま
た、エピタキシャル層内部でのN+およびP-導電性の領域
の生成に関連した段階のみが説明され、先行の段階を省
き、第2a図で例示されるのと同じ最初の構造を得るため
に先行技術に従って実行されている。その結果、同じ部
分は同じ参照番号で参照されている。 こうして、第1図はサブストレート1と、エピタキシ
ャル層2と、埋設層3および絶縁層4を含む構造を示
す。この構造はさらにバイポーラトランジスタのベース
領域5とMOSトランジスタのP型ソース領域6およびド
レイン領域7を含む。素子の主要の上部表面では、差を
つけられた厚みを有する酸化物層8が与えられ、N−MO
Sトランジスタのゲート領域9が既に形成されている。
この段階でホウ素注入(第1図では矢印25によって示さ
れている)が行なわれ、これは酸化物層8の厚みを減じ
られた領域で集積回路または素子の主要表面上にホウ素
原子の蓄積につながり、これは概略的にベース領域5で
の点線26と、強化されたN+型領域が形成されるであろう
コレクタ領域での点線26′と、強化された本体領域が形
成されそしてMOSトランジスタのソース層6の内部にあ
る点線26″と、最後にドレイン延長部領域を設けるため
にドレイン領域7に隣接した点線26によって概略的に
例示されている。 ホウ素注入が終わると、ヒ素がまだ注入されていない
集積回路の主要表面のプリセット部分上にフォトレジス
ト層27の生成を含む1つのマスキングが行なわれる。特
に、ドレイン延長部が設けられるであろう領域が覆われ
る。次に、矢印28によって第1図で示されるように、ヒ
素が注入され、保護されていない領域にヒ素原子の蓄積
を引き起こし、これは図において点線31(バイポーラト
ランジスタのエミッタが形成されるであろう)と点線32
(強化されたコレクタ領域が形成されるであろう)と点
線33(MOSトランジスタの強化された本体コンタクト領
域を形成するため)によって例示されている。この図で
は、以前の注入によるホウ素原子が集中している領域2
9、30、および7′もまた概略的に示されている。 処理の引き続きの段階は周知の態様で起こり、第1c図
および第1d図で例示されるように従来の構造の製造へと
つながる。実際、ヒ素注入が終わると、現在の技術に従
ってマスクが取除かれ熱処理が行なわれ注入された原子
を拡散するのみならず素子の主要表面を酸化する。その
結果、ヒ素ホウ素原子の相互作用によって、特にホウ素
上でのヒ素によってもたらされる抑制によって、ホウ素
注入にかかわらずバイポーラトランジスタのエミッタを
構成するN+型の領域35と、同じトランジスタの強化され
たコレクタゾーンを形成するN+型の領域36と、MOSトラ
ンジスタのN+本体コンタクト型の領域37と、MOSトラン
ジスタのP-ドレイン延長部領域の領域7″が形成され
る。さらに、酸化物層38が素子の全体の主要上部表面上
に形成される。次に通常の段階が実行され、図において
例示されるようなそれぞれの電極とのコンタクトを提供
するために、化学エッチングを通して層38からの酸化物
部分40と、気相化学成長を介した第2の酸化物層部分41
と、バイポーラトランジスタのベース42、エミッタ43お
よびコレクタ44のメタライゼーションとMOSトランジス
タのソース45およびドレイン46のメタライゼーションと
を得る。 上の説明からわかるように、この発明は完全に意図さ
れた狙いを達成する。実際、先行技術の方法よりも少な
い段階でN+およびP-導電性の領域の製造をし、特にソリ
グラフィック処理をなくすることを通してその結果完成
された製品の製造時間およびコストが減じられる方法が
開示されている。 上で説明された方法はそれゆえそれ自身電子素子の製
造で産業分野では周知である段階を含みそれゆえ現在使
用できる機械で達成され得るが、周知のものより簡単で
ある。 こうして考えられている発明は多数の修正および変形
が可能で、それらのすべてはこの発明の概念の範囲内に
ある。特に、この発明に従った方法はチャネルおよびソ
ース延長部領域を形成するために高電圧PチャネルMOS
トランジスタのみを製造したり、または単一の集積回路
で高電圧PチャネルMOSトランジスタおよびたとえばPNP
バイポーラトランジスタ、NチャネルおよびPチャネル
MOSおよびD−MOSトランジスタのような他の素子を製作
するのみならず、N+層によって形成される集積された抵
抗器を製造するために用いられ得る。さらに、まず初め
にホウ素注入段階を行なって次にヒ素注入段階を行なう
ことが好ましいが、2つの段階は互いに交換することが
でき同じ結果を達成する。 さらに、すべて詳細は他の技術的に同等物と置換され
てもよい。
Sトランジスタの製造方法に関するものであって、特定
的には上で特定した型のMOSトランジスタとたとえばNPN
およびPNPバイポーラトランジスタ、Pチャネルおよび
NチャネルMOSおよびD−MOSトランジスタまたはN+領域
に設けられる集積された抵抗器のようなエピタキシャル
層でのN+領域を有する別の素子の製造方法に関するもの
である。 現在、少なくとも1つの高電圧PチャネルMOSトラン
ジスタと特定された型の別の素子を含む集積回路を製造
するために、少なくともPチャネルMOSのドレイン延長
領域と、同じMOSおよび関連した素子のN+領域を得るた
めに一連の段階が設けられている。実際問題として先行
技術の素子では、表面はマスクされ、ドレイン延長が設
けられるであろう素子の主要表面でのみのホウ素注入を
可能にし、次に再びマスクされ、N+領域を提供するため
にリン注入を行なう。次に続く熱処理は素子表面の酸化
と同様、関連領域でそれぞれホウ素およびリンの拡散を
引き起こす。 そのような方法は現在広範に使用されているが、それ
ぞれドレイン延長部領域と付加的なN+領域を得るために
2つの異なるマスクを作る必要があるので高価である。 それゆえこの発明の狙いは、集積された電子素子、特
にわずかな数の処理段階を有する高電圧PチャネルMOS
トランジスタの製造方法を提供することである。 この狙いの範囲内で、この発明の特定の目的は、エピ
タキシャル層のP-およびN+領域を形成するために1つの
マスクのみを必要とし、こうして同じ素子を安く仕上げ
るために、完成した電子素子の製造コストおよび時間が
減じられる方法を提供することである。 この発明の少なからぬ目的は、本来電子産業で公知で
ある1つの段階を用いて、それゆえ現在使用されている
機械によってたやすく行なわれることができ、さらに全
く信頼性があり、かつ公知の方法に従って製造された素
子と等しい素子の製造を可能にする方法を提供すること
である。 この狙いおよび述べられた目的そしてこれから後に明
らかとなるであろうその他は、集積された電子素子、特
に高電圧PチャネルMOSトランジスタに製造方法で達成
され、その方法は素子の主要表面を規定するエピタキシ
ャル層を提供するための複数個の段階を含み、少なくと
も第1の領域は前記エピタキシャル層でP-導電性でかつ
少なくとも第2の領域は前記エピタキシャル層でN+導電
性であり、前記第1の領域をP-導電性にするためにホウ
素注入が素子の前記主要表面上にマスクなしで行なわ
れ、そして前記第2の領域にN+導電性を設けるためにヒ
素の注入が適切なマスクによって、プリセットされる前
記主要表面の部分で行なわれ、続いて熱処理段階が注入
されたホウ素およびヒ素を拡散するために実行され、そ
うして前記ホウ素および前記ヒ素は前記プリセット部分
で相互作用しかつヒ素は前記プリセット領域でホウ素の
拡散を禁止することを特徴とする。 この発明のさらに他の特性および利点は添付の図面を
参照して説明される、この発明に従った方法の好ましい
が余すところないわけではない実施例の以下の説明から
明らかとなるであろう。 第2図は高電圧PチャネルMOSトランジスタとNPNバイ
ポーラトランジスタとを含む集積回路または素子の製造
における3つの連続した段階を例示するが、これらは一
方の側でのMOSトランジスタのドレイン延長部とN+ソー
ス領域の、そして他方でのバイポーラトランジスタのエ
ミッタ領域およびコレクタを強化した領域の製造の段階
に限られている。 最初の構造は1で示されるPサブストレートとNエピ
タキシャル層2とを含み、かつN+埋設層領域3および集
積回路の主要表面とサブストレート1との間に延在する
P型絶縁領域4とを含む。 この段階では、バイポーラトランジスタのP型ベース
領域5とMOSトランジスタのP型ソースの6とドレイン
の7の領域とが既に形成されている。回路の主要表面上
では差をつけられた厚みを有する酸化物層8が設けら
れ、その上でフォトレジストのマスク層10が既に生成さ
れており、その層はドレイン延長部領域の上にある領域
を除いて主要表面すべてを覆っている。第2図では、矢
印11がホウ素注入を示し、一方点線12はマスク10によっ
て覆われていない領域でのエピタキシャル層2で注入さ
れたホウ素原子を示している。 先行技術の方法に従えば、ホウ素の注入後マスクは取
除かれ、そして第2のマスク(第2b図では15で示されて
いる)が矢印16によって概略的に示されているリンの注
入を行なうために生成される。第2b図でわかるように、
この段階の間以前にホウ素注入にされた領域は完全に覆
われ、そしてマスクはN+型領域が形成されるであろう区
域でウインドウ部分を有する。その結果、この図では点
線17′はバイポーラトランジスタのエミッタ領域を形成
するためのリンの原子を示し、点線17″はコレクタのた
めの強化領域を形成するであろう原子を示し、そして点
線17はMOSトランジスタの本体コンタクトのために強
化領域を構成するであろうリンの原子を示す。この図で
は、7′はドレイン延長部を構成するであろうホウ素原
子の蓄積がある薄い領域を示している。 先行技術に従えば、次に第2のマスクが完全に取除か
れ、熱処理が実行され注入されたホウ素およびリンの原
子を拡散する。第2c図で指摘されているようにこの段階
は、バイポーラトランジスタのエミッタ領域20と、バイ
ポーラトランジスタのコレクタ領域21と、MOSトランジ
スタの本体コンタクトのためのN+強化領域22と、MOSト
ランジスタのP-ドレイン延長部領域7″の形成を引き起
こす。 それゆえわかるように、先行技術に従った方法はホウ
素とリンの注入のために2つの別々のマスクを得るため
に2つのリソグラフィック処理を必要とする。 それに反してこの発明に従えば、N+型導電性の領域と
P-型の導電性の領域は1つのマスクによって形成され、
ヒ素と相互作用するときホウ素の異なる挙動を利用し、
これはリンの代わりにN+領域を得るために用いられ得
る。そのような挙動はそれぞれ注入後および熱処理によ
る拡散後、半導体層の内部のヒ素およびホウ素原子の分
布を示す第3図の2つの図の中で例示されている。特
に、その後の熱処理の後に第3a図で例示されるようにヒ
素およびホウ素の分布を引き起こす注入の場合、ヒ素は
第3b図の単一曲線で例示され得るような分布を有し、ホ
ウ素は同じ領域にヒ素が注入されたかされていないかに
依存している分布を有する。特に、破線の曲線BIはヒ素
が注入されていない半導体層でのホウ素の分布を例示
し、一方連続の曲線BIIは、もしヒ素が同じ領域に注入
されているなら、拡散後のホウ素の分布を示す。わかる
ように、実際のところヒ素はホウ素の拡散に対する抑制
材を構成し、そのため実際問題としてすべての注入され
た領域でその挙動はヒ素原子注入によって支配される。
この挙動はこの発明に従った方法に採用され、そのため
ホウ素注入を行なうための先行技術のマスキングおよび
関連のリソグラフィックの処理をなくす。実際問題とし
て、この発明に従えばホウ素注入はすべての素子の主要
表面上で行なわれ、そしてN+導電性を有して形成される
べき領域のみがヒ素を注入され、こうしてここでの注入
されたホウ素の拡散を禁止し最終的にN+型導電性の領域
を与える。この発明に従った方法であるが、第2図の1
つと似ている集積回路を製作するための方法の一具体例
は第1図を参照して説明され、これはこの発明に従った
方法の4つの連続段階を例示している。この場合でもま
た、エピタキシャル層内部でのN+およびP-導電性の領域
の生成に関連した段階のみが説明され、先行の段階を省
き、第2a図で例示されるのと同じ最初の構造を得るため
に先行技術に従って実行されている。その結果、同じ部
分は同じ参照番号で参照されている。 こうして、第1図はサブストレート1と、エピタキシ
ャル層2と、埋設層3および絶縁層4を含む構造を示
す。この構造はさらにバイポーラトランジスタのベース
領域5とMOSトランジスタのP型ソース領域6およびド
レイン領域7を含む。素子の主要の上部表面では、差を
つけられた厚みを有する酸化物層8が与えられ、N−MO
Sトランジスタのゲート領域9が既に形成されている。
この段階でホウ素注入(第1図では矢印25によって示さ
れている)が行なわれ、これは酸化物層8の厚みを減じ
られた領域で集積回路または素子の主要表面上にホウ素
原子の蓄積につながり、これは概略的にベース領域5で
の点線26と、強化されたN+型領域が形成されるであろう
コレクタ領域での点線26′と、強化された本体領域が形
成されそしてMOSトランジスタのソース層6の内部にあ
る点線26″と、最後にドレイン延長部領域を設けるため
にドレイン領域7に隣接した点線26によって概略的に
例示されている。 ホウ素注入が終わると、ヒ素がまだ注入されていない
集積回路の主要表面のプリセット部分上にフォトレジス
ト層27の生成を含む1つのマスキングが行なわれる。特
に、ドレイン延長部が設けられるであろう領域が覆われ
る。次に、矢印28によって第1図で示されるように、ヒ
素が注入され、保護されていない領域にヒ素原子の蓄積
を引き起こし、これは図において点線31(バイポーラト
ランジスタのエミッタが形成されるであろう)と点線32
(強化されたコレクタ領域が形成されるであろう)と点
線33(MOSトランジスタの強化された本体コンタクト領
域を形成するため)によって例示されている。この図で
は、以前の注入によるホウ素原子が集中している領域2
9、30、および7′もまた概略的に示されている。 処理の引き続きの段階は周知の態様で起こり、第1c図
および第1d図で例示されるように従来の構造の製造へと
つながる。実際、ヒ素注入が終わると、現在の技術に従
ってマスクが取除かれ熱処理が行なわれ注入された原子
を拡散するのみならず素子の主要表面を酸化する。その
結果、ヒ素ホウ素原子の相互作用によって、特にホウ素
上でのヒ素によってもたらされる抑制によって、ホウ素
注入にかかわらずバイポーラトランジスタのエミッタを
構成するN+型の領域35と、同じトランジスタの強化され
たコレクタゾーンを形成するN+型の領域36と、MOSトラ
ンジスタのN+本体コンタクト型の領域37と、MOSトラン
ジスタのP-ドレイン延長部領域の領域7″が形成され
る。さらに、酸化物層38が素子の全体の主要上部表面上
に形成される。次に通常の段階が実行され、図において
例示されるようなそれぞれの電極とのコンタクトを提供
するために、化学エッチングを通して層38からの酸化物
部分40と、気相化学成長を介した第2の酸化物層部分41
と、バイポーラトランジスタのベース42、エミッタ43お
よびコレクタ44のメタライゼーションとMOSトランジス
タのソース45およびドレイン46のメタライゼーションと
を得る。 上の説明からわかるように、この発明は完全に意図さ
れた狙いを達成する。実際、先行技術の方法よりも少な
い段階でN+およびP-導電性の領域の製造をし、特にソリ
グラフィック処理をなくすることを通してその結果完成
された製品の製造時間およびコストが減じられる方法が
開示されている。 上で説明された方法はそれゆえそれ自身電子素子の製
造で産業分野では周知である段階を含みそれゆえ現在使
用できる機械で達成され得るが、周知のものより簡単で
ある。 こうして考えられている発明は多数の修正および変形
が可能で、それらのすべてはこの発明の概念の範囲内に
ある。特に、この発明に従った方法はチャネルおよびソ
ース延長部領域を形成するために高電圧PチャネルMOS
トランジスタのみを製造したり、または単一の集積回路
で高電圧PチャネルMOSトランジスタおよびたとえばPNP
バイポーラトランジスタ、NチャネルおよびPチャネル
MOSおよびD−MOSトランジスタのような他の素子を製作
するのみならず、N+層によって形成される集積された抵
抗器を製造するために用いられ得る。さらに、まず初め
にホウ素注入段階を行なって次にヒ素注入段階を行なう
ことが好ましいが、2つの段階は互いに交換することが
でき同じ結果を達成する。 さらに、すべて詳細は他の技術的に同等物と置換され
てもよい。
【図面の簡単な説明】
第1図はこの発明に従った方法で第2図と同じ素子の製
造をするための4つの連続段階を例示する。 第2図は先行技術に従って高電圧PチャネルMOSトラン
ジスタとNPNバイポーラトランジスタを製作するための
3つの連続段階を例示する。 第3図はそれぞれ注入後および拡散後に半導体内にヒ素
およびホウ素の分布に関した2つの図を示す。 図において、1はPサブストレート、2はNエピタキシ
ャル層、3は埋設層領域、4はP型絶縁領域、5はP型
ベース領域、6はP型ソース領域、7はP型ドレイン領
域、8は酸化物層、10はマスク層、20はエミッタ領域、
21はコレクタ領域、22はN+強化領域、27はフォトレジス
ト層、38は酸化物層、41は第2の酸化物層、42はベース
メタライゼーション、43はエミッタメタライゼーショ
ン、44はコレクタメタライゼーション、45はソースメタ
ライゼーション、46はドレインメタライゼーションであ
る。
造をするための4つの連続段階を例示する。 第2図は先行技術に従って高電圧PチャネルMOSトラン
ジスタとNPNバイポーラトランジスタを製作するための
3つの連続段階を例示する。 第3図はそれぞれ注入後および拡散後に半導体内にヒ素
およびホウ素の分布に関した2つの図を示す。 図において、1はPサブストレート、2はNエピタキシ
ャル層、3は埋設層領域、4はP型絶縁領域、5はP型
ベース領域、6はP型ソース領域、7はP型ドレイン領
域、8は酸化物層、10はマスク層、20はエミッタ領域、
21はコレクタ領域、22はN+強化領域、27はフォトレジス
ト層、38は酸化物層、41は第2の酸化物層、42はベース
メタライゼーション、43はエミッタメタライゼーショ
ン、44はコレクタメタライゼーション、45はソースメタ
ライゼーション、46はドレインメタライゼーションであ
る。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アントーニオ・アンドレイニ
イタリア共和国、ミラノ ヴィア・カペ
チェラトロ、38
(56)参考文献 特開 昭60−234357(JP,A)
Claims (1)
- (57)【特許請求の範囲】 1.集積された電子素子、特に高電圧PチャネルMOSト
ランジスタを製造するための方法であって、素子の主要
表面を規定するエピタキシャル層を形成し、前記エピタ
キシャル層では少なくとも第1のP型領域と少なくとも
第2のN型領域とを形成し、前記第1のP型領域を形成
するためにホウ素注入が前記主要表面上でマスクなしに
行なわれ、そして前記第2のN型領域を形成するために
ヒ素注入がマスクを介して前記素子の主要表面の選択的
な部分上で行なわれ、そして次に熱処理段階が実行され
て注入されたホウ素およびヒ素を拡散し、それによって
前記選択的部分で前記ホウ素と前記ヒ素の間の相互作用
およびヒ素によるホウ素拡散の抑制が発生し、少なくと
も前記第1のP型領域は少なくとも1つの第1の電子素
子に属し、少なくとも前記第2のN型領域は少なくとも
1つの第2の電子素子に属し、前記少なくとも1つの第
1の電子素子が高電圧PチャネルMOSトランジスタであ
り、前記第1のP型領域はドレイン延長部領域であり、
かつ前記少なくとも1つの第2の電子素子はNPNおよびP
NPトランジスタ、NチャネルおよびPチャネルのMOSお
よびD−MOSトランジスタおよびN導電性領域で形成さ
れる集積抵抗器の中で選択されることを特徴とする、方
法。 2.電子素子を製造する目的で、前記ホウ素注入、次に
ヒ素注入、さらに熱処理段階を行なう前に、前記素子の
主要表面に差をつけた厚みを有する酸化物層を形成する
ことを含むことを特徴とする、特許請求の範囲第1項に
記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT19173A/86 | 1986-01-24 | ||
IT19173/86A IT1188309B (it) | 1986-01-24 | 1986-01-24 | Procedimento per la fabbricazione di dispositivi elettronici integrati,in particolare transistori mos a canale p ad alta tensione |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62183553A JPS62183553A (ja) | 1987-08-11 |
JP2721877B2 true JP2721877B2 (ja) | 1998-03-04 |
Family
ID=11155505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62015042A Expired - Fee Related JP2721877B2 (ja) | 1986-01-24 | 1987-01-23 | 集積電子素子の製作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4721686A (ja) |
EP (1) | EP0231811B1 (ja) |
JP (1) | JP2721877B2 (ja) |
DE (1) | DE3788438T2 (ja) |
IT (1) | IT1188309B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1213411B (it) * | 1986-12-17 | 1989-12-20 | Sgs Microelettronica Spa | Struttura mos di potenza con dispositivo di protezione contro le sovratensioni e processo per lasua fabbricazione. |
US4931407A (en) * | 1987-06-25 | 1990-06-05 | Kabushiki Kaisha Toshiba | Method for manufacturing integrated bipolar and MOS transistors |
KR930008899B1 (ko) * | 1987-12-31 | 1993-09-16 | 금성일렉트론 주식회사 | 트랜칭(trenching)에 의한 바이-씨모스(Bi-CMOS)제조방법 |
JP2623635B2 (ja) * | 1988-02-16 | 1997-06-25 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
US4943536A (en) * | 1988-05-31 | 1990-07-24 | Texas Instruments, Incorporated | Transistor isolation |
NL8802219A (nl) * | 1988-09-09 | 1990-04-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd. |
JPH06101540B2 (ja) * | 1989-05-19 | 1994-12-12 | 三洋電機株式会社 | 半導体集積回路の製造方法 |
US5254486A (en) * | 1992-02-21 | 1993-10-19 | Micrel, Incorporated | Method for forming PNP and NPN bipolar transistors in the same substrate |
JPH06342914A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 半導体装置の製造方法 |
DE69415500T2 (de) * | 1994-03-31 | 1999-05-20 | St Microelectronics Srl | Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang |
JPH08172139A (ja) * | 1994-12-19 | 1996-07-02 | Sony Corp | 半導体装置製造方法 |
EP0818055A4 (en) * | 1995-03-27 | 1998-05-06 | Micrel Inc | SELF-ALIGNING TECHNOLOGY FOR SEMICONDUCTOR ARRANGEMENTS |
US6017785A (en) * | 1996-08-15 | 2000-01-25 | Integrated Device Technology, Inc. | Method for improving latch-up immunity and interwell isolation in a semiconductor device |
JP3527148B2 (ja) * | 1999-09-24 | 2004-05-17 | 日本電気株式会社 | 半導体装置の製造方法 |
US6451645B1 (en) | 2000-07-12 | 2002-09-17 | Denso Corp | Method for manufacturing semiconductor device with power semiconductor element and diode |
US20060148188A1 (en) * | 2005-01-05 | 2006-07-06 | Bcd Semiconductor Manufacturing Limited | Fabrication method for bipolar integrated circuits |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL162511C (nl) * | 1969-01-11 | 1980-05-16 | Philips Nv | Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling. |
US3915767A (en) * | 1973-02-05 | 1975-10-28 | Honeywell Inc | Rapidly responsive transistor with narrowed base |
US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
US4485552A (en) * | 1980-01-18 | 1984-12-04 | International Business Machines Corporation | Complementary transistor structure and method for manufacture |
NL8006827A (nl) * | 1980-12-17 | 1982-07-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
NL8103218A (nl) * | 1981-07-06 | 1983-02-01 | Philips Nv | Veldeffekttransistor met geisoleerde stuurelektrode. |
US4435895A (en) * | 1982-04-05 | 1984-03-13 | Bell Telephone Laboratories, Incorporated | Process for forming complementary integrated circuit devices |
US4507847A (en) * | 1982-06-22 | 1985-04-02 | Ncr Corporation | Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor |
JPS60234357A (ja) * | 1984-05-08 | 1985-11-21 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-01-24 IT IT19173/86A patent/IT1188309B/it active
-
1987
- 1987-01-21 DE DE87100765T patent/DE3788438T2/de not_active Expired - Fee Related
- 1987-01-21 EP EP87100765A patent/EP0231811B1/en not_active Expired - Lifetime
- 1987-01-22 US US07/006,037 patent/US4721686A/en not_active Expired - Lifetime
- 1987-01-23 JP JP62015042A patent/JP2721877B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
IT1188309B (it) | 1988-01-07 |
EP0231811B1 (en) | 1993-12-15 |
US4721686A (en) | 1988-01-26 |
IT8619173A0 (it) | 1986-01-24 |
DE3788438D1 (de) | 1994-01-27 |
EP0231811A3 (en) | 1988-03-02 |
DE3788438T2 (de) | 1994-04-07 |
JPS62183553A (ja) | 1987-08-11 |
EP0231811A2 (en) | 1987-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2721877B2 (ja) | 集積電子素子の製作方法 | |
JP2543948B2 (ja) | 半導体装置の製造方法 | |
US4874717A (en) | Semiconductor circuit containing integrated bipolar and MOS transistors on a chip and method of producing same | |
US5013678A (en) | Method of making an integrated circuit comprising load resistors arranged on the field oxide zones which separate the active transistor zones | |
JPH10501660A (ja) | BiCMOS回路を有する半導体デバイスの製造方法 | |
JP3030963B2 (ja) | 半導体装置の製造方法 | |
KR950003931B1 (ko) | 반도체 디바이스(device) | |
US5804476A (en) | Method of forming BiCMOS devices having mosfet and bipolar sections therein | |
US4564583A (en) | Method for manufacturing a semiconductor device | |
JP2633873B2 (ja) | 半導体BiCMOS装置の製造方法 | |
US5824560A (en) | Method of manufacturing a semiconductor device with BICMOS circuit | |
JPS5976459A (ja) | モノリシツク集積回路の製造方法 | |
US5866446A (en) | Method of manufacturing bimos device | |
JP3092854B2 (ja) | 半導体デバイス用のセルフアラインメント技術 | |
JPH0345548B2 (ja) | ||
JP3298476B2 (ja) | Mosトランジスタの製造方法 | |
US5525825A (en) | Monolithic integrated circuit with at least one CMOS field-effect transistor and one npn bipolar transistor | |
EP0294699B1 (en) | Method for making capacitors in cmos and nmos processes | |
JP2633559B2 (ja) | バイポーラ―cmos半導体装置の製造方法 | |
JP2544806B2 (ja) | 半導体装置の製造方法 | |
JPH04290273A (ja) | 窒化シリコンコンデンサの製造方法 | |
JP2918205B2 (ja) | 半導体装置およびその製造方法 | |
JP2915040B2 (ja) | 半導体装置の製造方法 | |
JPH04368171A (ja) | Bi−CMOS集積回路の製造方法 | |
JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |