JPS5976459A - モノリシツク集積回路の製造方法 - Google Patents

モノリシツク集積回路の製造方法

Info

Publication number
JPS5976459A
JPS5976459A JP58174048A JP17404883A JPS5976459A JP S5976459 A JPS5976459 A JP S5976459A JP 58174048 A JP58174048 A JP 58174048A JP 17404883 A JP17404883 A JP 17404883A JP S5976459 A JPS5976459 A JP S5976459A
Authority
JP
Japan
Prior art keywords
mask
region
diffusion
mask layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58174048A
Other languages
English (en)
Inventor
ロタ−・ブロスフエルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Publication of JPS5976459A publication Critical patent/JPS5976459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、少なくとも１個のパイポーラプレーナトラ
ンジスタを備えたモノリシック集積回路の製造方法に関
するものである。
〔発明の技術的背景〕
西ドイツ特許公報ＤＥ−Ｏ８３００９４３４号にはコレ
クタ領域中に拡散されたペース領域中に半導体表面側か
ら挿入されたエミッタ領域を有する少なくとも１個のパ
イポーラプレーナトランジスタを備えたモノリシック集
積回路の製造方法が記載されている。エピタキシャル法
を使用せずに集積パイポーラトランマスクを製作するた
めには５個のフォトレゾストマスクが必要であり、それ
らは第１がコレクタ領域、第２がペース領域、第３がエ
ミッタ領域、第４が接点孔、第５が配線・やターンの製
造に使用されている。
この方法では、第１のフォトレゾストマスクを使用する
ことによってまずコレクタ領域が画定される。コレクタ
領域のドーグ不純物はこの領域にイオン注入され、その
後拡散される。次いで第２のフォトレジストマスク全使
用することによってペース領域が画定されペース領域の
ドーグ不純物がイオン注入される。これに続いてエミッ
タ領域のドープ物質がエミッタ区域中にイオン注入され
る。最後に１つのフォトレジストマスクを使用すること
によって表面を覆っている絶縁層に接点孔が生成され、
領域を接続するだめの配線Ａターンが絶縁層上に形成さ
れる。
モノリシック集積回路の製造中の欠陥率の可成りの部分
はフォトレゾスト処理中の事故によって生じる。さらに
、製造費用は処理数および欠陥率によって決定される。
それ故フォトレゾスト処理の回数をできるだけ少く保つ
ことは有利なことであり、それは良品率を増加させるだ
けでなく、構造の寸法を減少させ高い集積密度を得るこ
とを可能にする。
〔発明の概要〕
それ故、この発明の目的は４回のフォトレノスト処理だ
けによって集積ゾレーナトランジスタを製造できるよう
にする製造方法を提供することである。
この発明によれば、接点孔の開口のためおよび配線ノｅ
ターンの製造のための通常の２回のフォトレジスト処理
は別として、プレーナトランマスクの領域の製造にそれ
ぞれ使用される２回のフォトン・シスト処理が使用され
る。この発明の方法の特徴はさらに別の半導体部品、例
えば集積抵抗やラテラルトランジスタが追加のフォトレ
ジストマスクを使用しないで製造できる点にある。
この発明の方法は、次のような点に特徴がある。すなわ
ち、第１の７オトレノストマスクがマスクされないプレ
ーナトランジスタのペース区域を残した拡散マスク層の
製造に利用される。
この区域においてコレクタ領域のドーグ不純物が基体中
に導入され、コレクタ領域が拡散して形成される。その
後比較的小ドース゛（ｄｏｓｅ　）率でペース領域のド
ーグ物質のイオン注入が行なわれる。その後拡散マスク
眉を除去し、第２のフォトレゾストマスクを使用し−ご
酸化マスク層がコレクタ領域の縁部およびエミッタ領域
の両者を覆って付着される。この酸化マスク層は外側ペ
ース部分領域のドーグ用および熱生成シリコン酸化層の
イオン注入マスクを製造するためのイオン注入マスクと
して作用する。このイオン注入マスクの開口を通ってエ
ミッタ領域のドーグ物質およびコレクタ接点領域のドー
グ物質のイオン注入が行なわれる。
〔発明の実施例〕
以下添付図面を参照に詳細に説明する。
この発明の方法は４個のフォトレゾストマスクの使用が
必要であるに過ぎないという利点があるものであるが、
さらに、この方法はモノリフツク集積回路の製造におい
て別のフォトレジストマスク工程を必要とすることなく
別の回路素子すなわち集積された抵抗およびグレーナラ
チラルトランジスタ等を製造するようにさらに開発する
のに適しているという効果を有する。
この理由で以下説明する実施例において、第１図乃至第
７図は主として垂直プレーナトランジスタおよび拡散抵
抗を含むモノリシック集積回路の製造についてのもので
ある。これはモノリシック集積されたデジタル・アナロ
グ変換器の実施例である。第１図乃至第７図において垂
直プレーナトランジスタはＡで示された側において製作
され、拡散抵抗はＢで示された側において製作される。
ｎｐｎフ０レーナトランジスタはｐｎｐル−ナトランジ
スタよシもその電気的特性上好ましいものであるから、
図示の方法はｐドープ基体２から出発することが好まし
い。その基体は高い破壊電圧を得るために弱いドープで
ちる。第１図に示されるように拡散マスク層１２が基体
２０表面」二に形成され、それは第２図のＡの部分で示
されるようなプレーナトランジスタのマスクされないペ
ース区域３２を残しておｐ、第１のフォトレジストマス
クを使用して製造される。
部分Ｂでは集積抵抗の抵抗領域の区域３３がマスクされ
ずに残される。
フォトレノストマスクを除去し、表面はコレクタ領域４
或は抵抗領域４ノのドーグ材料のイオンを注入するイオ
ン注入処理にさらされる。
このようにしてドープ材料は半導体表面に導入され拡散
される。それによって第１図の示されたような形状の装
置が得られる。
この後、基体２の露出表面、すなわちプレーナトランジ
スタのベース区域３２および集積抵抗の領域３３内にイ
オン注入によって半導体中にまず比較的少いドーズ率で
ペース領域の導電型のドープ物質ならびに抵抗領域４１
のドーグ物質が導入される。拡散マスク層１２はイオン
注入マスクとして作用し、それ故第２図に示す状態が得
られる。
今度は拡散マスク層１２が除去され、第２のフォトレノ
ストマスクを使用してエミッタ区域１ノおよび縁部区域
すなわちペース区域３２の縁部の両者を覆う酸化マスク
層７が形成される。
モノリシック集積回路の部分Ｂでは第２のフォトレノス
トマスクを対応して成形することによって酸化マスク層
７が区域３３の縁部区域部分だけを覆っている接触領域
７１（第５図参照）だけが残るように形成される。しか
しながら酸化マスク層７はペース縁部３２内では枠状の
デザインである。
第４図は、それに続いてイオン注入マスクとして酸化マ
スク層７を使用することによってペース領域の導電型の
イオンが比較的高いドーズ率で露出された半導体表面に
イオン注入される状態を示している。この半導体表面は
エミッタ区域１ノに隣接するペース区域３２内および領
域区域３３内が露出されるだけではなく、回路部品の間
、す々わちプレーナトランマスクと集積抵抗との間の半
導体表面も露出され、それ故、高温処理後、第６図乃至
第９図に示されるようにチャンネルストッ・や領域６が
生じる。第５図は上面からのトポロジーな（ｔｏｐｏｌ
ｏｇｉｃａｌ　）状態を示し、そのＡ−Ａに沿った断面
図が第４図である。
ベース領域の導電型のイオンが比較的高ドーズであるた
めにエミッタ区域３１の下の内側ペース領域部分は外側
ペース領域部分３５を介して低抵抗で接続できる。外側
ペース領域部分３５はこの実施例では第６図に示される
ように枠状にデザインされている。
この後、露出された半導体表面は熱酸化され、それ故、
酸化シリコンの比較的厚い・やラド状の絶縁層部分８が
生成される。これらの部分は酸化マスク層７０部分を除
去するためのエツチングマスクとして使用される。エツ
チング処理が完了すると第６図に示すような構成が得ら
れる。
熱ニーソング処理およびそれに続く酸化層の先行付着中
に注入された不純物は付勢されて基体２中に若干拡散す
る。エミック領域１およびベース領域３のことはさてお
き、除去された酸化マスク層７の下の区域に枠状のコレ
クタ接点領域９および集積抵抗の接点領域１４および１
５が形成される。
第３のフォトレジストマスクを使用してそれに続いて接
続されるべき領域における接点の開口が行なわれ、その
後第４のフォトレジストマスクを使用することによって
相互接続・ぞターンの形成と共にエミッタ区域１に対す
るエミッタ接点Ｅ、外側ペース領域３５へのペース接点
Ｂ、コレクタ領域へのコレクタ接点Ｃおよび集積抵抗の
接点領域１４および１５への接点に１およびに２の取付
けが行なわれる。
第７図に示す集積抵抗の場合には、コレクタ拡散の過程
中に生成された領域４ノが領域１４および１５ｆ経て表
面区域４２の下に接触される。
第８図には集積抵抗の別の実施例が示されている。第８
図の集積抵抗は表面区域４２を接点にノおよびに２に接
続することによって得られる。その場合には領域１４お
よび１５は環状である。
以上の説明を総括すると、少なくとも１個のバイポーラ
プレーナトランジスタを備えたモノリシック集積回路の
製造方法は次の工程を含んでいる。
ａ）ｉｌのフォトレゾストマスクを使用することによっ
て基体２の表面に拡散マスク層１２が生成され、その層
は基体２上にマスクされないペース区域３２を露出した
まま残している。
ｂ）その後、コレクタ領域４のドーグ物質が導入され、
ベース区域３２内の半導体表面中に拡散される。そして
ベース領域３のドーグ物質は最初比較的低ドーズ率でイ
オン注入により半導体表面に導入され、拡散マスク層１
２がイオン注入のマスクとして利用される。
Ｃ）その後、拡散マスク層１２が除去され、第２のフォ
トレノストマスクを使用することによって酸化マスク層
７が半導体表面に生成される。
酸化マスク層はエミッタ区域１ノおよび枠状のベース縁
部分３２０両者を覆っている。
ｄ）その後、酸化マスク層７がイオン注入マスクとして
利用され、ベース領域の導電型のイオンが第２の比較的
高いドーズ率で露出された半導体表面に注入される。続
いて、露出した半導体表面は新しいイオン注入マスクを
形成するように熱酸化され、その過程で注入されたイオ
ンは付勢される。
ｅ）最後に、第３のフォトン、クストマスクを使用する
ことによって接点孔が開口され、第４のフォトレジスト
マスク全使用して配線・々ターンが生成される。
この発明の方法によって、モノリシック集積回路中に基
体ｎｐｎ　）ランゾスタを製造することがまた容易に可
能である。この目的のために区域１１（第３図）内の酸
化マスク層部分は第２のフォトレジストマスクの対応す
る実施例より除かれる。したがってシリコン酸化層８（
第６図）は実際上エミッタとなる区域３１を覆う。
接点孔を製作するだめの第３のフォトレジストマスクは
変更され、それ故第７図のペース接点Ｂの代りにエミッ
タ接点が配置され、コレクタ接点Ｃの代りにペース接点
が設けられ、基体２は特別の接点孔を通して接続が設け
られる。したがって第４のフォトレノストマスクは変更
される。
さらに、この発明によれば、追加のフォトレジスト処理
を要することなく、単に４個のフォトレジストマスクを
変えるだけでラテラルトランジスタの製造が可能である
。そのようなトランジスタの１例が第９図に断面図で示
されている。この断面図からｎ導電型のペース領域５が
互にオーバーラツプした３個の部分領域５ノ。
５２．５３を備えていることが認められる。エミッタ領
域１４はコレクタ領域１５で囲まれている。ペース接点
Ｂノは枠状のペース接点領域１６を経て接続される。エ
ミッタ領域１４にはエミッタ接点Ｅ１が取付けられる。
またコレクタ領域にはコレクタ接点Ｃノが取付けられる
。
第９図に示す集積ラテラルプレーナトランジスタは同じ
ように４個のフォトレノストマスク全使用することによ
って前述のモノリシック集積回路の部分Ａのプレーナト
ランジスタと同時に製造することができる。しかしなが
ら、そのフォトレノストマスクはラテラルプレーナトラ
ンジスタの所望の位置では若干変更されている。
これらの変更は第１０．第１１および第１２図に示され
ている。
前述の処理工程（、）中に拡散マスク層１２が基体２の
表面に生成される。マスク層１２はラテラルプレーナト
ランクスタのエミッタ領域１４およびコレクタ領域１５
のウェブ状の部分を除いてマスクされないペース領域３
５を残す。
使用された第１の７オトレノストマスクはしたがってウ
ェブ状の部分を備え、それ故ウェブ状の拡散マスク部分
１３が生成される。ウェブ状の部分１３は第１図乃至第
５図の部分Ａにおけるプレーナトランジスタのコレクタ
領域全拡散するだめの工程（ｂ）の拡散処理中ラテラル
トランジスタの連続したペース領域５が形成されるよう
な幅のものである。
次に、工程（ｂ）に従って、プレーナトランジスタのペ
ース領域３の導電型のドープ物質のイオン注入が行なわ
れ、それ数工程（ｂ）の処理に続いて表面区域１７およ
び１８が得られる。処理工程（ｂ）によって拡散マスク
層部分１３と共に拡散マスク層１２は除去される。ラテ
ラルトランジスタの区域では変更されている第２のフォ
トレジストマスク全使用して処理工程（ｃ）において酸
化マスク層７が生成され、それはラテラルトランジスタ
のペース区域の縁部ならびにペース領域５の接点区域を
第１１図に示すように覆っている。
処理工程（ｄ）中プレーナトランジスタのペース領域の
導電型のイオン注入が、処理工程（ｄ）に従って特定さ
れたように比較的高いドーズ率で行なわれる。したがっ
て、それから熱酸化が行なわれ、その過程において第６
図を参照に前に説明したのと類似したノｅッド状の比較
的厚い酸化層部分が生成される。
モノリシック集積回路の半導体ウェブ・は酸化マスク層
７を溶解するエツチング処理を受ける。
この層はラテラルトラン・ゾスタの区域内でも同様に除
去される。それは前述の酸化処理中に形成された・セッ
ト状の酸化層部分以外にマスクは存在しないからである
。工程（ｂ）におけるイオン注入および熱酸化に続いて
第１２図に示すような形式の構成が得られ、それは工程
（ｄ）に従って熱酸化される。
最後に、若干変更した第３のフォトレジストマスクを使
用することによってラテラルトランマスクの接点孔が開
口され第４の若干変更したフォトレノストマスクを使用
することによって集積回路内の相互接続に必要な配線・
ぐターンが生成される。その結果第９図に示されたよう
な装置が得られる。
〔発明の効果〕
この発明による製造方法は、補償されないエミッタ領域
を有する集積された垂直ゾレーナトランジスタが製造可
能であるという利点を有する。そのような形式のグレー
ナトランマスクは電流増幅率および転移周波数ｆ、に関
して特にすぐれた特性を有している。その詳細は’Ｔｅ
ｃｈｎｉｃａｌＤｉｇｅｓｔ　ＩＦ、ＤＭ”の第５１４
頁乃至第５１６頁に記載された「エミッタ補償効果」に
記載されている。
【図面の簡単な説明】
第１図乃至第７図はこの発明の１実施例の製造方法によ
るモノリシック集積回路の製造工程の各工程における断
面図全示し、第８図は集積抵抗の別の実施例を示し、第
９図は垂直トランジスタと共に集積でき°るラテラルゾ
レーナトランジスタの断面図を示し、第１０図、第１１
図、および第１２図は第９図のラテラルトランジスタの
製造途中の状態の断面図を示す。 ２・・・基体、４・・・コレクタ領域、７・・・酸化マ
スク層、１ノ・・・エミッタ区域、１２・・・拡散マス
ク層、８・・・厚い絶縁層、９・・・コレクタ接点領域
、３２・・・ペース区域、３３・・・集積抵抗区域、４
ノ・・・抵抗領域。

Claims (2)

    【特許請求の範囲】
  1. （１）拡散マスク層を生成するために第１のフォトン・
    シストマスクが欧州されてコレクタ区域が画定され、コ
    レクタ領域の導電型のドープが前記コレクタ区域へのイ
    オン注入および拡散によって行なわれ、第２のフォトレ
    ジストマスクが使用されてベース区域が画定されて、ベ
    ース領域のドーグ不純物がイオン注入され、その後エミ
    ッタ領域のドーグ不純物がエミッタ領域にイオン注入さ
    れ、第３の７オトレノストマスクを使用して表面を覆っ
    ている絶縁層に接点孔が形成され、第４の７オトレジス
    トマスクを使用して絶縁層上に領域と接続された配線・
    ぐターンが形成されるコレクタ領域中に拡散されたベー
    ス領域中に半導体基体表面においてエミッタ領域が入シ
    込んでいるバイポーラトランジスタを少なくとも具備す
    るモノリシック集積回路の製造方法において、 （、）　　前記第１のフォトレノストマスクラ使用して
    基体上にマスクされないベース区域を残す拡散マスク層
    を基体表面に生成し、 ［有］）半導体表面中へベース区域内においてコレクタ
    領域のドーグ物質を導入し、拡散し、続いてペース領域
    のドーグ物質が拡散マスク層をイオン注入マスクとして
    使用して第１のイオン注入により半導体表面に比較的小
    ドーズ率で導入され、 （ｃ）その後拡散マスク層を除去し、第２のフォトレゾ
    ストマスクを使用してエミッタ区域と枠状のベース縁部
    部分の両者を覆う酸化マスク層を半導体表面に生成し、 （ｄ）　　その後、酸化マスク層をイオン注入マスクと
    して使用しペース領域の導電型のイオンを第２の比較的
    高いドーズ率で露出した半導体表面にイオン注入し、そ
    れに続いて露出した半導体表面を熱酸イ１して新しいイ
    オン注入マスクを形成し、その過程において注入された
    イオンを活性化し、 （、）　　第３のフォトレジストマスクを使用して接点
    孔を開口し、第４のフォトレジストマスクを使用して配
    線パターンを形成することを特徴とするモノリシック集
    積回路の製造方法。
  2. （２）前記工程（−）において、前記第１のフォトレノ
    ストマスクを使用して生成された前記拡散マスク層は前
    記基体上に抵抗領域の区域をマスクしないで残してお９
    、工程（ｂ）において抵抗領域のドープ物質が前記拡散
    マスク層をイオン注入マスクとして使用して半導体表面
    に導入され、工程（Ｃ）において前記第２のフォトレジ
    ストマスクを使用して抵抗領域の接点区域において領域
    の縁部全種う酸化マスク層を生成することを特徴とする
    特許請求の範囲第１項記載の製造方法・（３）工程（ａ
    ）において前記拡散マスク層は半導体表面にマスクされ
    ないラテラルプレーナトランクスタのペース区域をエミ
    ッタ領域とコレクタ領域との間のウェブ状の部分を除い
    て残し、このウェブ状の部分は工程（ｂ）において前記
    垂直プレーナトランマスクのコレクタ領域の導電型のド
    ープ物質が垂直トランジスタのコレクタ領域の拡散中に
    ラテラルトランジスタの連続したペース領域を形成する
    ような幅を有するウェブ状の拡散マスク層によって覆わ
    れ、工程（Ｃ）において拡散マスク層および拡散マスク
    層部分の除去に続いて生成された前記酸化マスク層がラ
    テラルトランジスタのペース縁部およびそのペース領域
    の接点区域を覆い、工程（ｄ）においてラテラルトラン
    ジスタの接点孔は第３のフォトレジストマスクを使用し
    て開口され、第４のフォトレノストマスクを使用するこ
    とによってラテラルトランジスタに必要な配線パターン
    が形成されることを特徴とする特許請求の範囲第１項ま
    たは第２項記載の製造方法。
JP58174048A 1982-09-20 1983-09-20 モノリシツク集積回路の製造方法 Pending JPS5976459A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP82108669.1 1982-09-20
EP82108669A EP0103653B1 (de) 1982-09-20 1982-09-20 Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor

Publications (1)

Publication Number Publication Date
JPS5976459A true JPS5976459A (ja) 1984-05-01

Family

ID=8189235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58174048A Pending JPS5976459A (ja) 1982-09-20 1983-09-20 モノリシツク集積回路の製造方法

Country Status (4)

Country Link
US (1) US4509250A (ja)
EP (1) EP0103653B1 (ja)
JP (1) JPS5976459A (ja)
DE (1) DE3274699D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586243A (en) * 1983-01-14 1986-05-06 General Motors Corporation Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
JPS61287159A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd Ｂｉ−ＣＭＯＳ半導体ＩＣ装置の製造方法
WO1990000312A1 (en) * 1988-07-01 1990-01-11 Bipolar Integrated Technology, Inc. Vlsi bipolar process and keyhole transistor
US5036016A (en) * 1989-02-21 1991-07-30 Bipolar Integrated Technology, Inc. VLSI bipolar transistor process
US5061982A (en) * 1989-02-21 1991-10-29 Bipolar Integrated Technology, Inc. VLSI triple-diffused polysilicon bipolar transistor structure
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891480A (en) * 1973-10-01 1975-06-24 Honeywell Inc Bipolar semiconductor device construction
DE2449768A1 (de) * 1974-10-19 1976-04-22 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
FR2417854A1 (fr) * 1978-02-21 1979-09-14 Radiotechnique Compelec Transistor comportant une zone resistive integree dans sa region d'emetteur
US4269636A (en) * 1978-12-29 1981-05-26 Harris Corporation Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
JPS55138267A (en) * 1979-04-12 1980-10-28 Matsushita Electric Ind Co Ltd Manufacture of semiconductor integrated circuit containing resistance element
US4311532A (en) * 1979-07-27 1982-01-19 Harris Corporation Method of making junction isolated bipolar device in unisolated IGFET IC
JPS5656663A (en) * 1979-10-16 1981-05-18 Nec Corp Semiconductor device
US4317690A (en) * 1980-06-18 1982-03-02 Signetics Corporation Self-aligned double polysilicon MOS fabrication
DE3115029A1 (de) * 1981-04-14 1982-11-04 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zur herstellung eines integrierten bipolaren planartransistors"

Also Published As

Publication number Publication date
US4509250A (en) 1985-04-09
EP0103653B1 (de) 1986-12-10
EP0103653A1 (de) 1984-03-28
DE3274699D1 (en) 1987-01-22

Similar Documents

Publication Publication Date Title
US4778774A (en) Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor
JPS6112382B2 (ja)
US6573146B2 (en) Methods of manufacturing complementary bipolar transistors
JPS58139468A (ja) 半導体装置およびその製造方法
US5913114A (en) Method of manufacturing a semiconductor device
JPS62183553A (ja) 集積電子素子の製作方法
KR950003931B1 (ko) 반도체 디바이스(device)
JPS5976459A (ja) モノリシツク集積回路の製造方法
JPH0388362A (ja) 高出力用集積回路のための半導体構造
US3981072A (en) Bipolar transistor construction method
JPS6134972A (ja) バイポ−ラトランジスタ構造体
KR940002834B1 (ko) 반도체 집적회로와 그 제조방법
JPS63221670A (ja) 二重注入ドーピング方法およびこれを用いた半導体装置の製造方法
JPH0746716B2 (ja) 注入された抵抗器の製作方法および半導体抵抗器
GB2106319A (en) Semiconductor device fabricated using self alignment technique
US4144106A (en) Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask
JP3298476B2 (ja) Ｍｏｓトランジスタの製造方法
US3885994A (en) Bipolar transistor construction method
US3629017A (en) Method of producing a semiconductor device
JP3092854B2 (ja) 半導体デバイス用のセルフアラインメント技術
JPS62211955A (ja) 半導体装置の製造方法
JPS6228587B2 (ja)
JPH1140573A (ja) 半導体装置の製造方法
JPS63503027A (ja) セルフアライン半導体装置を製造する方法
JPS5946057A (ja) 半導体装置の製造方法