JP2720798B2 - 光分岐システムの同期遅延補正装置 - Google Patents

光分岐システムの同期遅延補正装置

Info

Publication number
JP2720798B2
JP2720798B2 JP6300711A JP30071194A JP2720798B2 JP 2720798 B2 JP2720798 B2 JP 2720798B2 JP 6300711 A JP6300711 A JP 6300711A JP 30071194 A JP30071194 A JP 30071194A JP 2720798 B2 JP2720798 B2 JP 2720798B2
Authority
JP
Japan
Prior art keywords
synchronization
value
window
burst signal
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6300711A
Other languages
English (en)
Other versions
JPH08163167A (ja
Inventor
鉄雄 村形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6300711A priority Critical patent/JP2720798B2/ja
Publication of JPH08163167A publication Critical patent/JPH08163167A/ja
Application granted granted Critical
Publication of JP2720798B2 publication Critical patent/JP2720798B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、互いにバースト信号を
送受信する1つの親局と複数の子局とがスター型に接続
された光分岐システムに関し、特にこのような光分岐シ
ステムにおける同期遅延補正方法と装置に関する。
【0002】
【従来の技術】スター型の光分岐システムにおいては、
図4に示すように、1つの親局1と複数の子局2a〜2
c等がスターカプラ3を介して光ファイバ伝送路4によ
り接続されていて、各子局2a〜2cから送信されるバ
ースト信号は、スターカプラ3で分割され、それぞれ光
ファイバ伝送路4を経由して親局1および他の各子局2
a〜2cに到達する。
【0003】従って、同時に2つ以上の送信が発生する
とバースト信号の衝突が起きるので、この衝突を避ける
ための手段が必要になる。例えば、特開昭56−111
339号には、各ステーションから送信される信号がス
ターカプラを通過する時間を一定長の複数のフレームに
分割し、さらに周波数を変えるなどの方法により、各フ
レームを複数のチャネルに分割し、各ステーションにそ
れぞれチャンネルを固定的に割り当てるスターネットワ
ークが開示されている。
【0004】一般的には、予め各子局ごとに送信するま
での遅延時間を変えて割り当てる方式が用いられてい
る。すなわち、各子局側に送信遅延時間を割り当ててそ
れぞれ設定するとともに、親局側では、予想される各子
局ごとの受信タイミングに対応してそれぞれ時間的な領
域のウィンドウを設けてこれを同期パターン判定区間と
し、このウィンドウが開いている間に受信したバースト
信号の同期パターン検出信号を各子局別の同期検出され
た信号と認識している。
【0005】
【発明が解決しようとする課題】上述の従来の光分岐シ
ステムの同期方式は、各バースト信号の受信タイミング
が変動するので、バースト信号が予め期待したタイミン
グから多少ずれて受信されても同期確立を維持できるよ
うにウィンドウの幅を大きめにする必要があり、従って
一定時間内に受信できる子局の数が制限されるという問
題点があった。
【0006】また、各子局は、設定されている遅延時間
の誤差を検出できないので、誤差が累積して同期外れと
なる頻度が高くなるという問題点があった。
【0007】本発明の目的は、上述の問題点を解消し、
各子局の遅延制御を補正できる光分岐システムの同期遅
延補正方法と装置を提供することにある。
【0008】
【課題を解決するための手段】本発明の光分岐システム
の遅延補正方法は、親局が各子局から受信するバースト
信号の期待される各同期確立点を中心として所定長のウ
ィンドウを各子局ごとに開く手順と、期待される同期確
立点であるウィンドウの中心から実際に受信したバース
ト信号の同期確立点までのオフセット値を測定する手順
と、このオフセット値によりバースト信号の同期遅延誤
差を補正する手順とを含む。
【0009】また、親局が測定したオフセット値を各子
局に通知し、このオフセット値を通知された各子局が親
局に対するバースト信号の送信タイミングを子局側で補
正することが好ましい。
【0010】本発明の光分岐システムの遅延補正装置
は、ウィンドウを各子局から受信するバースト信号の期
待される同期確立点を中心として開くバースト受信同期
回路と、ウィンドウの中心から受信したバースト信号の
同期確立点までのオフセット値を測定する測定回路と、
オフセット値によりバースト信号の同期遅延誤差を補正
する補正回路とを有する。
【0011】また、各子局が親局からオフセット値を受
信して送信タイミングを補正する遅延付加手段を有する
ことが望ましい。
【0012】また、測定回路は、ウィンドウ幅の所定時
間長が初期値として入力設定される初期値設定手段と、
基準クロックによりウィンドウが開かれたときから受信
したバースト信号が検出されるまでの時間を初期値から
減算して計数するダウンカウンタ手段と、ダウンカウン
タ手段の計数値から初期値の1/2の値を減算してオフ
セット値として出力する減算手段とを有するのが望まし
い。
【0013】
【作用】親局が受信したバースト信号の同期確立点とそ
の期待位置であるウインドウの中心との誤差が測定さ
れ、子局の送信タイミングが補正される。
【0014】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0015】図1は本発明を適用した遅延補正値検出方
式の1実施例のブロック図、図2はバースト信号の同期
タイミング図、図3は子局の遅延補正処理のブロック図
である。
【0016】本実施例のバースト受信同期部10は、従
来の同期検出回路と同様に、同期パタン検出パルスがウ
ィンドウを開いた位置に発生することを検出して同期確
立を行なう回路である。遅延補正値の測定部であるオフ
セット値測定部11は、図1に示すように、バースト受
信同期部10に接続され、初期値設定手段およびダウン
カウンタ手段に相当するダウンカウンタ16と、減算手
段に相当する減算器18とからなる。
【0017】ダウンカウンタ16は、初期値としてウィ
ンドウ幅に相当する時間長の値が設定され、バースト受
信同期部10から出力される各信号と基準クロック信号
CLKにより、ウィンドウが開かれてから受信バースト
の同期パターンを検出するまでの時間を計数してその計
数値をカウンタ出力信号Qnとして出力する。減算器1
8は、カウンタ出力信号Qnを入力して受信したバース
ト信号の同期確立点とウィンドウの中心点との差を演算
し、その値をオフセット値として出力する 図2は、親局1のウィンドウを適用したバースト同期の
タイミングを示す図である。(a)は、同期検出が理想
的な位置のタイミング関係である。ウィンドウWaは、
11ビット開いており、同期パタン検出パルスPaがち
ょうどその中央点において1ビット幅で出現している。
この場合は、同期パタン検出パルスPaが理想ポイント
検出なので、同期パタン検出パルスPaのウィンドウW
aの中央点からのずれの値を表わすオフセット値は
「0」となる。
【0018】(b)は、理想受信ポイントより早く同期
がとれた場合のタイミングを示す。(a)の場合と比較
すると、11ビット幅で開いているウィンドウWbに対
して、その中央点の4ビット手前で同期パタン検出パル
スPbが発生しているので、オフセット値は「4」とな
る。また、(c)は、理想受信ポイントよりも遅く同期
が取れた場合を示し、11ビット幅で開いているウィン
ドウWcに対して、同期パタン検出パルスPcが(a)
の場合よりも3ビット後方で発生している。従って、こ
の場合のオフセット値は「−3」となる。
【0019】次に、オフセット値測定部11の動作につ
いて説明する。バースト受信同期部10は、測定対象の
子局2a〜2cに対するウィンドウを開く数ビット前に
パルス信号WINLDを出力する。このとき、ダウンカ
ウンタ16にオフセット測定値の初期値が入力される。
例えば、図2のウィンドウWa〜Wcは11ビット幅な
ので、ウィンドウ幅W=11としてロードされる。ま
た、SRフリップフロップ12は、パルス信号WINL
Dの入力によりORゲート14のセットリセット信号を
セット「L」として出力する。ORゲート14は、その
後、ウィンドウ信号wが「L」になったとき「L」にな
り、ダウンカウンタ16を駆動するカウンタ信号ENを
「L」とする。すると、ダウンカウンタ16が基準クロ
ック信号CLKにより動作を開始する。ダウンカウンタ
16が動作中に同期パタン検出パルス信号が発生する
と、カウンタ信号ENが「H」になり、ダウンカウンタ
16の動作が停止される。ダウンカウンタ16の出力値
のカウント値Qnが減算器18に入力されると、Qn−
(W−1)/2の演算処理が行なわれ、その結果がオフ
セット値として出力される。
【0020】以上の動作を繰り返すことにより、オフセ
ット値として受信同期の確立された全ての子局の補正値
が随時計測できる。
【0021】このようにして測定された補正値は、コー
ド化されて伝送路4を通じて各子局2a〜2cに通知さ
れる。各子局は、自局あての補正値を取り込み、遅延補
正処理を行なって親局に対してバースト信号を送信す
る。
【0022】各子局の送信処理部20は、従来と同じ構
成のブロックであり、初期設定時に設定された送信遅延
量に基づくタイミングで親局への送信データを遅延付加
部21に出力する。遅延付加部21は、図3に示すよう
に、累積加算器22、シフトレジスタ24およびセレク
タ26からなり、累積加算器22は、親局から送信され
たオフセット値が入力されると、その値を累積加算して
オフセット補正の累積値としてセレクタ26に送る。こ
の累積値が所定の閾値を越えると補正限界信号ALMが
出力される。シフトレジスタ24は、入力された送信デ
ータを位相シフトしてデータ列としてセレクタ26に送
る。セレクタ26は、このデータ列のうちからオフセッ
ト補正の累積値により選択されたデータを送信データと
して出力する。
【0023】例えば、ある子局が親局から受信したオフ
セット値が図2の(a),(b),(c)の順に
「0」、「4」、「−3」であったとすると、送信遅延
量が(a)では初期設定時に設定された値のまま、
(b)では初期設定値に4ビット分付加され、(c)で
は初期設定値に(0+4−3)=1ビット分が付加され
る。
【0024】
【発明の効果】上述のように本発明の光分岐システムの
同期遅延補正方法と装置は、親局が開く各子局のウイン
ドウの中心をそれぞれ受信するバースト信号の予め期待
される同期確立点に合わせ、このウインドウの中心から
実際に受信したバースト信号の同期確立点までのオフセ
ット値を測定して各子局の送信タイミングを補正するこ
とにより、親局が各子局から受信するバースト信号の同
期検出位置をウインドウの中心に保持することが可能と
なり、同期外れの発生を長期間にわたり抑制できる効果
がある。
【0025】また、同期遅延補正を子局側で個別に行な
うことにより、親局側で各子局別に割り当てる遅延量を
補正しなくとも同期を維持できる効果がある。
【0026】さらに、同期検出位置を長期間保持可能と
することにより、ウインドウ幅を縮小することも可能と
なり、データ信号速度の高速化または処理するトラヒッ
ク量の増加を図ることができる効果がある。
【図面の簡単な説明】
【図1】本発明の遅延補正値検出方式の1実施例のブロ
ック図である。
【図2】バースト信号の同期タイミング図である。
【図3】子局の遅延補正処理回路のブロック図である。
【図4】スター型光分岐システムのブロック構成図であ
る。
【符号の説明】
1 親局 2a〜2c 子局 3 スターカプラ 4 光ファイバ伝送路 10 バースト受信同期部 11 オフセット値(遅延補正値)測定部 12 SRフリップフロップ 14 ORゲート 16 ダウンカウンタ 18 減算器 20 送信処理部 21 遅延付加部 22 累積加算器 24 シフトレジスタ 26 セレクタ W,Wa,Wb,Wc ウィンドウ P,Pa,Pb,Pc 同期パターン検出パルス

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 受信するバースト信号の期待される同期
    確立点を中心として所定時間長のウィンドウを開くバー
    スト受信同期回路及び前記ウィンドウの中心から受信し
    たバースト信号の同期確立点までのオフセット値を測定
    する測定回路を備えた親局と、おのおのが前記親局にス
    ター型に接続され、かつ、前記親局から通知されるオフ
    セット値によりバースト信号の同期遅延誤差を補正する
    補正回路とを備えた複数の子局とからなる光分岐システ
    ムのバースト信号の同期遅延を補正する同期遅延装置に
    おいて、 前記測定回路は、前記ウィンドウの所定時間長が初期値
    として入力設定される初期値設定手段と、 前記ウィンドウが開かれたときから受信したバースト信
    号が検出されるまでの時間を前記初期値から基準クロッ
    クにより減算して計数するダウンカウンタ手段と、 前記ダウンカウンタ手段の計数値から前記初期値の1/
    2の値を減算してオフセット値として出力する減算手段
    とを有することを特徴とする光分岐システムの同期遅延
    補正装置。
JP6300711A 1994-12-05 1994-12-05 光分岐システムの同期遅延補正装置 Expired - Lifetime JP2720798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6300711A JP2720798B2 (ja) 1994-12-05 1994-12-05 光分岐システムの同期遅延補正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6300711A JP2720798B2 (ja) 1994-12-05 1994-12-05 光分岐システムの同期遅延補正装置

Publications (2)

Publication Number Publication Date
JPH08163167A JPH08163167A (ja) 1996-06-21
JP2720798B2 true JP2720798B2 (ja) 1998-03-04

Family

ID=17888178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6300711A Expired - Lifetime JP2720798B2 (ja) 1994-12-05 1994-12-05 光分岐システムの同期遅延補正装置

Country Status (1)

Country Link
JP (1) JP2720798B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439006B2 (ja) * 2009-03-30 2014-03-12 株式会社フジクラ 半2重−全2重変換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557736B2 (ja) * 1972-02-17 1980-02-28
DE3423640A1 (de) * 1984-06-27 1986-01-09 Standard Elektrik Lorenz Ag, 7000 Stuttgart Funksystem
JPS62276942A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd 情報伝送装置

Also Published As

Publication number Publication date
JPH08163167A (ja) 1996-06-21

Similar Documents

Publication Publication Date Title
EP1564919B1 (en) Enhancements to time synchronization in distributed systems
JP4207329B2 (ja) フレーム同期回路
EP1852990B1 (en) Device and method for time synchronization in distributed control system
KR100577465B1 (ko) 동기방법 및 브릿지
Hartwich et al. The configuration of the CAN bit timing
JP3357397B2 (ja) ビットエラー率の測定の間のスリップ検出
US20110026572A1 (en) Baud rate error detection circuit and baud rate error detection method
US4507779A (en) Medium speed multiples data
JP2720798B2 (ja) 光分岐システムの同期遅延補正装置
US5619532A (en) Digital communication system
JPH04137935A (ja) クロック生成装置とデータ送受信装置及びその方法
EP0065641A1 (en) Synchronizer for medium speed multiplex data
JP3123805B2 (ja) 時分割多重通信方式のフレーム同期方法
JPH02217035A (ja) 待ち時間を減少させる回路を有するデマルチプレクサ
JPS61245731A (ja) 同期補正回路
JP2697421B2 (ja) ディジタル伝送システムのフレーム同期回路
JPS59502009A (ja) パケツト形式の高速デ−タを受信する装置
JPH0134489B2 (ja)
JP3033543B2 (ja) フレーム同期回路
JP3267581B2 (ja) フレーム同期方法及び装置
JPH04216233A (ja) フレーム同期装置
JP2864530B2 (ja) フレーム同期監視方式
JP2616622B2 (ja) フレーム相関装置
JPH0372736A (ja) フレーム同期方式
JPS5853219A (ja) 周期修正回路