JP2715273B2 - パチンコ機 - Google Patents
パチンコ機Info
- Publication number
- JP2715273B2 JP2715273B2 JP7169340A JP16934095A JP2715273B2 JP 2715273 B2 JP2715273 B2 JP 2715273B2 JP 7169340 A JP7169340 A JP 7169340A JP 16934095 A JP16934095 A JP 16934095A JP 2715273 B2 JP2715273 B2 JP 2715273B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- display
- ground
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pinball Game Machines (AREA)
- Display Devices Of Pinball Game Machines (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パチンコ機を制御する
制御回路の誤動作を防止する手段を備えたパチンコ遊技
機に関する。 【0002】 【従来の技術】近年、パチンコ機は、役物をソレノイド
によって駆動させたり、パチンコ機に多数配備されたL
EDやランプ等を表示駆動させるためにCPUなどを用
いて電子的に制御するものが開発されている。 【0003】このような電子制御式のパチンコ機におい
ては、その制御回路は通常CPUやROM及びトランジ
スタ等の電子部品を1枚のプリント基板に集約し、保護
ケース内に収納されている。さらに、保護ケース内にノ
イズが侵入し、制御回路の誤動作がおきることを防止す
るために、保護ケースを金属製にするなどの対策が施さ
れている。 【0004】しかしながら、制御回路とソレノイドやL
ED、ランプ等とを接続している配線あるいは制御回路
に供給される電源配線については無防備であるため、そ
れらの配線にノイズが侵入する可能性がある。配線に侵
入したノイズは制御回路内に侵入し、制御回路の誤動作
を招く虞れがあった。 【0005】 【発明が解決しようとする課題】本発明の目的は、ノイ
ズが侵入しやすい環境におかれている配線等からノイズ
が侵入したとしても、制御回路の誤動作を防止できるパ
チンコ機を提供することにある。 【0006】 【課題を解決するための手段】本発明のパチンコ機は、
電気的駆動装置を駆動する駆動回路部と、前記駆動回路
部を制御する制御部と、前記駆動回路部ならびに制御部
にそれぞれ作動電源を供給する電源部とを備えたもので
あって、上記課題を解決するために、第1アースと該第
1アースと電気的に区別された第2アースとを設け、前
記電源部には、電源が入力される1つの電源入力部と、
前記駆動回路部に作動電源を供給する第1の電源出力部
と、前記制御部に作動電源を供給する第2の電源出力部
とを設け、前記第1の電源出力部を第1のコンデンサを
介して前記第1アースに接続し、前記第2の電源出力部
を第2のコンデンサを介して前記第2アースに接続し、
前記駆動回路部を前記第1アースに接地し、前記制御部
を前記第2アースに接地したことを特徴とする。 【0007】 【作用】電源部は、第1の電源出力部から電気的駆動装
置を駆動する駆動回路部に駆動回路部用の作動電圧を供
給し、第2の電源出力部から制御部に制御部用の作動電
圧を供給する。 【0008】第1の電源出力部を第1のコンデンサを介
して第1アースに接続し、第2の電 源出力部を第2のコ
ンデンサを介して第2アースに接続し、駆動回路部を第
1アースに接地し、制御部を第2アースに接地した構成
は、駆動回路部に侵入したノイズを第1の電源出力部ま
たは第1のアースを介して第1のコンデンサにより吸収
する。第2アースが第1アースと電気的に区別された構
成は、制御回路部に侵入し、第1のアースを経由したノ
イズの影響が第2のアースに接地した制御部に及ぼさな
いよう防止することを可能とする。第2のコンデンサ
は、その充電作用によりノイズを吸収し、パチンコ機に
配備された各制御部の誤動作を防止する。 【0009】 【実施例】以下、図面を参照して本発明の一実施例を説
明する。図1に示すように、パチンコ遊技機の遊技盤1
には通常の入賞穴2〜8に加え、始動口としてのチャッ
カ11〜13及び可変入賞口としてのアタッカ14がそ
れぞれ所定の位置に設けられ、また、アタッカ14の内
部略中央には上端開口を介して遊技球が飛入可能な特別
の入賞領域としての中央ポケット15が配設されてい
る。アタッカ14はその前面に可動扉16を備え、該可
動扉16が遊技盤1の裏面に固設した可動扉駆動ソレノ
イド17(図2参照)にて駆動されて開成したとき開口
するようになっている。 【0010】遊技盤1の裏面に設けた入賞球誘導通路
(図示せず)途中の所定位置に各々配された3つの常開
形マイクロスイッチよりなる始動スイッチ(GOスイッ
チ)18(図2参照)はチャッカ11〜13の出口から
流出し、誘導通路に沿って落下する入賞球の通過時に閉
成してチャッカ11〜13への入賞を検出する。また、
常閉形近接スイッチよりなるカウントスイッチ19が中
央ポケット15の周壁及び案内板20にて画成した入賞
球落下経路内に配され、中央ポケット15を介してある
いはこれを介さずアタッカ14内へ遊技球が入賞したと
き開成作動して斯かる入賞を検出する。さらに、常開形
マイクロスイッチよりなる中央ポケットスイッチ(Vス
イッチ)21が中央ポケット15の中間部に臨んで配さ
れ、該ポケット15への入賞を検出するようになってい
る。 【0011】遊技盤1の中央部には上部及び下部デジタ
ル表示器22,23が配され、上部表示器22はセブン
セグメント形発光ダイオード(LED)よりなる単一の
表示部を含み、チャッカ11〜13への入賞回数を表示
し、一方、下部表示器23は各々セブンセグメント形発
光ダイオードよりなる第1〜第3表示部23a〜23c
で構成され、後述のように遊技進行状況に応じた表示内
容を表示する。 【0012】符号24,25は中央ポケット15及びチ
ャッカ11〜13への入賞時に点滅または点灯作動する
中央ポケットランプ(Vランプ)及び始動ランプ(GO
ランプ)を夫々示し、符号26は、遊技機の枠体前面に
設けられた後述のLED回転動作を停止させるための常
開形押ボタン式停止スイッチである。また、遊技盤1の
裏面にはスピーカ27(図2参照)が取付けられてい
る。 【0013】図2はパチンコ遊技機の回路構成の概略を
示し、上述の各種スイッチ18,19,21,26は、
これらスイッチの開成状態に応じたレベルの各種入賞表
示信号S1〜S3及びLED回転停止信号S4を出力す
るスイッチ入力検出回路30を介して入出力回路40の
入力ポートに接続されている。 【0014】中央処理装置(CPU)50はデータバ
ス、アドレスバス及びコントロールバスを介して入出力
回路40の入出力ポートに接続されると共に後述の制御
プログラム等を記憶しているリードオンリメモリ(RO
M)51及びCPU50に於て実行される各種演算及び
判別結果等を記憶するランダムアクセスメモリ(RA
M)52に接続されている。 【0015】クロック回路53は所定周期のクロック信
号S5を発生させ、これをCPU50及びリセット回路
54に供給し、該リセット回路54はクロック信号S5
を分周して後述の制御プログラムの実行を開始させるリ
セット信号S6を発生させCPU50に供給する。 【0016】電源回路55は外部交流電源に接続され、
CPU50等に所要の直流電圧を供給する。入出力回路
40の出力ポートにはCPU50からの入賞表示信号S
1〜S3等に応じた制御出力信号S11〜S16が供給
され、該出力ポートに接続された各種駆動回路61〜6
6は、該制御出力に従い可動扉駆動ソレノイド17等の
各種作動部の対応するものを後述のようにそれぞれ駆動
する。 【0017】図3は、図2の回路の詳細を示し、同図に
於て、スイッチ入力検出回路30は第1〜第6入力端子
301〜306を有し、第1,第3及び第4入力端子3
01,303,304にはGOスイッチ18,停止スイ
ッチ26及びVスイッチ21の各一端が接続され、これ
ら各スイッチの他端は第2入力端子302を介して接地
されている。 【0018】特定入賞領域への入賞時あるいはLED回
転停止要求時にはスイッチ18,26,21のいずれか
が一時的に閉成し、斯く閉成したスイッチを介してイン
バータ311,312または313の入力側が接地さ
れ、入賞表示信号S1,S3,LED回転停止信号S4
の対応するものがハイレベル状態となる。 【0019】スイッチ入力検出回路30は、該回路30
とカウントスイッチ19との結線切断状態等を検出する
ための異常状態検出回路320を含み、該回路320は
カウントスイッチ19が接続されたスイッチ入力検出回
路30の第5,第6入力端子305,306と入出力回
路40間に介在している。 【0020】異常状態検出回路320に於て抵抗32
1,322及びインバータ323よりなる直列回路は第
5入力端子305と入出力回路40の入力ポートPC間
に接続され、また、抵抗324及びコンデンサ325は
各一端が抵抗321,322の結合点及び抵抗322と
インバータ323との結合点に接続され、各他端が接地
されている。そして、抵抗326,コンデンサ327及
び定電圧ダイオード328の各一端は第6入力端子30
6に接続され、抵抗326の他端は電源回路55の第3
出力端子553aに、また、コンデンサ327及びダイ
オード328の各他端は接地されている。 【0021】第5,第6入力端子305,306は、通
常、常閉形カウントスイッチ19を介して接続状態にあ
り、コンデンサ325は抵抗326,321,322を
介して電源回路55からの供給電流により充電され、そ
の両端電圧は所定レベル以上になり、従ってインバータ
323の出力S2はローレベル状態に維持されている。
一方、アタッカ14への入賞に伴い、カウントスイッチ
19が一時的に開成すると、電源回路55の第3出力端
子553aが抵抗326,321,324を介して接地
され、かつコンデンサ325が抵抗322,324を介
して放電し、出力S2はハイレベル状態に移行する。こ
のハイレベル状態はスイッチ19が閉成位置に復帰し、
コンデンサ325が再充電されるまで一時的に継続す
る。 【0022】しかしながら、例えばカウントスイッチ1
9とスイッチ入力検出回路30との結線が切断された場
合にはインバータ323は供給遮断状態に、また、コン
デンサ325は放電状態にあり、インバータ323の出
力S2はハイレベル状態に維持されたままになる。斯か
る異常状態は、結線切断時以外にも例えばカウントスイ
ッチ19の近傍に遊技球を固定保持して該スイッチを入
賞状態に強制的に維持し、実際の入賞回数とは無関係に
1回だけ入賞を検出し続けるように不正改造した場合に
生じる。 【0023】入出力回路40はプログラム可能な周辺イ
ンタフェイス(PPI)用LSIより構成され、入力ポ
ートPC4〜PC7に入賞表示信号及びLED回転停止
要求信号S1〜S4を、出力ポートPA0〜PA6,P
B0〜PB6,PC0〜PC3に制御出力信号S11〜
S16をそれぞれ保持すると共に、コントロールレジス
タに供給される,CPU50の書込み,読出し指令に従
い、CPU50との間でこれら各種の信号を授受可能に
されている。 【0024】入出力回路40のRESET端子には遊技
機の誤動作防止のための入出力回路用リセット回路40
0が接続され、該回路400は抵抗401,コンデンサ
402,ダイオード403及びインバータ404にて構
成されている。 【0025】抵抗401の一端は電源回路55の第4出
力端子554aに、他端はコンデンサ402を介して接
地され、また、ダイオード403は電源回路55とコン
デンサ402間にかつ抵抗401と並列に接続され、イ
ンバータ404は抵抗401とコンデンサ402との結
合点と入出力回路40のRESET端子間に介在してい
る。 【0026】このリセット回路400は電源投入時、す
なわち電源回路55の外部交流電源への接続時にハイレ
ベルのリセット出力S7を出力する。該リセット出力S
7は電源投入時からからコンデンサ402の両端電圧が
所定レベルに到達するまでの間に亙って持続し、入出力
回路40はリセット出力S7を供給されるとその後一定
時間に亙り入力モードに維持され、駆動回路61〜66
への制御出力S11〜S16の供給が禁止される。 【0027】RAM52はデータ記憶領域を有し、CP
U50の書込み指令に従い、該記憶領域の各所定番地に
チャツカ11〜13への入賞,ポケット15への入賞及
びLED回転停止要求の有無を表示するスイッチフラグ
情報,チャツカ11〜13への入賞回数を表わすデータ
(記憶始動数),中央ポケット15への入賞回数を表わ
すデータ,後述の制御プログラムにおける判別に用いる
コマンドデータ、並びにソレノイド17等の各種作動部
を駆動させるための制御出力データ等が記憶される。 【0028】電源回路55は、外部交流電源に接続され
る1つの電源入力部550を有するブリッヂ整流器55
1,平滑回路552,553及びこれらの後段に配さ
れ、スイッチングレギュレータ用コントロールIC55
4bを主要要素とする定電圧回路554を含み、定電圧
回路554の上流側に駆動回路用の電源電圧を供給する
各出力端子551a〜553aからなる第1の電源出力
部が設けられ、各駆動回路の作動電源を供給するよう構
成され、定電圧回路554の下流側に制御部用の電源電
圧を供給する出力端子554aからなる第2の電源出力
部が設けられ、制 御部の作動電源を供給するように構成
されている。 【0029】すなわち、第1の電源出力部の一部である
第1出力端子551aは各種ランプ24,25に、第1
の電源出力部の一部である第2出力端子552aは可動
扉駆動ソレノイド17及び上部,下部表示器22,23
に、第1の電源出力部の一部である第3出力端子553
aは音駆動回路66,カウントスイッチ19及びコント
ロールIC554bの各電源入力端子に接続され、これ
ら要素に所定直流電圧例えば24Vを供給し、また、第
2の電源出力部としての第4出力端子554aはCPU
50,ROM51,RAM52等を構成する各ICに接
続され、所定直流電圧例えば5Vを供給する。 【0030】符号555は各種コンデンサが並列接続さ
れてなるラインノイズ消去回路であり、定電圧回路55
4の出力側に設けられ、並列接続された各種コンデンサ
の平滑作用により静電ノイズを吸収し、各制御回路に電
源を供給する第4出力端子554aの定電圧(5V)を
保証する。 【0031】ソレノイド駆動回路61はトランジスタ6
11よりなり、該トランジスタ611はベースが入出力
回路40の出力ポートPB2に接続され、該ポートから
の制御出力S11がハイレベルのとき導通して回路61
の出力端子612,613間に介在する可動扉駆動ソレ
ノイド17を付勢させる。 【0032】上部表示器駆動回路62は、IC700と
IC800の一部とIC700の後段に配されたトラン
ジスタ711〜717とよりなり、入出力回路40の出
力ポートPA6〜PA0からの各セブンセグメント駆動
信号と出力ポートPC3からのコモン駆動信号とよりな
る制御出力信号S12に応じて上部表示器22を駆動す
る。 【0033】一方、下部表示器駆動回路63は、上記回
路62と略同様に構成され、出力ポートPA6〜PA0
からの各セブンセグメント駆動信号と出力ポートPC2
〜PC0からの第1〜第3表示部用コモン駆動信号とよ
りなる制御出力S13に応じて下部表示器23の第1〜
第3表示部23a〜23cを駆動する。上部及び下部表
示器22,23の各表示部のセグメントは、トランジス
タ出力端子721〜723とIC出力端子811〜81
4間にそれぞれ接続されている。 【0034】中央ポケットランプ駆動回路及び始動ラン
プ駆動回路64,65はベースが入出力回路40の出力
ポートPB1,PB0に接続されたトランジスタ64
1,651よりそれぞれなり、該ポートPB1,PB0
からの制御出力信号S14,S15がハイレベルのと
き、トランジスタ641,651の出力端子642,6
52と両回路64,65の電源入力端子643,653
間にそれぞれ介在する中央ポケットランプ24,始動ラ
ンプ25を点灯駆動する。 【0035】音駆動回路66は第3図のIC800の一
部と第4図に示すサウンド回路660とよりなり、該サ
ウンド回路は、基本発信回路部661,開口音声発生部
662,電圧−周波数変換部663及び増幅回路部66
4で構成されている。 【0036】この音駆動回路66は、その出力端子66
5,666間に接続されたスピーカ27を入出力回路4
0からの制御出力信号S16,詳しくは、該回路40の
出力ポートPB3〜PB5からの第1〜第3音制御信号
S16a〜S16cに応じて駆動するもので、第1音制
御信号S16aがハイレベルのとき基本発信回路部66
1からの発信波形はダイオード661aに出力されず、
第2音制御信号S16bがローレベルのときダイオード
662aを介して変換部663に出力され、また、第3
音制御信号S16cがハイレベルのときスピーカ27を
消勢するような回路構成になっている。 【0037】図3に示すように、第1の電源出力部を構
成する各供給端子551a,552a,553aは、電
解コンデンサ560,561よりなる第1のコンデンサ
を介して図3において横3本線で表わしている第1アー
ス556に接地され、前述の各駆動回路部のIC70
0、IC800、トランジスタ611、トランジスタ6
41、トランジスタ651が第1アース556に接地さ
れている。また、前記電解コンデンサと第1アース55
6との結線から分岐して−ライン559が設けられ、−
ライン559は抵抗557を介して第1アース556よ
りも低い電位に定められている第2アース558に接続
されている。なお、図3において第2アース558は、
斜め線で表わしている。第2の電源出力部を構成する第
4出力端子554aは、各コンデンサを複数並列接続し
てなる第2のコンデンサにより構成されたラインノイズ
消去回路555を介して第2アース558に接地され、
制御部、例えば、入出力回路40、CPU50、ROM
51、RAM52、入出力回路用リセット回路400、
リセット回路54、スイッチ入力検出回路30等が、第
2アース558に接地されており、例えば、Vランプ2
4が接続されている接続端子642,643等から侵入
する静電ノイズを第1アース556に流下させて逃がす
ことにより、制御用電源電圧が駆動回路部側からの影響
を受けないように構成されている。 【0038】図5は、CPU50に於て実行される制御
プログラムのフローチャートを示し、該プログラムはリ
セット回路54からのリセット信号S6に従い周期的に
実行される。まず、ステップ501に於て電源投入時か
否かが判別され、その答が肯定(Yes)ならば初期化
処理に移行し(ステップ502)、RAM52内のスイ
ッチフラグ、入賞回数データ,コマンドデータ及び制御
出力データ等をクリアすると共に、CPU50内のリフ
レッシュカウンタ(図示せず)にて乱数を発生させ、こ
れを下部表示器23の表示データとして用い、入賞確率
がランダムになるようにしている。なお、電源投入時、
リセット回路400が作動し入出力回路40が入力モー
ド保持され、誤った制御出力による遊技機の作動が防止
される。 【0039】次いで、ステップ503に移行してスイッ
チ入力検出回路30の異常状態検出回路320から供給
される入賞表示信号S2のレベルが所定時間に亙ってハ
イレベル状態にあるか判別する。斯かる判別のためカウ
ントスイッチ19の開成動作時に発生する正極性パルス
出力S2の通常の持続時間より長い所定時間例えば1秒
にセットしたソフトタイマを出力S2がハイレベルに移
行した時点で起動させ、CPU50によりソフトタイマ
がタイムアップしたか否かを監視するようにしている。 【0040】カウントスイッチ19の正常作動時、ステ
ップ503の判別結果は否定となりステップ504に移
行する。チャッカ11〜13の入賞が未だない場合、チ
ャッカへの入賞回数を表わす始動記憶数は0であるの
で、次いで、LED回転中か否かが判別される(ステッ
プ506)。コマンドデータの内容が0で、LED回転
中を表わす1ではないのでこの判別結果は否定となり、
また、次いで順次実行されるステップ507〜510で
の判別の答のいずれもが否定となる。従って、可動扉駆
動ソレノイド17,ランプ24,25及びスピーカ27
が消勢状態に維持され(ステップ511)、本プログラ
ムの今回ループが終了する。 【0041】一方、遊技球がチャッカ11〜13のいず
れかに入賞すると、始動スイッチ18が閉成し、スイッ
チ入力検出回路30の入力端子301,302が接続状
態となり、インバータ131の出力S1がハイレベル状
態となる。ハイレベル出力S1に応じたスイッチフラグ
の内容に基づき、ステップ504での判別結果が肯定と
なり始動記憶数に1が加算される(ステップ505)。 【0042】なお、連続入賞の場合、所定回数例えば4
回までに限り斯かる加算が実行される。次いで、コマン
ドデータの内容が未だ0なので、ステップ506〜51
1を介してステップ512に至ると、始動記憶数ありと
判別され、この記憶数が上部表示器22に表示される。
そして、始動数から1が減算され(ステップ513)、
CPU50内のソフトタイマが所定最大LED回転時間
例えば5秒にセットされた後(ステップ514)、コマ
ンドデータが0からLED回転中を表わす1へ更新され
(ステップ515)、本プログラムの今回ループが終了
する。 【0043】次回ループのステップ506の答えは肯定
となり、LED回転処理が行われ(ステップ516)、
制御出力S13に従う下部LED駆動回路63により下
部表示器23の各表示部23a〜23cの表示内容が1
ずつ更新される。LED回転をランダム化すべく、各表
示部23a〜23cの表示更新周期は例えば1:2:3
に設定される。このLED回転処理は所定最長時間の経
過時に自動的に停止しまたは押ボタン停止スイッチ26
が押圧操作された後に開放された時点(すなわち正極性
パルス出力S2の立下り時)に停止し、このときコマン
ドデータはLED回転停止を表わす2に更新される。そ
して、LED回転処理中は、制御出力S15,S16に
従う始動ランプ及び音駆動回路65,66の各出力に応
じて始動ランプ25が点灯し、かつスピーカ27から回
転音が出力される。 【0044】次回ループのステップ507の判別結果は
肯定となり、LED回転停止処理(ステップ517)に
移行し、各表示部23a〜23cの表示内容が順次停止
される。詳しくは、LED回転停止のランダム性を確保
すべく、RAM52の所定番地にリセット信号S6発生
毎に更新され、例えば0乃至4の値のいずれかをとるL
ED回転停止用のランダム制御情報を記憶させる一方、
前述の所定最長時間経過時または押しボタン26の押圧
開放時から斯かる時点でのランダム制御情報の値に応じ
た5種類の所定時間のいずれかが経過したときに第1表
示部23aの表示内容の更新を、次いで表示部23b,
23cの更新を順次停止させている。そして、コマンド
データをLED判定中を表わす3に更新する。 【0045】したがって、LED回転停止処理の完了直
後のループにおいてステップ508の答えは肯定とな
り、LED判定処理(ステップ518)に移行し、下部
表示器23の表示内容をこれに対応するRAM52内の
表示データに基づいて判別する。判別の結果、表示器2
3の第1〜第3表示部23a〜23cに表示された3桁
のデジタル数がゾロ目でなければCPU50内のソフト
タイマを第1の所定時間例えば0.4秒にセットする一
方、偶数のゾロ目であれば第2の所定時間例えば6秒
に、また、奇数のゾロ目であれば(大当り入賞)、第3
の所定時間例えば20秒にセットする。また、コマンド
データをアタッカ開成中を表わす4に更新する。 【0046】本プログラムの次回ループにおけるステッ
プ509での判別の答は肯定となり、アタッカ開成処理
が実行される(ステップ519)。すなわち、制御出力
S11に伴うソレノイド駆動回路61にてソレノイド1
7が作動し、アタッカ14の可動扉16を表示器23の
表示数の組合せに応じてセットされた時間に亙り開成さ
れる。但し、大当り入賞時には、第3の所定時間が経過
しなくともアタッカ14への入賞回数が10回に達する
と可動扉16は閉成される。 【0047】さらに、アタッカ開成中、始動ランプ25
を点灯させると共にスピーカ27から開口音を出力させ
る。また、中央ポケット15への入賞時、中央ポケット
ランプ26を点滅させる一方、斯かる入賞の回数が所定
回数例えば10回に達していない限り入賞を表示するフ
ラグ情報をRAM52内に記憶する。 【0048】アタッカ開成後、第1,第2または第3の
所定時間が経過すると、コマンドデータがデイレイ処理
中を表わす5に更新され、次回ループのステップ510
の判別結果が肯定となるので、デイレイ処理が実行され
る(ステップ520)。すなわち、前述のフラグ情報に
基づき中央ポケット15への入賞無しと判別されると、
前述のステップ511に移行する一方、斯かる入賞があ
ればアタッカ14を再度開成させる。従って、中央ポケ
ット15へ入賞を条件としてアタッカ14は連続的に1
0回に亙って開成可能にされている。 【0049】ステップ503での判別結果が肯定すなわ
ちカウントスイッチ19の作動等に異常があると、非作
動化処理に移行し(ステップ521)、RAM52内に
保持した制御出力データをクリアしてソレノイド17等
の作動部をすべて消勢し、遊技機を非作動化させる。 【0050】図6は、CPU50により実行される下部
デジタル表示器用制御プログラムのフローチャートを示
す。上述のように、遊技者の入賞利益に多大な影響を与
えるアタッカ14の開閉は、表示器23の表示数の組合
せに応じてなされると共にアタッカ14及び中央ポケッ
ト15への入賞回数に応じてなされ、これら入賞回数等
の遊技進行状況を表わすパラメータ値及びアタッカ14
の開閉動作がこれらパラメータ値に応じて正確になされ
ているか否かは遊技者の関心を惹くものである。そこ
で、以下のように、一つの表示器23を複数の表示モー
ドで駆動し、種々の表示内容を表示する。 【0051】ステップ602〜603の判別結果のいず
れかが肯定すなわちLED回転乃至LED判定処理のい
ずれかを実行中ならば、制御出力S13に従う下部LE
D駆動回路63の出力により下部デジタル表示器23に
第1表示モードをとらしめ、表示器23の各表示部23
a〜23cに0乃至9のいずれかのデジタル数字をそれ
ぞれ表示させる(ステップ604〜606)。なお、上
述のようにLED回転中はこのデジタル数字は更新され
る。 【0052】一方、ステップ601〜603及び607
の判別の答えがいずれも否定すなわちLED判定処理に
より表示器の3桁の表示数が奇数のゾロ目ではないと判
別されると、LED駆動停止処理に移行して各表示部2
3a〜23cが消勢され(ステップ608)、本プログ
ラムの今回のループを終了する。 【0053】ステップ607で表示器23の表示数のゾ
ロ目であると判別されると、下部LED駆動回路63の
出力に応じて表示器23の表示モードは第1モードから
第2モードへ切換えられ、RAM52内の入賞回数表示
データに基づき、表示器23の第1及び第3表示部23
a,23cに中央ポケット15への継続入賞回数及びア
タッカ14の各開成動作中におけるアタッカ14への入
賞回数が、第2表示部23bに表示されるハイフンによ
り区別されてそれぞれ表示される(ステップ609〜6
11)。 【0054】この第2表示モードは、アタッカ開成処理
またはデイレイ処理実行中継続する(ステップ612,
613)。すなわち、アタッカ開成中、中央ポケット1
5への入賞がなければ、アタッカ開成終了後直ちにLE
D駆動停止処理がなされる一方(ステップ608)、斯
かる入賞があればアタッカ開成終了後のデイレイ処理中
も第2表示モードを維持してアタッカ14の開成開始を
待ち、アタッカ14が再度開成したならば第2表示モー
ドでの表示を再開する。 【0055】上記実施例では可動扉16の開成阻止条件
パラメータとしてアタッカ14への入賞球数を用いた
が、これに代えてアタッカ14の開成時間を用いてもよ
い。この場合、アタッカ14の開成時間が所定時間を越
えたとき遊技機を非作動化すればよい。 【0056】 【発明の効果】本発明のパチンコ遊技機によれば、駆動
回路部の作動による影響や駆動回路部に侵入したノイズ
は第1の電源出力部または第1アースを介して第1のコ
ンデンサによって吸収するので、第1アースと電気的に
区別された第2アースに接地した第2の電源出力部が供
給する制御部用の作動電圧に駆動回路部側からの影響が
及ばないように防止することができ、第2の電源出力部
に設けた第2のコンデンサの充電作用により制御部用の
作動電圧のノイズを取り除き安定化することができ、総
じて、パチンコ遊技の全体を制御している制御部に作動
電源を供給する制御部用電源の電圧変動を防止すること
が可能となって、各制御部の誤動作を防止することがで
きる。
制御回路の誤動作を防止する手段を備えたパチンコ遊技
機に関する。 【0002】 【従来の技術】近年、パチンコ機は、役物をソレノイド
によって駆動させたり、パチンコ機に多数配備されたL
EDやランプ等を表示駆動させるためにCPUなどを用
いて電子的に制御するものが開発されている。 【0003】このような電子制御式のパチンコ機におい
ては、その制御回路は通常CPUやROM及びトランジ
スタ等の電子部品を1枚のプリント基板に集約し、保護
ケース内に収納されている。さらに、保護ケース内にノ
イズが侵入し、制御回路の誤動作がおきることを防止す
るために、保護ケースを金属製にするなどの対策が施さ
れている。 【0004】しかしながら、制御回路とソレノイドやL
ED、ランプ等とを接続している配線あるいは制御回路
に供給される電源配線については無防備であるため、そ
れらの配線にノイズが侵入する可能性がある。配線に侵
入したノイズは制御回路内に侵入し、制御回路の誤動作
を招く虞れがあった。 【0005】 【発明が解決しようとする課題】本発明の目的は、ノイ
ズが侵入しやすい環境におかれている配線等からノイズ
が侵入したとしても、制御回路の誤動作を防止できるパ
チンコ機を提供することにある。 【0006】 【課題を解決するための手段】本発明のパチンコ機は、
電気的駆動装置を駆動する駆動回路部と、前記駆動回路
部を制御する制御部と、前記駆動回路部ならびに制御部
にそれぞれ作動電源を供給する電源部とを備えたもので
あって、上記課題を解決するために、第1アースと該第
1アースと電気的に区別された第2アースとを設け、前
記電源部には、電源が入力される1つの電源入力部と、
前記駆動回路部に作動電源を供給する第1の電源出力部
と、前記制御部に作動電源を供給する第2の電源出力部
とを設け、前記第1の電源出力部を第1のコンデンサを
介して前記第1アースに接続し、前記第2の電源出力部
を第2のコンデンサを介して前記第2アースに接続し、
前記駆動回路部を前記第1アースに接地し、前記制御部
を前記第2アースに接地したことを特徴とする。 【0007】 【作用】電源部は、第1の電源出力部から電気的駆動装
置を駆動する駆動回路部に駆動回路部用の作動電圧を供
給し、第2の電源出力部から制御部に制御部用の作動電
圧を供給する。 【0008】第1の電源出力部を第1のコンデンサを介
して第1アースに接続し、第2の電 源出力部を第2のコ
ンデンサを介して第2アースに接続し、駆動回路部を第
1アースに接地し、制御部を第2アースに接地した構成
は、駆動回路部に侵入したノイズを第1の電源出力部ま
たは第1のアースを介して第1のコンデンサにより吸収
する。第2アースが第1アースと電気的に区別された構
成は、制御回路部に侵入し、第1のアースを経由したノ
イズの影響が第2のアースに接地した制御部に及ぼさな
いよう防止することを可能とする。第2のコンデンサ
は、その充電作用によりノイズを吸収し、パチンコ機に
配備された各制御部の誤動作を防止する。 【0009】 【実施例】以下、図面を参照して本発明の一実施例を説
明する。図1に示すように、パチンコ遊技機の遊技盤1
には通常の入賞穴2〜8に加え、始動口としてのチャッ
カ11〜13及び可変入賞口としてのアタッカ14がそ
れぞれ所定の位置に設けられ、また、アタッカ14の内
部略中央には上端開口を介して遊技球が飛入可能な特別
の入賞領域としての中央ポケット15が配設されてい
る。アタッカ14はその前面に可動扉16を備え、該可
動扉16が遊技盤1の裏面に固設した可動扉駆動ソレノ
イド17(図2参照)にて駆動されて開成したとき開口
するようになっている。 【0010】遊技盤1の裏面に設けた入賞球誘導通路
(図示せず)途中の所定位置に各々配された3つの常開
形マイクロスイッチよりなる始動スイッチ(GOスイッ
チ)18(図2参照)はチャッカ11〜13の出口から
流出し、誘導通路に沿って落下する入賞球の通過時に閉
成してチャッカ11〜13への入賞を検出する。また、
常閉形近接スイッチよりなるカウントスイッチ19が中
央ポケット15の周壁及び案内板20にて画成した入賞
球落下経路内に配され、中央ポケット15を介してある
いはこれを介さずアタッカ14内へ遊技球が入賞したと
き開成作動して斯かる入賞を検出する。さらに、常開形
マイクロスイッチよりなる中央ポケットスイッチ(Vス
イッチ)21が中央ポケット15の中間部に臨んで配さ
れ、該ポケット15への入賞を検出するようになってい
る。 【0011】遊技盤1の中央部には上部及び下部デジタ
ル表示器22,23が配され、上部表示器22はセブン
セグメント形発光ダイオード(LED)よりなる単一の
表示部を含み、チャッカ11〜13への入賞回数を表示
し、一方、下部表示器23は各々セブンセグメント形発
光ダイオードよりなる第1〜第3表示部23a〜23c
で構成され、後述のように遊技進行状況に応じた表示内
容を表示する。 【0012】符号24,25は中央ポケット15及びチ
ャッカ11〜13への入賞時に点滅または点灯作動する
中央ポケットランプ(Vランプ)及び始動ランプ(GO
ランプ)を夫々示し、符号26は、遊技機の枠体前面に
設けられた後述のLED回転動作を停止させるための常
開形押ボタン式停止スイッチである。また、遊技盤1の
裏面にはスピーカ27(図2参照)が取付けられてい
る。 【0013】図2はパチンコ遊技機の回路構成の概略を
示し、上述の各種スイッチ18,19,21,26は、
これらスイッチの開成状態に応じたレベルの各種入賞表
示信号S1〜S3及びLED回転停止信号S4を出力す
るスイッチ入力検出回路30を介して入出力回路40の
入力ポートに接続されている。 【0014】中央処理装置(CPU)50はデータバ
ス、アドレスバス及びコントロールバスを介して入出力
回路40の入出力ポートに接続されると共に後述の制御
プログラム等を記憶しているリードオンリメモリ(RO
M)51及びCPU50に於て実行される各種演算及び
判別結果等を記憶するランダムアクセスメモリ(RA
M)52に接続されている。 【0015】クロック回路53は所定周期のクロック信
号S5を発生させ、これをCPU50及びリセット回路
54に供給し、該リセット回路54はクロック信号S5
を分周して後述の制御プログラムの実行を開始させるリ
セット信号S6を発生させCPU50に供給する。 【0016】電源回路55は外部交流電源に接続され、
CPU50等に所要の直流電圧を供給する。入出力回路
40の出力ポートにはCPU50からの入賞表示信号S
1〜S3等に応じた制御出力信号S11〜S16が供給
され、該出力ポートに接続された各種駆動回路61〜6
6は、該制御出力に従い可動扉駆動ソレノイド17等の
各種作動部の対応するものを後述のようにそれぞれ駆動
する。 【0017】図3は、図2の回路の詳細を示し、同図に
於て、スイッチ入力検出回路30は第1〜第6入力端子
301〜306を有し、第1,第3及び第4入力端子3
01,303,304にはGOスイッチ18,停止スイ
ッチ26及びVスイッチ21の各一端が接続され、これ
ら各スイッチの他端は第2入力端子302を介して接地
されている。 【0018】特定入賞領域への入賞時あるいはLED回
転停止要求時にはスイッチ18,26,21のいずれか
が一時的に閉成し、斯く閉成したスイッチを介してイン
バータ311,312または313の入力側が接地さ
れ、入賞表示信号S1,S3,LED回転停止信号S4
の対応するものがハイレベル状態となる。 【0019】スイッチ入力検出回路30は、該回路30
とカウントスイッチ19との結線切断状態等を検出する
ための異常状態検出回路320を含み、該回路320は
カウントスイッチ19が接続されたスイッチ入力検出回
路30の第5,第6入力端子305,306と入出力回
路40間に介在している。 【0020】異常状態検出回路320に於て抵抗32
1,322及びインバータ323よりなる直列回路は第
5入力端子305と入出力回路40の入力ポートPC間
に接続され、また、抵抗324及びコンデンサ325は
各一端が抵抗321,322の結合点及び抵抗322と
インバータ323との結合点に接続され、各他端が接地
されている。そして、抵抗326,コンデンサ327及
び定電圧ダイオード328の各一端は第6入力端子30
6に接続され、抵抗326の他端は電源回路55の第3
出力端子553aに、また、コンデンサ327及びダイ
オード328の各他端は接地されている。 【0021】第5,第6入力端子305,306は、通
常、常閉形カウントスイッチ19を介して接続状態にあ
り、コンデンサ325は抵抗326,321,322を
介して電源回路55からの供給電流により充電され、そ
の両端電圧は所定レベル以上になり、従ってインバータ
323の出力S2はローレベル状態に維持されている。
一方、アタッカ14への入賞に伴い、カウントスイッチ
19が一時的に開成すると、電源回路55の第3出力端
子553aが抵抗326,321,324を介して接地
され、かつコンデンサ325が抵抗322,324を介
して放電し、出力S2はハイレベル状態に移行する。こ
のハイレベル状態はスイッチ19が閉成位置に復帰し、
コンデンサ325が再充電されるまで一時的に継続す
る。 【0022】しかしながら、例えばカウントスイッチ1
9とスイッチ入力検出回路30との結線が切断された場
合にはインバータ323は供給遮断状態に、また、コン
デンサ325は放電状態にあり、インバータ323の出
力S2はハイレベル状態に維持されたままになる。斯か
る異常状態は、結線切断時以外にも例えばカウントスイ
ッチ19の近傍に遊技球を固定保持して該スイッチを入
賞状態に強制的に維持し、実際の入賞回数とは無関係に
1回だけ入賞を検出し続けるように不正改造した場合に
生じる。 【0023】入出力回路40はプログラム可能な周辺イ
ンタフェイス(PPI)用LSIより構成され、入力ポ
ートPC4〜PC7に入賞表示信号及びLED回転停止
要求信号S1〜S4を、出力ポートPA0〜PA6,P
B0〜PB6,PC0〜PC3に制御出力信号S11〜
S16をそれぞれ保持すると共に、コントロールレジス
タに供給される,CPU50の書込み,読出し指令に従
い、CPU50との間でこれら各種の信号を授受可能に
されている。 【0024】入出力回路40のRESET端子には遊技
機の誤動作防止のための入出力回路用リセット回路40
0が接続され、該回路400は抵抗401,コンデンサ
402,ダイオード403及びインバータ404にて構
成されている。 【0025】抵抗401の一端は電源回路55の第4出
力端子554aに、他端はコンデンサ402を介して接
地され、また、ダイオード403は電源回路55とコン
デンサ402間にかつ抵抗401と並列に接続され、イ
ンバータ404は抵抗401とコンデンサ402との結
合点と入出力回路40のRESET端子間に介在してい
る。 【0026】このリセット回路400は電源投入時、す
なわち電源回路55の外部交流電源への接続時にハイレ
ベルのリセット出力S7を出力する。該リセット出力S
7は電源投入時からからコンデンサ402の両端電圧が
所定レベルに到達するまでの間に亙って持続し、入出力
回路40はリセット出力S7を供給されるとその後一定
時間に亙り入力モードに維持され、駆動回路61〜66
への制御出力S11〜S16の供給が禁止される。 【0027】RAM52はデータ記憶領域を有し、CP
U50の書込み指令に従い、該記憶領域の各所定番地に
チャツカ11〜13への入賞,ポケット15への入賞及
びLED回転停止要求の有無を表示するスイッチフラグ
情報,チャツカ11〜13への入賞回数を表わすデータ
(記憶始動数),中央ポケット15への入賞回数を表わ
すデータ,後述の制御プログラムにおける判別に用いる
コマンドデータ、並びにソレノイド17等の各種作動部
を駆動させるための制御出力データ等が記憶される。 【0028】電源回路55は、外部交流電源に接続され
る1つの電源入力部550を有するブリッヂ整流器55
1,平滑回路552,553及びこれらの後段に配さ
れ、スイッチングレギュレータ用コントロールIC55
4bを主要要素とする定電圧回路554を含み、定電圧
回路554の上流側に駆動回路用の電源電圧を供給する
各出力端子551a〜553aからなる第1の電源出力
部が設けられ、各駆動回路の作動電源を供給するよう構
成され、定電圧回路554の下流側に制御部用の電源電
圧を供給する出力端子554aからなる第2の電源出力
部が設けられ、制 御部の作動電源を供給するように構成
されている。 【0029】すなわち、第1の電源出力部の一部である
第1出力端子551aは各種ランプ24,25に、第1
の電源出力部の一部である第2出力端子552aは可動
扉駆動ソレノイド17及び上部,下部表示器22,23
に、第1の電源出力部の一部である第3出力端子553
aは音駆動回路66,カウントスイッチ19及びコント
ロールIC554bの各電源入力端子に接続され、これ
ら要素に所定直流電圧例えば24Vを供給し、また、第
2の電源出力部としての第4出力端子554aはCPU
50,ROM51,RAM52等を構成する各ICに接
続され、所定直流電圧例えば5Vを供給する。 【0030】符号555は各種コンデンサが並列接続さ
れてなるラインノイズ消去回路であり、定電圧回路55
4の出力側に設けられ、並列接続された各種コンデンサ
の平滑作用により静電ノイズを吸収し、各制御回路に電
源を供給する第4出力端子554aの定電圧(5V)を
保証する。 【0031】ソレノイド駆動回路61はトランジスタ6
11よりなり、該トランジスタ611はベースが入出力
回路40の出力ポートPB2に接続され、該ポートから
の制御出力S11がハイレベルのとき導通して回路61
の出力端子612,613間に介在する可動扉駆動ソレ
ノイド17を付勢させる。 【0032】上部表示器駆動回路62は、IC700と
IC800の一部とIC700の後段に配されたトラン
ジスタ711〜717とよりなり、入出力回路40の出
力ポートPA6〜PA0からの各セブンセグメント駆動
信号と出力ポートPC3からのコモン駆動信号とよりな
る制御出力信号S12に応じて上部表示器22を駆動す
る。 【0033】一方、下部表示器駆動回路63は、上記回
路62と略同様に構成され、出力ポートPA6〜PA0
からの各セブンセグメント駆動信号と出力ポートPC2
〜PC0からの第1〜第3表示部用コモン駆動信号とよ
りなる制御出力S13に応じて下部表示器23の第1〜
第3表示部23a〜23cを駆動する。上部及び下部表
示器22,23の各表示部のセグメントは、トランジス
タ出力端子721〜723とIC出力端子811〜81
4間にそれぞれ接続されている。 【0034】中央ポケットランプ駆動回路及び始動ラン
プ駆動回路64,65はベースが入出力回路40の出力
ポートPB1,PB0に接続されたトランジスタ64
1,651よりそれぞれなり、該ポートPB1,PB0
からの制御出力信号S14,S15がハイレベルのと
き、トランジスタ641,651の出力端子642,6
52と両回路64,65の電源入力端子643,653
間にそれぞれ介在する中央ポケットランプ24,始動ラ
ンプ25を点灯駆動する。 【0035】音駆動回路66は第3図のIC800の一
部と第4図に示すサウンド回路660とよりなり、該サ
ウンド回路は、基本発信回路部661,開口音声発生部
662,電圧−周波数変換部663及び増幅回路部66
4で構成されている。 【0036】この音駆動回路66は、その出力端子66
5,666間に接続されたスピーカ27を入出力回路4
0からの制御出力信号S16,詳しくは、該回路40の
出力ポートPB3〜PB5からの第1〜第3音制御信号
S16a〜S16cに応じて駆動するもので、第1音制
御信号S16aがハイレベルのとき基本発信回路部66
1からの発信波形はダイオード661aに出力されず、
第2音制御信号S16bがローレベルのときダイオード
662aを介して変換部663に出力され、また、第3
音制御信号S16cがハイレベルのときスピーカ27を
消勢するような回路構成になっている。 【0037】図3に示すように、第1の電源出力部を構
成する各供給端子551a,552a,553aは、電
解コンデンサ560,561よりなる第1のコンデンサ
を介して図3において横3本線で表わしている第1アー
ス556に接地され、前述の各駆動回路部のIC70
0、IC800、トランジスタ611、トランジスタ6
41、トランジスタ651が第1アース556に接地さ
れている。また、前記電解コンデンサと第1アース55
6との結線から分岐して−ライン559が設けられ、−
ライン559は抵抗557を介して第1アース556よ
りも低い電位に定められている第2アース558に接続
されている。なお、図3において第2アース558は、
斜め線で表わしている。第2の電源出力部を構成する第
4出力端子554aは、各コンデンサを複数並列接続し
てなる第2のコンデンサにより構成されたラインノイズ
消去回路555を介して第2アース558に接地され、
制御部、例えば、入出力回路40、CPU50、ROM
51、RAM52、入出力回路用リセット回路400、
リセット回路54、スイッチ入力検出回路30等が、第
2アース558に接地されており、例えば、Vランプ2
4が接続されている接続端子642,643等から侵入
する静電ノイズを第1アース556に流下させて逃がす
ことにより、制御用電源電圧が駆動回路部側からの影響
を受けないように構成されている。 【0038】図5は、CPU50に於て実行される制御
プログラムのフローチャートを示し、該プログラムはリ
セット回路54からのリセット信号S6に従い周期的に
実行される。まず、ステップ501に於て電源投入時か
否かが判別され、その答が肯定(Yes)ならば初期化
処理に移行し(ステップ502)、RAM52内のスイ
ッチフラグ、入賞回数データ,コマンドデータ及び制御
出力データ等をクリアすると共に、CPU50内のリフ
レッシュカウンタ(図示せず)にて乱数を発生させ、こ
れを下部表示器23の表示データとして用い、入賞確率
がランダムになるようにしている。なお、電源投入時、
リセット回路400が作動し入出力回路40が入力モー
ド保持され、誤った制御出力による遊技機の作動が防止
される。 【0039】次いで、ステップ503に移行してスイッ
チ入力検出回路30の異常状態検出回路320から供給
される入賞表示信号S2のレベルが所定時間に亙ってハ
イレベル状態にあるか判別する。斯かる判別のためカウ
ントスイッチ19の開成動作時に発生する正極性パルス
出力S2の通常の持続時間より長い所定時間例えば1秒
にセットしたソフトタイマを出力S2がハイレベルに移
行した時点で起動させ、CPU50によりソフトタイマ
がタイムアップしたか否かを監視するようにしている。 【0040】カウントスイッチ19の正常作動時、ステ
ップ503の判別結果は否定となりステップ504に移
行する。チャッカ11〜13の入賞が未だない場合、チ
ャッカへの入賞回数を表わす始動記憶数は0であるの
で、次いで、LED回転中か否かが判別される(ステッ
プ506)。コマンドデータの内容が0で、LED回転
中を表わす1ではないのでこの判別結果は否定となり、
また、次いで順次実行されるステップ507〜510で
の判別の答のいずれもが否定となる。従って、可動扉駆
動ソレノイド17,ランプ24,25及びスピーカ27
が消勢状態に維持され(ステップ511)、本プログラ
ムの今回ループが終了する。 【0041】一方、遊技球がチャッカ11〜13のいず
れかに入賞すると、始動スイッチ18が閉成し、スイッ
チ入力検出回路30の入力端子301,302が接続状
態となり、インバータ131の出力S1がハイレベル状
態となる。ハイレベル出力S1に応じたスイッチフラグ
の内容に基づき、ステップ504での判別結果が肯定と
なり始動記憶数に1が加算される(ステップ505)。 【0042】なお、連続入賞の場合、所定回数例えば4
回までに限り斯かる加算が実行される。次いで、コマン
ドデータの内容が未だ0なので、ステップ506〜51
1を介してステップ512に至ると、始動記憶数ありと
判別され、この記憶数が上部表示器22に表示される。
そして、始動数から1が減算され(ステップ513)、
CPU50内のソフトタイマが所定最大LED回転時間
例えば5秒にセットされた後(ステップ514)、コマ
ンドデータが0からLED回転中を表わす1へ更新され
(ステップ515)、本プログラムの今回ループが終了
する。 【0043】次回ループのステップ506の答えは肯定
となり、LED回転処理が行われ(ステップ516)、
制御出力S13に従う下部LED駆動回路63により下
部表示器23の各表示部23a〜23cの表示内容が1
ずつ更新される。LED回転をランダム化すべく、各表
示部23a〜23cの表示更新周期は例えば1:2:3
に設定される。このLED回転処理は所定最長時間の経
過時に自動的に停止しまたは押ボタン停止スイッチ26
が押圧操作された後に開放された時点(すなわち正極性
パルス出力S2の立下り時)に停止し、このときコマン
ドデータはLED回転停止を表わす2に更新される。そ
して、LED回転処理中は、制御出力S15,S16に
従う始動ランプ及び音駆動回路65,66の各出力に応
じて始動ランプ25が点灯し、かつスピーカ27から回
転音が出力される。 【0044】次回ループのステップ507の判別結果は
肯定となり、LED回転停止処理(ステップ517)に
移行し、各表示部23a〜23cの表示内容が順次停止
される。詳しくは、LED回転停止のランダム性を確保
すべく、RAM52の所定番地にリセット信号S6発生
毎に更新され、例えば0乃至4の値のいずれかをとるL
ED回転停止用のランダム制御情報を記憶させる一方、
前述の所定最長時間経過時または押しボタン26の押圧
開放時から斯かる時点でのランダム制御情報の値に応じ
た5種類の所定時間のいずれかが経過したときに第1表
示部23aの表示内容の更新を、次いで表示部23b,
23cの更新を順次停止させている。そして、コマンド
データをLED判定中を表わす3に更新する。 【0045】したがって、LED回転停止処理の完了直
後のループにおいてステップ508の答えは肯定とな
り、LED判定処理(ステップ518)に移行し、下部
表示器23の表示内容をこれに対応するRAM52内の
表示データに基づいて判別する。判別の結果、表示器2
3の第1〜第3表示部23a〜23cに表示された3桁
のデジタル数がゾロ目でなければCPU50内のソフト
タイマを第1の所定時間例えば0.4秒にセットする一
方、偶数のゾロ目であれば第2の所定時間例えば6秒
に、また、奇数のゾロ目であれば(大当り入賞)、第3
の所定時間例えば20秒にセットする。また、コマンド
データをアタッカ開成中を表わす4に更新する。 【0046】本プログラムの次回ループにおけるステッ
プ509での判別の答は肯定となり、アタッカ開成処理
が実行される(ステップ519)。すなわち、制御出力
S11に伴うソレノイド駆動回路61にてソレノイド1
7が作動し、アタッカ14の可動扉16を表示器23の
表示数の組合せに応じてセットされた時間に亙り開成さ
れる。但し、大当り入賞時には、第3の所定時間が経過
しなくともアタッカ14への入賞回数が10回に達する
と可動扉16は閉成される。 【0047】さらに、アタッカ開成中、始動ランプ25
を点灯させると共にスピーカ27から開口音を出力させ
る。また、中央ポケット15への入賞時、中央ポケット
ランプ26を点滅させる一方、斯かる入賞の回数が所定
回数例えば10回に達していない限り入賞を表示するフ
ラグ情報をRAM52内に記憶する。 【0048】アタッカ開成後、第1,第2または第3の
所定時間が経過すると、コマンドデータがデイレイ処理
中を表わす5に更新され、次回ループのステップ510
の判別結果が肯定となるので、デイレイ処理が実行され
る(ステップ520)。すなわち、前述のフラグ情報に
基づき中央ポケット15への入賞無しと判別されると、
前述のステップ511に移行する一方、斯かる入賞があ
ればアタッカ14を再度開成させる。従って、中央ポケ
ット15へ入賞を条件としてアタッカ14は連続的に1
0回に亙って開成可能にされている。 【0049】ステップ503での判別結果が肯定すなわ
ちカウントスイッチ19の作動等に異常があると、非作
動化処理に移行し(ステップ521)、RAM52内に
保持した制御出力データをクリアしてソレノイド17等
の作動部をすべて消勢し、遊技機を非作動化させる。 【0050】図6は、CPU50により実行される下部
デジタル表示器用制御プログラムのフローチャートを示
す。上述のように、遊技者の入賞利益に多大な影響を与
えるアタッカ14の開閉は、表示器23の表示数の組合
せに応じてなされると共にアタッカ14及び中央ポケッ
ト15への入賞回数に応じてなされ、これら入賞回数等
の遊技進行状況を表わすパラメータ値及びアタッカ14
の開閉動作がこれらパラメータ値に応じて正確になされ
ているか否かは遊技者の関心を惹くものである。そこ
で、以下のように、一つの表示器23を複数の表示モー
ドで駆動し、種々の表示内容を表示する。 【0051】ステップ602〜603の判別結果のいず
れかが肯定すなわちLED回転乃至LED判定処理のい
ずれかを実行中ならば、制御出力S13に従う下部LE
D駆動回路63の出力により下部デジタル表示器23に
第1表示モードをとらしめ、表示器23の各表示部23
a〜23cに0乃至9のいずれかのデジタル数字をそれ
ぞれ表示させる(ステップ604〜606)。なお、上
述のようにLED回転中はこのデジタル数字は更新され
る。 【0052】一方、ステップ601〜603及び607
の判別の答えがいずれも否定すなわちLED判定処理に
より表示器の3桁の表示数が奇数のゾロ目ではないと判
別されると、LED駆動停止処理に移行して各表示部2
3a〜23cが消勢され(ステップ608)、本プログ
ラムの今回のループを終了する。 【0053】ステップ607で表示器23の表示数のゾ
ロ目であると判別されると、下部LED駆動回路63の
出力に応じて表示器23の表示モードは第1モードから
第2モードへ切換えられ、RAM52内の入賞回数表示
データに基づき、表示器23の第1及び第3表示部23
a,23cに中央ポケット15への継続入賞回数及びア
タッカ14の各開成動作中におけるアタッカ14への入
賞回数が、第2表示部23bに表示されるハイフンによ
り区別されてそれぞれ表示される(ステップ609〜6
11)。 【0054】この第2表示モードは、アタッカ開成処理
またはデイレイ処理実行中継続する(ステップ612,
613)。すなわち、アタッカ開成中、中央ポケット1
5への入賞がなければ、アタッカ開成終了後直ちにLE
D駆動停止処理がなされる一方(ステップ608)、斯
かる入賞があればアタッカ開成終了後のデイレイ処理中
も第2表示モードを維持してアタッカ14の開成開始を
待ち、アタッカ14が再度開成したならば第2表示モー
ドでの表示を再開する。 【0055】上記実施例では可動扉16の開成阻止条件
パラメータとしてアタッカ14への入賞球数を用いた
が、これに代えてアタッカ14の開成時間を用いてもよ
い。この場合、アタッカ14の開成時間が所定時間を越
えたとき遊技機を非作動化すればよい。 【0056】 【発明の効果】本発明のパチンコ遊技機によれば、駆動
回路部の作動による影響や駆動回路部に侵入したノイズ
は第1の電源出力部または第1アースを介して第1のコ
ンデンサによって吸収するので、第1アースと電気的に
区別された第2アースに接地した第2の電源出力部が供
給する制御部用の作動電圧に駆動回路部側からの影響が
及ばないように防止することができ、第2の電源出力部
に設けた第2のコンデンサの充電作用により制御部用の
作動電圧のノイズを取り除き安定化することができ、総
じて、パチンコ遊技の全体を制御している制御部に作動
電源を供給する制御部用電源の電圧変動を防止すること
が可能となって、各制御部の誤動作を防止することがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るパチンコ遊技機の遊技
盤を示す部分概略正面図 【図2】本発明の実施例に係るパチンコ遊技機の回路構
成を示すブロック図 【図3】図2の回路の詳細を示す電気回路図 【図4】図2の音駆動回路の詳細を示す電気回路図 【図5】図2の中央処理装置において実行される制御プ
ログラムを示すフローチャート 【図6】図2の中央処理装置において実行される制御プ
ログラムを示すフローチャート 【符号の説明】 1 遊技盤 2 入賞穴 3 入賞穴 4 入賞穴 5 入賞穴 6 入賞穴 7 入賞穴 8 入賞穴 11 チャッカ 12 チャッカ 13 チャッカ 14 アタッカ 15 中央ポケット 16 可動扉 17 可動扉駆動ソレノイド 18 始動スイッチ(GOスイッチ) 19 カウントスイッチ 20 案内板 21 中央ポケットスイッチ(Vスイッチ) 22 上部デジタル表示器 23 下部デジタル表示器 24 中央ポケットランプ(Vランプ) 25 始動ランプ(GOランプ) 26 常閉形押ボタン式停止スイッチ 27 スピーカ 30 スイッチ入力検出回路 40 入出力回路 50 中央処理装置(CPU) 51 リードオンリメモリ(ROM) 52 ランダムアクセスメモリ(RAM) 53 クロック回路 54 リセット回路 55 電源回路 61 ソレノイド駆動回路 62 上部LED駆動回路 63 下部LED駆動回路 64 Vランプ駆動回路 65 GOランプ駆動回路 66 音駆動回路 311 インバータ 312 インバータ 313 インバータ 320 異常状態検出回路 323 インバータ 328 定電圧ダイオード 400 入出力回路用リセット回路 550 電源入力部 551 ブリッジ整流器551a 第1の電源出力部 552 平滑回路552a 第1の電源出力部 553 平滑回路553a 第1の電源出力部 554 定電圧回路 554b スイッチング用コントロールIC 555 ラインノイズ消去回路(第2のコンデンサ) 556 第1アース 557 抵抗 558 第2アース 559 −ライン 560 第1のコンデンサ 561 第1のコンデンサ 611 トランジスタ 661 基本発信回路 662 サウンド回路 663 電圧−周波数変換部 664 増幅回路部
盤を示す部分概略正面図 【図2】本発明の実施例に係るパチンコ遊技機の回路構
成を示すブロック図 【図3】図2の回路の詳細を示す電気回路図 【図4】図2の音駆動回路の詳細を示す電気回路図 【図5】図2の中央処理装置において実行される制御プ
ログラムを示すフローチャート 【図6】図2の中央処理装置において実行される制御プ
ログラムを示すフローチャート 【符号の説明】 1 遊技盤 2 入賞穴 3 入賞穴 4 入賞穴 5 入賞穴 6 入賞穴 7 入賞穴 8 入賞穴 11 チャッカ 12 チャッカ 13 チャッカ 14 アタッカ 15 中央ポケット 16 可動扉 17 可動扉駆動ソレノイド 18 始動スイッチ(GOスイッチ) 19 カウントスイッチ 20 案内板 21 中央ポケットスイッチ(Vスイッチ) 22 上部デジタル表示器 23 下部デジタル表示器 24 中央ポケットランプ(Vランプ) 25 始動ランプ(GOランプ) 26 常閉形押ボタン式停止スイッチ 27 スピーカ 30 スイッチ入力検出回路 40 入出力回路 50 中央処理装置(CPU) 51 リードオンリメモリ(ROM) 52 ランダムアクセスメモリ(RAM) 53 クロック回路 54 リセット回路 55 電源回路 61 ソレノイド駆動回路 62 上部LED駆動回路 63 下部LED駆動回路 64 Vランプ駆動回路 65 GOランプ駆動回路 66 音駆動回路 311 インバータ 312 インバータ 313 インバータ 320 異常状態検出回路 323 インバータ 328 定電圧ダイオード 400 入出力回路用リセット回路 550 電源入力部 551 ブリッジ整流器551a 第1の電源出力部 552 平滑回路552a 第1の電源出力部 553 平滑回路553a 第1の電源出力部 554 定電圧回路 554b スイッチング用コントロールIC 555 ラインノイズ消去回路(第2のコンデンサ) 556 第1アース 557 抵抗 558 第2アース 559 −ライン 560 第1のコンデンサ 561 第1のコンデンサ 611 トランジスタ 661 基本発信回路 662 サウンド回路 663 電圧−周波数変換部 664 増幅回路部
Claims (1)
- (57)【特許請求の範囲】 1.電気的駆動装置を駆動する駆動回路部と、前記駆動
回路部を制御する制御部と、前記駆動回路部ならびに制
御部にそれぞれ作動電源を供給する電源部とを備えたパ
チンコ機において、第1アースと該第1アースと電気的
に区別された第2アースとを設け、前記電源部には、電
源が入力される1つの電源入力部と、前記駆動回路部に
作動電源を供給する第1の電源出力部と、前記制御部に
作動電源を供給する第2の電源出力部とを設け、前記第
1の電源出力部を第1のコンデンサを介して前記第1ア
ースに接続し、前記第2の電源出力部を第2のコンデン
サを介して前記第2アースに接続し、前記駆動回路部を
前記第1アースに接地し、前記制御部を前記第2アース
に接地したことを特徴とするパチンコ機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7169340A JP2715273B2 (ja) | 1995-06-13 | 1995-06-13 | パチンコ機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7169340A JP2715273B2 (ja) | 1995-06-13 | 1995-06-13 | パチンコ機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5114284A Division JP2527680B2 (ja) | 1993-04-19 | 1993-04-19 | パチンコ遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07323139A JPH07323139A (ja) | 1995-12-12 |
JP2715273B2 true JP2715273B2 (ja) | 1998-02-18 |
Family
ID=15884750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7169340A Expired - Lifetime JP2715273B2 (ja) | 1995-06-13 | 1995-06-13 | パチンコ機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2715273B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4724898B2 (ja) * | 2000-05-12 | 2011-07-13 | 株式会社三洋物産 | 遊技機 |
JP2008206999A (ja) * | 2004-10-12 | 2008-09-11 | Sanyo Product Co Ltd | 遊技機 |
JP5182335B2 (ja) * | 2010-08-02 | 2013-04-17 | 株式会社三洋物産 | 遊技機 |
JP5720645B2 (ja) * | 2012-08-31 | 2015-05-20 | 株式会社三洋物産 | 遊技機 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57176725U (ja) * | 1981-04-30 | 1982-11-09 |
-
1995
- 1995-06-13 JP JP7169340A patent/JP2715273B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07323139A (ja) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000334088A5 (ja) | ||
JP2003325923A (ja) | パチンコ遊技機 | |
JP2009131490A (ja) | 遊技機 | |
JP2002210136A (ja) | 遊技機 | |
JP2715273B2 (ja) | パチンコ機 | |
JP2943849B2 (ja) | パチンコ機 | |
JP2009131489A (ja) | 遊技機 | |
JP2000189559A (ja) | 遊技機 | |
JP2000037508A (ja) | 遊技機 | |
JP2014223123A (ja) | 遊技機 | |
JP2631282B2 (ja) | パチンコ機 | |
JP3192648B1 (ja) | 弾球遊技機 | |
JPH0698973A (ja) | パチンコ機 | |
JP2534612B2 (ja) | パチンコ遊技機 | |
JP2009131491A (ja) | 遊技機 | |
JP2527680B2 (ja) | パチンコ遊技機 | |
JP2754015B2 (ja) | 弾球遊技機 | |
JPH0458356B2 (ja) | ||
JPS61209682A (ja) | パチンコ遊技機 | |
JP4278746B2 (ja) | 遊技機 | |
JPS61209679A (ja) | パチンコ遊技機 | |
JP2001120734A (ja) | 遊技機 | |
JPH07138B2 (ja) | パチンコ遊技機 | |
JP2001120734A5 (ja) | ||
JPH072192B2 (ja) | パチンコ遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
EXPY | Cancellation because of completion of term |