JP2707730B2 - シンセサイザ受信機 - Google Patents
シンセサイザ受信機Info
- Publication number
- JP2707730B2 JP2707730B2 JP1145658A JP14565889A JP2707730B2 JP 2707730 B2 JP2707730 B2 JP 2707730B2 JP 1145658 A JP1145658 A JP 1145658A JP 14565889 A JP14565889 A JP 14565889A JP 2707730 B2 JP2707730 B2 JP 2707730B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- muting
- time
- circuit
- dial knob
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はシンセサイザ受信機に関する。
この発明は、ダイヤルつまみの操作により選局のでき
るシンセサイザ受信機において、ダイヤルつまみの回転
速度に対応して選局時のミューティング期間を変更する
ことにより、選局時のフィーリングを改善したものであ
る。
るシンセサイザ受信機において、ダイヤルつまみの回転
速度に対応して選局時のミューティング期間を変更する
ことにより、選局時のフィーリングを改善したものであ
る。
シンセサイザ方式の受信機におきては、その局部発振
信号が、PLLのVCOにより形成されている。そして、その
PLLの可変分周回路の分周比Ｎを変更することにより、
その局部発振周波数が変更されて受信周波数が変更され
る。
信号が、PLLのVCOにより形成されている。そして、その
PLLの可変分周回路の分周比Ｎを変更することにより、
その局部発振周波数が変更されて受信周波数が変更され
る。
したがって、シンセサイザ受信機においては、簡単な
キー操作により選局を行うことができ、例えばアップキ
ーやダウンキーを押しているだけで、受信周波数を順次
変化させることができる。
キー操作により選局を行うことができ、例えばアップキ
ーやダウンキーを押しているだけで、受信周波数を順次
変化させることができる。
しかし、このようなキー操作による選局は、平面的で
あり、味気ないものとなってしまう。
あり、味気ないものとなってしまう。
その点、選局用にいわゆるバリコンを使用した受信機
においては、ダイヤルつまみを微調し、スピーカーから
の音を聞きながら同調をとるという楽しみがあり、この
楽しみをリスナ自身が味わうことができる。
においては、ダイヤルつまみを微調し、スピーカーから
の音を聞きながら同調をとるという楽しみがあり、この
楽しみをリスナ自身が味わうことができる。
そこで、シンセサイザ方式の受信機ではあるが、ダイ
ヤルつまみを設け、その回転にしたがって分周比Ｎを変
化させて受信周波数を変化させるようにした受信機が考
えられる。
ヤルつまみを設け、その回転にしたがって分周比Ｎを変
化させて受信周波数を変化させるようにした受信機が考
えられる。
ところで、PLLにおいて、分周比Ｎを変化させると、
その変化後の分周比Ｎに対してPLLが安定するまでに時
間（ロックアップタイム）を必要とし、ロックアップタ
イム中は、受信周波数が安定していないので、ミューテ
ィングをかけておく必要がある。
その変化後の分周比Ｎに対してPLLが安定するまでに時
間（ロックアップタイム）を必要とし、ロックアップタ
イム中は、受信周波数が安定していないので、ミューテ
ィングをかけておく必要がある。
そして、例えばFM受信機において、分周比Ｎを「１」
だけ変化させて受信周波数を１ステップ分である100kHz
だけ変化させる場合であれば、ロックアップタイムは2m
秒程度と短いが、分周比Ｎを、例えば最小値から最大値
まで一挙に変化させて受信周波数を76MHzから90MHzまで
一挙に変化させる場合には、ロックアップタイム200m程
度まで長くなってしまう。
だけ変化させて受信周波数を１ステップ分である100kHz
だけ変化させる場合であれば、ロックアップタイムは2m
秒程度と短いが、分周比Ｎを、例えば最小値から最大値
まで一挙に変化させて受信周波数を76MHzから90MHzまで
一挙に変化させる場合には、ロックアップタイム200m程
度まで長くなってしまう。
また、分周比Ｎを「１」ずつ変化させて受信周波数を
100kHzステップで変化させる場合でも、ダイヤルつまみ
を連続して早く回すと、短時間に分周比Ｎが大きく変化
することになるので、分周比Ｎを一挙に最小値から最大
値まで変化させた場合と同様、やはりロックアップタイ
ムが長くなってしまう。
100kHzステップで変化させる場合でも、ダイヤルつまみ
を連続して早く回すと、短時間に分周比Ｎが大きく変化
することになるので、分周比Ｎを一挙に最小値から最大
値まで変化させた場合と同様、やはりロックアップタイ
ムが長くなってしまう。
すなわち、単位時間あたりの分周比Ｎの変化量が大き
いと、ロックアップタイムが長くなってしまう。
いと、ロックアップタイムが長くなってしまう。
このため、ダイヤルつまみ式のシンセサイザ受信機に
おいては、ダイヤルつまみの操作に対してミューティン
グをかけるとともに、そのミューティング期間を500m秒
〜1000m秒に設定している。
おいては、ダイヤルつまみの操作に対してミューティン
グをかけるとともに、そのミューティング期間を500m秒
〜1000m秒に設定している。
すなわち、ダイヤルつまみが１ステップ（100kHz分）
だけ回されると、そのダイヤルつまみの回転を検出する
手段から、第５図Ａに示すように、パルスPrが出力され
る。すると、同図Ｂに示すようにパルスPrの立ち上がり
時点にミューティングがオフからオンとされ、さらに、
ミューティングがオンとされてから先行ミューティング
期間Ta、例えばTa＝10mが過ぎると、同図Ｃに示すよう
に、「１」だけ変化した新しい分周比ＮがPLLにセット
される。
だけ回されると、そのダイヤルつまみの回転を検出する
手段から、第５図Ａに示すように、パルスPrが出力され
る。すると、同図Ｂに示すようにパルスPrの立ち上がり
時点にミューティングがオフからオンとされ、さらに、
ミューティングがオンとされてから先行ミューティング
期間Ta、例えばTa＝10mが過ぎると、同図Ｃに示すよう
に、「１」だけ変化した新しい分周比ＮがPLLにセット
される。
そして分周比Ｎがセットされてから後行ミューティン
グ期間Tb、例えばTb＝500m秒が過ぎると、ミューティン
グはオフとされる。
グ期間Tb、例えばTb＝500m秒が過ぎると、ミューティン
グはオフとされる。
一方、ダイヤルつまみを早く回したときには、第６図
Ａに示すように、その回転量に比例した数で、かつ、そ
の回転速度に対応したパルス幅及び同期でパルスPrが得
られる。そして、同図Ｂに示すように、パルスPrのう
ち、最初のパルスPrの時点からミューティングがオンと
されるとともに、同図Ｃに示すように、パルスPrの立ち
上がりごとに「１」ずつ変化した分周比ＮがPLLにセッ
トされる。
Ａに示すように、その回転量に比例した数で、かつ、そ
の回転速度に対応したパルス幅及び同期でパルスPrが得
られる。そして、同図Ｂに示すように、パルスPrのう
ち、最初のパルスPrの時点からミューティングがオンと
されるとともに、同図Ｃに示すように、パルスPrの立ち
上がりごとに「１」ずつ変化した分周比ＮがPLLにセッ
トされる。
そして、パルスPrのうち、最後のパルスPrの立ち上が
り時点から期間Tbが過ぎると、ミューティングはオフと
される。
り時点から期間Tbが過ぎると、ミューティングはオフと
される。
したがって、ダイヤルつまみを回す速度にかかわら
ず、すべてのパルスPrについて、期間TbがPLLのロック
アップタイムよりも長いので、PLLのロックアップタイ
ムの期間は必ずミューティングされていることになる。
ず、すべてのパルスPrについて、期間TbがPLLのロック
アップタイムよりも長いので、PLLのロックアップタイ
ムの期間は必ずミューティングされていることになる。
ところが、上述のようにミューティング期間Tbを設定
すると、ダイヤルつまみを前後にゆくり回して微調をと
るとき、あるいはダイヤルつまみをゆっくり回して受信
周波数をゆっくりと変えていくとき、音のとぎれている
期間が長くなってしまい、微調して同調をとるというフ
ィーリングから著しくかけ離れてしまう。
すると、ダイヤルつまみを前後にゆくり回して微調をと
るとき、あるいはダイヤルつまみをゆっくり回して受信
周波数をゆっくりと変えていくとき、音のとぎれている
期間が長くなってしまい、微調して同調をとるというフ
ィーリングから著しくかけ離れてしまう。
この発明は、このような問題点を解決しようとするも
のである。
のである。
このため、この発明においては、ダイヤルつまみの回
転速度を検出し、ダイヤルつまみの回転速度が遅いとき
には、ミューティング期間Tbを短くし、速いときには長
くするようにしたものである。
転速度を検出し、ダイヤルつまみの回転速度が遅いとき
には、ミューティング期間Tbを短くし、速いときには長
くするようにしたものである。
微調時、バリコン式のような操作性となる。
第１図において、（１）〜（14R）は受信系を示し、
アンテナ（１）の受信信号が、電子同調式のアンテナ同
調回路（２）に供給されて目的とす周波数frのFM放送波
信号Srが取り出され、この信号Srが、高周波アンプ
（３）を通じてミキサ回路（４）に供給されるととも
に、VCO（21）から周波数foが、 fo＝fr＋10.7〔MHz〕 ……（ｉ） の発振信号Soが取り出され、この信号Soがミキサ回路
（４）に局部発振信号として供給されて信号Srは中間周
波信号Si（中間周波数は10.7MHz）に周波数変換され
る。
アンテナ（１）の受信信号が、電子同調式のアンテナ同
調回路（２）に供給されて目的とす周波数frのFM放送波
信号Srが取り出され、この信号Srが、高周波アンプ
（３）を通じてミキサ回路（４）に供給されるととも
に、VCO（21）から周波数foが、 fo＝fr＋10.7〔MHz〕 ……（ｉ） の発振信号Soが取り出され、この信号Soがミキサ回路
（４）に局部発振信号として供給されて信号Srは中間周
波信号Si（中間周波数は10.7MHz）に周波数変換され
る。
そして、この信号Siが中間周波アンプ（５）を通じて
FM復調回路（６）に供給されてステレオコンポジット信
号（またはモノラル信号）が復調され、この信号がステ
レオ復調回路（11）に供給されて左及び右チャンネルの
オーディオ信号L,Rが復調され、これら信号L,Rがミュー
ティング用のスイッチ回路（12L），（12R）及びアンプ
（13L），（13R）を通じて端子（14L），（14R）に取り
出される。
FM復調回路（６）に供給されてステレオコンポジット信
号（またはモノラル信号）が復調され、この信号がステ
レオ復調回路（11）に供給されて左及び右チャンネルの
オーディオ信号L,Rが復調され、これら信号L,Rがミュー
ティング用のスイッチ回路（12L），（12R）及びアンプ
（13L），（13R）を通じて端子（14L），（14R）に取り
出される。
そして、このとき、VCO（21）は、回路（22）〜（2
5）とともにPLL（20）を構成している。すなわち、VCO
（21）からの信号Soが、可変分周回路（22）に供給され
て1/Nの周波数に分周され、その分周信号が位相比較回
路（23）に供給されるとともに、発振回路（24）から基
準となる周波数100kHzの発振信号Spが取り出され、その
信号Spが比較回路（23）に供給され、その比較出力がロ
ーパスフィルタ（25）を通じてVCO（21）にその制御電
圧として供給される。またフィルタ（25）の出力は、同
調回路（２）に選局電圧としても供給される。
5）とともにPLL（20）を構成している。すなわち、VCO
（21）からの信号Soが、可変分周回路（22）に供給され
て1/Nの周波数に分周され、その分周信号が位相比較回
路（23）に供給されるとともに、発振回路（24）から基
準となる周波数100kHzの発振信号Spが取り出され、その
信号Spが比較回路（23）に供給され、その比較出力がロ
ーパスフィルタ（25）を通じてVCO（21）にその制御電
圧として供給される。またフィルタ（25）の出力は、同
調回路（２）に選局電圧としても供給される。
したがって、定常状態においては、分周回路（22）か
らの分周信号と、発振信号Spとは周波数が等しいので、
このときの発振信号Soの周波数foは、 fo＝100〔kHz）×Ｎ ……（ii） となる。また、このとき、（ｉ）式が成立している。
らの分周信号と、発振信号Spとは周波数が等しいので、
このときの発振信号Soの周波数foは、 fo＝100〔kHz）×Ｎ ……（ii） となる。また、このとき、（ｉ）式が成立している。
したがって、第３図の第１行に示すように、分周比Ｎ
を、653〜793の間において「１」ずつ変化させれば、同
図の第２行に示すように、局部発振周波数foが、65.3MH
z〜79.3MHzの間を0.1MHz間隔で変化するので、同図の第
３行に示すように、受信周波数frは、76MHz〜90MHzの間
を0.1MHz間隔で、かつ、分周比Ｎに対応して変化するこ
とになる。
を、653〜793の間において「１」ずつ変化させれば、同
図の第２行に示すように、局部発振周波数foが、65.3MH
z〜79.3MHzの間を0.1MHz間隔で変化するので、同図の第
３行に示すように、受信周波数frは、76MHz〜90MHzの間
を0.1MHz間隔で、かつ、分周比Ｎに対応して変化するこ
とになる。
また、（30）はシステムコントロール用のマイクロコ
ンピュータを示し、（31）はそのCPU、（32）は例えば
第２図に示すルーチン（100）が書き込まれているROM、
（33）はワークエリア用のRAM、（34）は入力ポート、
（35）は出力ポートである。
ンピュータを示し、（31）はそのCPU、（32）は例えば
第２図に示すルーチン（100）が書き込まれているROM、
（33）はワークエリア用のRAM、（34）は入力ポート、
（35）は出力ポートである。
そして、このマイコン（30）から分周回路（22）に分
周比Ｎが供給されてセットされるとともに、マイコン
（30）からミューティング制御信号Smが取り出されてス
イッチ回路（12L），（12R）に供給される。また、マイ
コン（30）にロータリーエンコーダ（41）が接続され、
エンコーダ（41）からマイコン（30）に、パルスPrと、
エンコーダ（41）の入力軸の回転方向に対応して位相関
係が反転するパルスPqとが供給されるとともに、このエ
ンコーダ（41）の入力軸にはダイヤルつまみ（42）が設
けられる。
周比Ｎが供給されてセットされるとともに、マイコン
（30）からミューティング制御信号Smが取り出されてス
イッチ回路（12L），（12R）に供給される。また、マイ
コン（30）にロータリーエンコーダ（41）が接続され、
エンコーダ（41）からマイコン（30）に、パルスPrと、
エンコーダ（41）の入力軸の回転方向に対応して位相関
係が反転するパルスPqとが供給されるとともに、このエ
ンコーダ（41）の入力軸にはダイヤルつまみ（42）が設
けられる。
さらに、中間周波アンプ（５）に検出回路（７）が接
続されて中間周波信号Siの有無が検出され、その検出出
力がマイコン（30）に供給される。なお、（43）は受信
周波数frをデジタル表示するためのLCDである。
続されて中間周波信号Siの有無が検出され、その検出出
力がマイコン（30）に供給される。なお、（43）は受信
周波数frをデジタル表示するためのLCDである。
そして、ルーチン（100）がCPU（31）により次のよう
に実行される。
に実行される。
すなわち、電源がオンにされると、CPU（31）の処理
は、ルーチン（100）のステップ（101）からスタート
し、次にステップ（102）において、各部の初期化が行
われ、このとき、Tb＝100m秒にセットされるとともに、
先行ミューティングフラグAFLG及び後行ミューティング
フラグBFLGが、それぞれ“0"にリセットされる。
は、ルーチン（100）のステップ（101）からスタート
し、次にステップ（102）において、各部の初期化が行
われ、このとき、Tb＝100m秒にセットされるとともに、
先行ミューティングフラグAFLG及び後行ミューティング
フラグBFLGが、それぞれ“0"にリセットされる。
続いて、処理はステップ（103）に進み、このステッ
プ（103）において、10m秒のウエイトが行われてからス
テップ（104）に進み、このステップ（104）において、
エンコーダ（41）からパルスPrが得られるかどうか、す
なわち、つまみ（42）が回されているかどうかがチェッ
クされる。そして、パルスPrが得られないときには、処
理はステップ（104）からステップ（121）に進み、この
ステップ（121）において、フラグAFLGがチェックさ
れ、今の場合は、AFLG＝“0"なので、処理はステップ
（121）からステップ（131）に進み、このステップ（13
1）において、フラグBFLGがチェックされ、今の場合
は、BFLG＝“0"なので、処理はステップ（131）からス
テップ（141）に進み、このステップ（141）において、
他の処理要求があるかどうかがチェックされ、ないとき
には、CPU（31）の処理はステップ（141）からステップ
（103）に戻り、他の処理要求があるときには、CPU（3
1）の処理はステップ（141）からステップ（142）に進
み、このステップ（142）において、要求されている処
理が実行されてからCPU（31）の処理はステップ（103）
に戻る。
プ（103）において、10m秒のウエイトが行われてからス
テップ（104）に進み、このステップ（104）において、
エンコーダ（41）からパルスPrが得られるかどうか、す
なわち、つまみ（42）が回されているかどうかがチェッ
クされる。そして、パルスPrが得られないときには、処
理はステップ（104）からステップ（121）に進み、この
ステップ（121）において、フラグAFLGがチェックさ
れ、今の場合は、AFLG＝“0"なので、処理はステップ
（121）からステップ（131）に進み、このステップ（13
1）において、フラグBFLGがチェックされ、今の場合
は、BFLG＝“0"なので、処理はステップ（131）からス
テップ（141）に進み、このステップ（141）において、
他の処理要求があるかどうかがチェックされ、ないとき
には、CPU（31）の処理はステップ（141）からステップ
（103）に戻り、他の処理要求があるときには、CPU（3
1）の処理はステップ（141）からステップ（142）に進
み、このステップ（142）において、要求されている処
理が実行されてからCPU（31）の処理はステップ（103）
に戻る。
したがって、つまみ（42）が回されるていないときに
は、ステップ（103）→（104）→（121）→（131）→
（141）（→（142））→（103）のループがほぼ10m秒ご
とに繰り返されることになる。
は、ステップ（103）→（104）→（121）→（131）→
（141）（→（142））→（103）のループがほぼ10m秒ご
とに繰り返されることになる。
そして、つまみ（42）が回されると、エンコーダ（4
1）からパルスPrが出力されるが、これがステップ（10
4）により判別され、CPU（31）の処理はステップ（10
4）からステップ（111）に進み、このステップ（111）
において、パルスPr,Pqによりつまみ（42）の回転方向
が判別され、つまみ（42）が受信周波数frの上昇方向に
回されているときには、処理はステップ（111）からス
テップ（112）に進み、このステップ（112）において、
RAM（33）にストアしてある現在の分周比Ｎが「１」だ
けインクリメントされ、次にステップ（114）に進む。
また、ステップ（111）において、つまみ（42）が受信
周波数frの下降方向に回されているときには、処理はス
テップ（111）からステップ（113）に進み、このステッ
プ（113）において、分周比Ｎが「１」だけディクリメ
ントされ、次にステップ（114）に進む。
1）からパルスPrが出力されるが、これがステップ（10
4）により判別され、CPU（31）の処理はステップ（10
4）からステップ（111）に進み、このステップ（111）
において、パルスPr,Pqによりつまみ（42）の回転方向
が判別され、つまみ（42）が受信周波数frの上昇方向に
回されているときには、処理はステップ（111）からス
テップ（112）に進み、このステップ（112）において、
RAM（33）にストアしてある現在の分周比Ｎが「１」だ
けインクリメントされ、次にステップ（114）に進む。
また、ステップ（111）において、つまみ（42）が受信
周波数frの下降方向に回されているときには、処理はス
テップ（111）からステップ（113）に進み、このステッ
プ（113）において、分周比Ｎが「１」だけディクリメ
ントされ、次にステップ（114）に進む。
そして、ステップ（114）において、パルスPrの周期
がチェックされ、すなわち、つまみ（42）の回転速度が
チェックされ、パルスPrの周期が例えば100m秒以下のと
きには、処理はステップ（114）からステップ（115）に
進みこのステップ（115）において、 Tb＝Tb＋10m秒 すなわち、ミューティング期間Tbがそれまでの値より
も、10m秒大きくされ（ただし、期間Tbの最大値は500m
秒とする）、次にステップ（116）に進み、ステップ（1
14）において、パルスPrの周期は100m秒以上のときに
は、処理はステップ（114）からステップ（116）に進
む。
がチェックされ、すなわち、つまみ（42）の回転速度が
チェックされ、パルスPrの周期が例えば100m秒以下のと
きには、処理はステップ（114）からステップ（115）に
進みこのステップ（115）において、 Tb＝Tb＋10m秒 すなわち、ミューティング期間Tbがそれまでの値より
も、10m秒大きくされ（ただし、期間Tbの最大値は500m
秒とする）、次にステップ（116）に進み、ステップ（1
14）において、パルスPrの周期は100m秒以上のときに
は、処理はステップ（114）からステップ（116）に進
む。
そして、ステップ（116）において、第４図の時点t1
に示すように、ミューティング信号Smが“1"とされ、こ
れによりスイッチ回路（12L），（12R）がオフとされて
ミューティングかかけられ、次にステップ（117）にお
いて、AFLG＝“1"にセットされてから処理はステップ
（121）に進み、今の場合、AFLG＝“1"なので、処理は
ステップ（121）からステップ（122）に進み、このステ
ップ（122）において、ステップ（116）の実行された時
点t1から期間Ta（＝10m秒）が過ぎているかどうかがチ
ェックされ、今の場合は、ステップ（116）→（117）→
（121）→（122）のように実行されて期間Taが過ぎてい
ないので、（時点t2）、処理はステップ（122）からス
テップ（141）に進む。
に示すように、ミューティング信号Smが“1"とされ、こ
れによりスイッチ回路（12L），（12R）がオフとされて
ミューティングかかけられ、次にステップ（117）にお
いて、AFLG＝“1"にセットされてから処理はステップ
（121）に進み、今の場合、AFLG＝“1"なので、処理は
ステップ（121）からステップ（122）に進み、このステ
ップ（122）において、ステップ（116）の実行された時
点t1から期間Ta（＝10m秒）が過ぎているかどうかがチ
ェックされ、今の場合は、ステップ（116）→（117）→
（121）→（122）のように実行されて期間Taが過ぎてい
ないので、（時点t2）、処理はステップ（122）からス
テップ（141）に進む。
そして、その後、処理はステップ（103）に戻り、今
度はステップ（103）〜（121）により時点t1から期間Ta
が過ぎているので、処理はステップ（122）からステッ
プ（123）に進み、このステップ（123）において、マイ
コン（30）のRAM（33）のストアしてある分周比Ｎが、
分周回路（22）に新しい分周比Ｎとして供給されてセッ
トされる（時点t3）。したがって、この時点t3からロッ
クアップタイム後に、受信周波数frはその新しい分周比
Ｎに対応した周波数となる。
度はステップ（103）〜（121）により時点t1から期間Ta
が過ぎているので、処理はステップ（122）からステッ
プ（123）に進み、このステップ（123）において、マイ
コン（30）のRAM（33）のストアしてある分周比Ｎが、
分周回路（22）に新しい分周比Ｎとして供給されてセッ
トされる（時点t3）。したがって、この時点t3からロッ
クアップタイム後に、受信周波数frはその新しい分周比
Ｎに対応した周波数となる。
続いて、処理はステップ（124）に進んでLCD（43）に
新しい受信周波数frのデータが供給されてその新しい受
信周波数frがLCD（43）にデジタル表示され、次にステ
ップ（125）において、AFLG＝“0"、BFLG＝“1"とされ
てからステップ（141）に進む。
新しい受信周波数frのデータが供給されてその新しい受
信周波数frがLCD（43）にデジタル表示され、次にステ
ップ（125）において、AFLG＝“0"、BFLG＝“1"とされ
てからステップ（141）に進む。
そして、その後、処理はステップ（103）に戻り、再
びステップ（103）〜（121）を通じてステップ（121）
に進むが、このとき、AFLG＝“0"なので、処理はステッ
プ（121）からステップ（131）に進み、このステップ
（131）において、BFLG＝“1"なので、処理はステップ
（131）からステップ（132）に進み、このステップ（13
2）において、時点t3から期間Tbが過ぎているかどうか
がチェックされ、今の場合は、初めてステップ（132）
が実行され、期間Tbが過ぎていないので、（時点t4）、
処理はステップ（132）からステップ（141）に進む。
びステップ（103）〜（121）を通じてステップ（121）
に進むが、このとき、AFLG＝“0"なので、処理はステッ
プ（121）からステップ（131）に進み、このステップ
（131）において、BFLG＝“1"なので、処理はステップ
（131）からステップ（132）に進み、このステップ（13
2）において、時点t3から期間Tbが過ぎているかどうか
がチェックされ、今の場合は、初めてステップ（132）
が実行され、期間Tbが過ぎていないので、（時点t4）、
処理はステップ（132）からステップ（141）に進む。
こうして、時点t3からは、ステップ（103）〜（121）
→（131）→（132）→（141）（→（142））のループが
繰り返される。そして、このとき、つまみ（42）が回さ
れれば、ステップ（111）〜（117）が実行され、ミュー
ティング時Tbは100m秒から10m秒ずつ大きくされてい
く。また、このとき、ステップ（117）によりAFLG＝
“1"とされるので、パルスPrごとに、あらためて時点t1
〜t4の動作（ステップ（103）〜（121）〜（125）な
ど）が実行される。
→（131）→（132）→（141）（→（142））のループが
繰り返される。そして、このとき、つまみ（42）が回さ
れれば、ステップ（111）〜（117）が実行され、ミュー
ティング時Tbは100m秒から10m秒ずつ大きくされてい
く。また、このとき、ステップ（117）によりAFLG＝
“1"とされるので、パルスPrごとに、あらためて時点t1
〜t4の動作（ステップ（103）〜（121）〜（125）な
ど）が実行される。
そして、期間Tbが過ぎて時点t5になると、これがステ
ップ（132）において判別され、処理はステップ（132）
からステップ（133）に進み、このステップ（133）にお
いて、Sm＝“0"とされてスイッチ回路（12L），（12R）
におけるミューティングが解除され、次にステップ（13
4）において、Tb＝100m秒、BFLG＝“0"にリセットさ
れ、その後、ステップ（141）に進む。
ップ（132）において判別され、処理はステップ（132）
からステップ（133）に進み、このステップ（133）にお
いて、Sm＝“0"とされてスイッチ回路（12L），（12R）
におけるミューティングが解除され、次にステップ（13
4）において、Tb＝100m秒、BFLG＝“0"にリセットさ
れ、その後、ステップ（141）に進む。
なお、新しく選局した周波数において、放送波信号Sr
を受信できないときには、検出回路（７）の検出出力に
基づいてSm＝“1"とされ、その受信周波数frでミューテ
ィングが行われる。
を受信できないときには、検出回路（７）の検出出力に
基づいてSm＝“1"とされ、その受信周波数frでミューテ
ィングが行われる。
こうして、この発明によれば、ダイヤルつまみ（42）
により選局を行うシンセサイザ受信機において、ダイヤ
ルつまみ（42）の回転速度に対応してミューティング期
間Tbを変更しているので、ダイヤルつまみ（42）をゆっ
くり回して微調を行うときには、ミューティング期間Tb
が短くなり、微調に対するフィーリングがバリコン式と
同様なものとなる。また、つまみ（42）を速く回したと
きには、ミューティング期間Tbが長くなるので、PLL（2
0）のロックアップタイムの期間は確実にミューティン
グされる。
により選局を行うシンセサイザ受信機において、ダイヤ
ルつまみ（42）の回転速度に対応してミューティング期
間Tbを変更しているので、ダイヤルつまみ（42）をゆっ
くり回して微調を行うときには、ミューティング期間Tb
が短くなり、微調に対するフィーリングがバリコン式と
同様なものとなる。また、つまみ（42）を速く回したと
きには、ミューティング期間Tbが長くなるので、PLL（2
0）のロックアップタイムの期間は確実にミューティン
グされる。
第１図及び第２図はこの発明の一例の系統図及び流れ
図、第３図〜第６図はその説明のための図である。 （１）〜（14R）は受信系、（20）はPLL、（30）はマイ
コン、（41）はロータリーエンコーダ、（42）はダイヤ
ルつまみ、（100）は処理ルーチンである。
図、第３図〜第６図はその説明のための図である。 （１）〜（14R）は受信系、（20）はPLL、（30）はマイ
コン、（41）はロータリーエンコーダ、（42）はダイヤ
ルつまみ、（100）は処理ルーチンである。
Claims (1)
- 【請求項１】PLLにより局部発振信号を形成するととも
に、上記PLLにおける可変分周回路の分周比を変更する
ことにより上記局部発振信号の周波数を変更して受信周
波数を変更するようにしたシンセサイザ受信機におい
て、 ダイヤルつまみと、 このダイヤルつまみの回転を入力とするロータリーエン
コーダと、 このロータリーエンコードの出力に基づいて上記分周比
を変化させる回路と、 オーディオ信号の信号ラインに設けられたミューティン
グ回路と、 上記ロータリーエンコーダの出力に基づいて上記ミュー
ティング回路を制御する回路と、 上記ロータリーエンコーダの出力に基づいて上記ダイヤ
ルつまみの回転速度を対応して上記ミューティング回路
のミューティング時間を可変制御する回路とを有する シンセサイザ受信機。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145658A JP2707730B2 (ja) | 1989-06-08 | 1989-06-08 | シンセサイザ受信機 |
| US07/531,349 US5077833A (en) | 1989-06-08 | 1990-05-31 | Synthesizer receiver |
| EP90401583A EP0402273B1 (en) | 1989-06-08 | 1990-06-08 | Synthesizer receiver |
| DE69015703T DE69015703T2 (de) | 1989-06-08 | 1990-06-08 | Synthetisierer für Empfänger. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145658A JP2707730B2 (ja) | 1989-06-08 | 1989-06-08 | シンセサイザ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310522A JPH0310522A (ja) | 1991-01-18 |
| JP2707730B2 true JP2707730B2 (ja) | 1998-02-04 |
Family
ID=15390100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145658A Expired - Fee Related JP2707730B2 (ja) | 1989-06-08 | 1989-06-08 | シンセサイザ受信機 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5077833A (ja) |
| EP (1) | EP0402273B1 (ja) |
| JP (1) | JP2707730B2 (ja) |
| DE (1) | DE69015703T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969758A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 受信機 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3467868A (en) * | 1966-12-19 | 1969-09-16 | Electrohome Ltd | Automatic muting networks for signal seeking receivers |
| GB1385896A (en) * | 1971-03-08 | 1975-03-05 | Racal Communications Ltd | Manually operable control arrangements for controlling electrical signals such as the outputs of frequency synthesizers |
| JPS51117510A (en) * | 1975-04-07 | 1976-10-15 | Shintou Denki Kk | Double superheterodyne receiver |
| US4207530A (en) * | 1977-09-12 | 1980-06-10 | Motorola, Inc. | Electrically tunable inductor and method |
| US4244055A (en) * | 1977-10-17 | 1981-01-06 | Pioneer Electronic Corporation | Tuner with phase locked loop synthesizer |
| JPS5523648A (en) * | 1978-08-07 | 1980-02-20 | Matsushita Electric Ind Co Ltd | Fm receiver |
| DE2912710C3 (de) * | 1979-03-30 | 1982-02-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abstimmschaltung für einen Empfänger, deren Abstimmlage von dem Stand eines Zählers bestimmt wird |
| US4281415A (en) * | 1979-09-24 | 1981-07-28 | Norlin Industries, Inc. | Digital tuner |
| US4347628A (en) * | 1980-10-28 | 1982-08-31 | Rca Corporation | Rotary tuning mechanism |
-
1989
- 1989-06-08 JP JP1145658A patent/JP2707730B2/ja not_active Expired - Fee Related
-
1990
- 1990-05-31 US US07/531,349 patent/US5077833A/en not_active Expired - Lifetime
- 1990-06-08 EP EP90401583A patent/EP0402273B1/en not_active Expired - Lifetime
- 1990-06-08 DE DE69015703T patent/DE69015703T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69015703D1 (de) | 1995-02-16 |
| JPH0310522A (ja) | 1991-01-18 |
| EP0402273A1 (en) | 1990-12-12 |
| US5077833A (en) | 1991-12-31 |
| EP0402273B1 (en) | 1995-01-04 |
| DE69015703T2 (de) | 1995-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0370797A2 (en) | Radio receiver | |
| JP2707730B2 (ja) | シンセサイザ受信機 | |
| JP2930084B2 (ja) | ラジオ受信機 | |
| JP2703056B2 (ja) | ダブルファンクションスイッチ | |
| JPS59230330A (ja) | 車両用公衆放送受信機 | |
| JP3072667B2 (ja) | スーパーヘテロダイン受信機 | |
| JPS635295Y2 (ja) | ||
| JPH02284536A (ja) | 音響再生装置 | |
| JP2579375Y2 (ja) | ラジオ受信機 | |
| JP2757399B2 (ja) | 受信機 | |
| JPS5920212B2 (ja) | ステレオ復調装置 | |
| JP2556739Y2 (ja) | ラジオデ−タシステム受信機 | |
| JPH04339419A (ja) | プリセット式ラジオ受信装置 | |
| JP2598982Y2 (ja) | 受信機 | |
| JPH02296490A (ja) | 放送信号受信システム | |
| JPS6115424A (ja) | ラジオ受信装置 | |
| JPH0983388A (ja) | Ｆｍ受信機 | |
| JPH0758654A (ja) | 受信機 | |
| JPS6246098B2 (ja) | ||
| JPH09261010A (ja) | Ｆｍ多重受信機 | |
| JPH09145867A (ja) | Ａｍ・ｆｍ受信機 | |
| JPH06101670B2 (ja) | ラジオ受信機 | |
| JPS63263842A (ja) | ラジオ受信装置 | |
| JPH07221602A (ja) | シンセサイザ受信機 | |
| JPH0685549U (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |