JP2703265B2

JP2703265B2 - 調整器

Info

Publication number: JP2703265B2
Application number: JP63134294A
Authority: JP
Inventors: − フェイエフ．ウオングアイ
Original assignee: テキサスインスツルメンツインコーポレイテツド
Priority date: 1987-06-01
Filing date: 1988-05-31
Publication date: 1998-01-26
Anticipated expiration: 2013-01-26
Also published as: US4825142A; JPS6464556A

Description

【発明の詳細な説明】産業上の利用分野この発明は全般的に電圧を調整する方法と装置、更に
具体的に云えば、半導体基板に印加されるバイアス電圧
を調整する方法と回路に関する。

従来の技術及び問題点半導体回路の性能を発展させ、更に向上させ、改善す
る為の努力が続けられている。速度、電力、コスト、回
路の密度及びその他の項目が、こう云う回路の性能を改
善する為に主に努力が向けられている因子である。回路
のバイアスが、上に述べた因子の或るものに影響を与え
る別の問題点である。

初期の半導体回路の開発技術者は、種々のチップ素子
のバイアスが回路の性能に影響を持つことを認識してい
た。勿論、チップに電力を供給する為には、直流電圧源
及びアース接続部が必要である。更に、チップ基板に別
個のバイアス電圧を印加することにより、MOSトランジ
スタの動作性能に影響を与えることが出来ることが分か
っていた。特に、Ｎチャンネル（NMOS）回路の基板を正
しくバイアスすることにより、その速度を改善すること
が出来る。その為、集積回路チップに供給電圧及びアー
ス端子を設ける他に、別個のバイアス電圧端子も設けら
れていた。正しいバイアス電圧に応じて回路の性能は改
善されたが、バイアス電圧を各々の集積回路に通す為に
は、別個のバイアス源が必要であり、印刷配線板の接続
が必要であった。

Ｎチャンネル又はCMOSメモリの基板を正しくバイアス
することの重要性が、最適性能を必要とする高級な半導
体回路で重要な関心事になっている。例えば、記憶位置
が400万を超えるCMOSメモリの様な高密度の高速メモリ
では、各々の記憶セルの最適性能を実現するには、基板
を正しくバイアスする他はない。速度の性能を改善する
他に、基板の正しいバイアスにより、ビット線の静電容
量及び少数キャリヤの注入を減らすことが出来、こうし
て各セルの記憶能力を容易にすることが出来る。更に、
基板内の少数キャリヤが減少すると、CMOS回路のラッチ
アップの惧れも更に低下する。

基板バイアス発生器が半導体チップ上にある他の回路
と共に集積され、こうして外部電源及び余分のバイアス
電圧端子の必要性を省いている。一形式のチップ上バイ
アス発生器が、IEEEジャーナル・オブ・ソリッド・ステ
ート・サーキッツ誌,SC−15巻，第５号（1980年10月
号）所載の論文「MOSダイナミック・メモリに対するチ
ップ上逆バイアス発生器」に記載されている。この様な
チップ上発生器を用いると、単一電源集積回路チップが
可能になる。一般的に、大抵の集積回路チップの所要外
部電力は、＋５ボルト（V_cc）及びアース（V_ss）であ
る。基板をバイアスにするには約−２乃至３ボルト（V
_bb）の内部で発生される電圧を利用する。バイアス発生
器自体は発振器と、正の供給電圧から負バイアス電圧を
取出す電荷ポンプとで構成される。典型的には、電圧の
関係は次の様に表わすことが出来る。

V_bb＝−0.5V_cc これから分かる様に、供給電圧V_ccが変化すると、基
板バイアスV_bbも変化する。多数の電荷ポンプにとって
典型的な１つの心配は、供給電圧V_ccが増加した場合、
負の方向ではあるが、バイアス電圧V_bbも増加すること
である。従って、その間の電圧の差が一層大きくなり、
この為種々の回路の接合が一層強い電界にさらされ、接
合の降伏の惧れがある。前に引用した論文に記載される
バイアス発生器は、バイアス電圧V_bbを調整する手段を
設けていて、それを供給電圧V_ccの変化と無関係にして
いる。高性能の回路の動作の為並びに信頼性の為、バイ
アス電圧を更に高度に調整することが望ましい。

以上の説明から、回路の信頼性及び性能を更に最適に
する為に、調整作用を改善する様な改良された基板バイ
アス電圧調整器に対する要望があることが分かる。それ
に伴って、バイアス電圧V_bbを供給電圧の変化に対して
無関係にするだけでなく、チップの温度並びに回路の製
造中に起こるプロセスの変数の変化にも無関係にする様
に、バイアス電圧V_bbを制御するバイアス電圧調整器に
対する要望がある。

問題を解決するための手段及び作用この発明では、ここで説明する基板バイアス電圧調整
器及び調整方法は、従来の方法及び装置に伴う欠点を実
質的に少なくし又はなくす。この発明の基板バイアス電
圧調整器の技術的な利点により、従来実現出来た以上に
高度のV_bbの調整が出来ると共に、この調整作用を、供
給電圧、温度及び処理パラメータの変化に無関係にする
ことが出来る。この発明の別の技術的な利点は、バイア
ス電圧調整器は、追加の又は特別なプロセス工程を必要
とせずに、チップ上回路として製造することが出来るこ
とである。

この発明では、供給電圧V_ccと基板バイアスV_bbの間
に、電流源／ミラー回路及び電流シンク回路を直列に接
続する。これらの回路が基板バイアス電圧の変化に応答
し、基板バイアス電圧を発生する基板電荷ポンプを制御
する出力を発生する様に作用する。基板バイアスV_bbが
更に負になるにつれて、調整器の出力は基板電荷ポンプ
の動作を妨げ、こうしてバイアス電圧が正しい大きさへ
減衰することが出来る様にする。基板バイアスV_bbが特
定された大きさより下がると、電流源／モニタ回路及び
電流シンク回路がこの変化を感知し、基板電荷ポンプを
動作することが出来る様にする出力を発生し、こうして
基板バイアスV_bbを限界内に戻す。

調整器の電流源／ミラー回路が、１つ又は更に多くの
低利得段によって駆動され、この段が分圧器によって駆
動される。分圧器が、供給電圧V_ccから基準電圧を取出
す。低利得段が基準電圧を電流源／ミラー回路に結合す
る。これらの段が低利得である為、供給電圧V_ccに変化
があっても、その変化がその出力には反映しない。更
に、低利得段が、供給電圧V_ccには無関係であるが、主
にこれらの低利得段を構成するMOSトランジスタ装置の
閾値電圧に関係する様な基準電圧を限定する様に構成さ
れた回路を有する。電流源／ミラー回路は、供給電圧に
無関係な電圧によって駆動されるので、やはり供給電圧
に無関係な出力電流を発生する。

基板バイアス電圧調整器の電流シンク回路が補償回路
に接続される。この補償回路は、調整器の動作を、低利
得段のMOSトランジスタに特有である様な閾値電圧の変
動や温度に略無関係にする。以上説明したこの発明の調
整器の実用的な技術的な利点は、基板バイアス電圧の変
動が約0.1乃至約0.2ボルト以上には達しない様に、この
電圧を制御することが出来ることがである。この発明の
チップ上調整器の別の技術的な利点は、それ自体が消費
する電力が極く少なく、公知の基板電荷ポンプ回路に容
易に適応することが出来ることである。

この他の特徴及び利点は、以下図面についてこの発明
の好ましい実施例を更に具体的に説明するところから明
らかになろう。図面全体にわたり、同様な部分又は装置
には同じ参照記号を用いている。

実施例第１図はこの発明の好ましい１つの動作状態を示す。
特に、基板バイアス電圧調整器10が基板電圧発生器12に
接続され、この発生器の出力がバイアス電圧V_bbを供給
する。基板電圧発生器12は普通の設計であって、発振器
14、制御回路16及び基板電荷ポンプ回路18を含む。電荷
ポンプ回路18の出力を集積回路チップ20の所望の半導体
領域に印加することが好ましい。重要なことは、第１図
に示す全ての回路を、この発明の好ましい実施例で行な
われる様に、集積回路チップの中に一体として集積する
ことが出来ることである。

更に詳しく云うと、基板バイアス電圧調整器10が低利
得段24に接続された分圧器22を持ち、その両方の回路が
供給電圧V_ccに接続されている。低利得段24は、１つ又
は更に多くの段で構成されていて、電流源／ミラー回路
26を駆動する。供給電圧V_ccが電流源／ミラー回路26に
も接続される。電流源／ミラー回路26が電荷ポンプ禁止
（P_INH）出力を持ち、これが基板電圧発生器12に接続さ
れると共に、電流シンク回路30にも接続されている。基
板バイアス電圧V_bbが基板電荷ポンプ18の出力から電流
シンク回路30の入力にフィードバック接続されている。
電流シンク回路30の別の入力には、閾値電圧（V_t）及び
温度補償回路32が接続されている。

分圧器22が供給電圧V_ccから基準電圧を取出す。多数
のトランジスタを接続して構成されるダイオードが、基
準電圧を発生する分圧器22を形成する。低利得段24が分
圧器22の基準電圧出力に応答して、電流源／ミラー回路
26に対して安定な変化しない駆動を行なう。低利得段24
は、供給電圧V_ccの変化に無関係になる様な形で、電流
源／ミラー回路26に駆動電圧を結合する様になってい
る。後で詳しく説明するが、電流源／ミラー回路26が、
やはり供給電圧V_ccの変動に無関係な信号を電荷ポンプ
禁止（P_INH）出力に供給する。低利得段24にある装置の
閾値電圧の変動が、温度又はプロセス、パラメータによ
ってあったとしても、それは補償回路32を設けたことに
よって打消される。

簡単に云うと、基板バイアス電圧調整器10の動作は次
の通りである。調整器10の電荷ポンプ禁止出力が第１の
論理状態にある時、制御回路16は発振器14の信号を基板
電荷ポンプ回路18に結合することが出来る様にする。こ
うして電荷ポンプ回路18が動作を開始し、出力の基板バ
イアス電圧V_bbを発生する。調整器10の出力が第２の出
力状態に駆動されると、制御回路16は発振器14の信号が
基板電荷ポンプ回路18に結合されない様にする。基板電
荷ポンプ回路18の動作がこれによって禁止され、基板バ
イアス電圧V_bbが負で一層小さい大きさに向かって減少
し始める。調整器10の電流シンク回路30が基板バイアス
電圧V_bbを感知し、電流源／ミラー回路26と協働して、P
_INH出力の状態を制御し、こうして基板電圧発生器12を
制御する様に作用する。

基板バイアス電圧V_bbが限界内であれば、調整器10の
電流シンク回路30は比較的高いインピーダンスを特徴と
し、この為電流源／ミラー回路26がP_INH出力を論理高状
態に駆動する。制御回路16がこの論理高に応答し、前に
述べた様に基板電荷ポンプ回路18が動作出来る様にす
る。基板電荷ポンプ回路18が動作を続け、こうして基板
バイアス電圧V_bbを更に負の大きさへ駆動する。V_bbの大
きさが更に負の向きに増加すると、電流シンク回路30の
インピーダンスが減少し、電流源／モニタ回路26がもは
やP_INH出力に論理高状態を保つことが出来なくなる点に
達する。その結果、P_INH出力が最終的は論理低に下が
り、その時制御回路16が基板電荷ポンプ回路18の動作を
禁止し、こうして基板バイアス電圧V_bbを浮いた状態に
する。最終的には、基板の静電容量により、基板バイア
ス電圧V_bbは、電流シンク回路30のこれに対応して増加
するインピーダンスにより、電流源／ミラー回路26が再
びP_INH出力を論理高状態に駆動することが出来る様な程
度にまで減衰することが出来る様になる。調整器10と基
板電圧発生器12の間の循環的な動作が、基板バイアス電
圧V_bbをこれまで達成されなかった限界内に制御する様
に作用する。基板バイアス電圧の安定性は、公知の基板
バイアス電圧調整器に比べてずっと改善されている。

更に第１図に見られる様に、基板バイアス電圧V_bbの
典型的な用例は、チップ20の半導体基板42に対するもの
であろう。例として述べると、チップ20がＮチャンネル
・トランジスタ31を持ち、これは半導体ドレイン領域3
6、半導体ソース領域38及びその間に形成されたゲート
構造34を持っている。基板42にＰ形領域40が形成されて
いる。普通の様に、供給電圧V_ccをドレイン領域36に印
加することが出来、ソース領域38は図面に示してない他
の回路に接続することが出来る。トランジスタ31のドレ
イン領域36とソース領域38の間にある半導体材料40が導
電チャンネルを形成する。ゲート構造34に印加された電
圧に応答して、導電チャンネルを形成するＰ形材料が影
響を受け、こうしてドレイン領域36からソース領域38へ
電流が流れることが出来る様にする。基板バイアス電圧
V_bbを半導体基板42に印加することにより、トランジス
タ31の動作に影響を与えることが出来ることが分かる。
基板をバイアスすることによる特定の利点は前に説明し
たが、その詳細は公知であり、この明細書で説明する必
要はない。

第２図について説明すると、この発明の基板バイアス
電圧調整器10の詳細が示されている。調整器10の機能
が、第１図に説明した機能に従って破線で区分けされて
いる。具体的に云うと、分圧器22が、PMOSトランジスタ
44及び一対のNMOSトランジスタ46,48で構成され、その
全てが供給電圧V_ccとアースの間に直列に接続されてい
る。トランジスタ44,46がダイオードとして接続され、
夫々のゲートが回路の節45に接続される。トランジスタ
48もダイオード接続であり、そのゲートがドレインに接
続される。この様に接続されるので、トランジスタ44,4
6,48が、回路の節45を、アースより閾値電圧降下（V_t）
大体２個分の電圧だけ高くなる様にバイアスする。トラ
ンジスタ44,46,48のチャンネル長／幅比5/80,40/3及び4
0/3に対応する。トランジスタ46,48の両端の閾値電圧降
下が、供給電圧V_ccの関数であるから、供給電圧の変化
が幾分か回路の節45に反映する。一対の低利得段24が、
分圧器の回路の節45から入力を取出す。第１の低利得段
が一対のPMOSトランジスタ50,52及びNMOSトランジスタ5
4で構成され、これらは全て供給電圧V_ccとアースの間に
直列に接続される。トランジスタ50,52はダイオード接
続であり、夫々のゲートがこれらのトランジスタのドレ
イン端子に接続される。トランジスタ54のゲートが回路
の節45に定められた電圧によって駆動される。トランジ
スタ52,54の間の共通の回路の節53が、第１の低利得段
の出力を発生する。

第２の低利得段がPMOSトランジスタ56及び一対のNMOS
トランジスタ58,60で構成され、これらの全てが供給電
圧V_ccとアースの間に直列に接続されている。トランジ
スタ58,60がダイオード接続であり、それらのゲート端
子がこれらのトランジスタの夫々のドレイン端子に接続
される。トランジスタ56,58を接続する共通の回路の節5
7が、第２の低利得段の出力を限定する。トランジスタ5
6のゲートが、第１の低利得段の出力の回路の節53に接
続された第２の低利得段に対する入力を定める。トラン
ジスタ50,52,54のチャンネル幅／長比は、夫々30/3,30/
3及び5/50に対応する。トランジスタ56,58,60のチャン
ネル幅／長比は、夫々5/50,40/3及び40/3に対応する。

容易に分かる様に、第１の低利得段の回路の節53は、
供給電圧V_ccより大体閾値電圧降下２個分だけ低くなる
様にバイアスされる。トランジスタ54は、回路の節53及
びアースの間に接続された低利得装置であり、分圧器の
節45の電圧を表わすものを、第２の低利得段の入力に結
合する。第２の低利得段の入力トランジスタ56も幅の狭
いチャンネルを持つ低利得装置である。第２の低利得段
の節57は、ダイオード接続のトランジスタ58,60の結果
として、アースより大体閾値電圧降下２個分だけ高いと
ころにある。回路の節57の電圧が、供給電圧V_ccの変動
に実質的に無関係であることが分かる。電流源／ミラー
回路26に対して更に精密な駆動を必要とする用途では、
追加の低利得段を加えて、供給電圧V_ccの変化の影響を
更に少なくすることが出来る。調整器の種々のPMOS装置
の閾値電圧の変動は、これらの装置がアースに対してダ
イオードとして接続されていない為、回路には実質的な
影響がない。従って、調整器10を供給電圧V_ccに無関係
にする点では、PMOSトランジスタの閾値プロセスの変数
は省略することが出来る。

回路の節57の電圧がトランジスタの種々の閾値電圧に
関係するから、製造中のトランジスタのパラメータの変
動によって、閾値電圧が異なることがある。この為、一
旦回路が製造されれば、閾値電圧は変化しなくても、回
路の節57に発生する精密な駆動電圧を前もって正確に予
測するのは困難になる。後で詳しく説明するが、補償回
路32は、チップのロット毎の閾値電圧の変動が、調整器
10の出力特性に実質的な影響を持つことがないと云う点
で、この発明の技術的な利点をもたらす。

回路の節57に発生された駆動電圧がNMOSトランジスタ
64のゲート端子に結合される。トランジスタ64のドレイ
ン電流は、PMOSトランジスタ62,66を通る電流を制御す
る様に作用する。この対が電流ミラーを構成する。トラ
ンジスタ62,64,66のチャンネル幅／長比は、夫々30/5,5
/80及び14/5である。トランジスタ64は狭いチャンネル
装置であり、一層大きいチャンネル装置、即ちトランジ
スタ62を通る電流を制御する。この場合も、トランジス
タ64は、トランジスタ58,60の両端に発生される閾値電
圧降下２個分によって駆動される。更にトランジスタ64
が、そのドレインが供給電圧V_ccより大体ダイオード降
下１個分だけ低いと云う点で、飽和モードで動作する。
この為、トランジスタ64を通る電流及びその両端の電圧
が分かれば、その電気特性を正確に決定することが出来
る。この為、ミラー・トランジスタ62,66から出力され
る電流を正確に決定することが出来る。

トランジスタ62,66のゲート・ソース電圧が同じであ
り、これらのトランジスタが同じ方法の工程及び材料に
よって製造されるから、電流ミラー機能が得られる。云
換えれば、トランジスタ62を通る電流に比例する量がト
ランジスタ66に発生する。トランジスタ62,66が通す電
流は同じである必要はないが、電流ミラー機能の為、夫
々の電流が相手を追跡する。理想的には、電流ミラーが
トランジスタ66に通す電流は、供給電圧V_ccに無関係で
ある。

トランジスタ66の出力が、バイアス電圧調整器10の出
力を限定する節67に接続される。節67が一対のインバー
タ70,72にも接続され、調整器10の出力のバッファ作用
をする。節67に出る調整器10のポンプ禁止出力信号が、
インバータを介して、２入力ナンド論理ゲート16の一方
の入力に接続される。論理ゲート16の他方の入力が、発
振器14に接続される。この発明の好ましい実施例では、
ナンド・ゲート16が、P_INH信号に応答して、基板電荷ポ
ンプ回路18の動作を許容し又は妨げる制御回路16を構成
する。

電流シンク回路30が、調整器の出力節67に接続され
た、ゲートをアースしたNMOSトランジスタ68を含む。ト
ランジスタ68と基板バイアス電圧V_bbのフィードバック
の間に、NMOSトランジスタ74,76が直列に接続される。
トランジスタ68,74,76のチャンネル幅／長比は夫々5/1
0,5/25及び5/15に対応する。これから分かる様に、これ
らのトランジスタは、電流ミラー・トランジスタ66に比
べて、チャンネルが狭い装置である。電流シンク・トラ
ンジスタ74は、NMOSトランジスタ78,80,82と共に、ダイ
オードとしてバイアスされている。同様に、電流シンク
・トランジスタ76が、NMOSトランジスタ84,86,88と共に
ダイオードとしてバイアスされている。

電流シンク・トランジスタ74について云うと、トラン
ジスタ80,82はそれ自体がダイオード形に接続され、ト
ランジスタ74のゲートとそのソースの間に直列に接続さ
れている。トランジスタ78が、トランジスタ74のゲート
とアースの間にダイオードとして接続されている。トラ
ンジスタ78,80,82のチャンネル幅／長比は夫々5/40,30/
3及び30/3に対応する。電流シンク・トランジスタ76に
関連するトランジスタ84,86,88も同様に接続され、製造
されている。

動作について説明すると、電流源／ミラー回路26及び
電流シンク回路30が、供給電圧V_ccと基板バイアス電圧V
_bbの間で、調整器の出力節67が論理高又は論理低レベル
に駆動され、こうして基板電荷ポンプ回路18を制御する
様に、一緒に作用する。電流源／ミラー回路26及び電流
シンク回路30が、基板バイアス電圧V_bbの変化に応答す
るが、チップ供給電圧V_ccの変化には応答しない。前に
述べた様に、発振器14が制御回路16を介して基板電荷ポ
ンプ回路18に結合され、基板バイアス電圧V_bbを発生す
る。発振器14が基板電荷ポンプ回路18に結合されている
限り、基板バイアス電圧V_bbが発生され、これは負の電
圧の方向に増加する。この発明の調整器10は、基板電荷
ポンプ回路18が動作している時、出力節67の電圧が論理
高であって、発振器の信号をP_INH信号を通じて、基板電
荷ポンプ回路18に結合することが出来る様に構成されて
いる。この動作モードでは、電流シンク・トランジスタ
74,76は、ミラー・トランジスタ66を通る電流が出力節6
7を論理高レベルに保つことが出来るくらいに高いイン
ピーダンス特徴としている。基板バイアス電圧が増加す
るにつれて、電流シンク回路30へのフィードバックによ
り、トランジスタ74,76が更に強く導電し、その直列抵
抗を減少する。ゲートがアースされたトランジスタ68に
ついても同様な反応が起こる。その結果、トランジスタ
66を通る電流はもはや出力節67に論理高を保つことが出
来なくなり、その時インバータ70,72が状態を切換え、
こうしてナンドゲート制御回路16に論理低を印加する。
基板電荷ポンプ回路18の動作は、基板バイアス電圧が、
電流シンク・トランジスタ74,76の導電を少なくして、
電流ミラー・トランジスタ66が出力節67を論理高に充電
することが出来るくらいのレベルに変わるまで、禁止さ
れる。その後、このサイクルが繰返される。

この発明の補償回路は、トランジスタの閾値電圧V_tの
変動の影響、特に低利得段24を構成するNMOSトランジス
タの閾値電圧の変動の影響を最小限に抑える様に作用す
る。トランジスタの閾値電圧に影響する幾つかの因子と
しては、プロセスの変動、温度及び基板のバイアス電
圧、例えばボディ効果がある。閾値電圧がこの何れかの
因子の為に変化する場合、電流限／ミラー回路26のトラ
ンジスタ64を通る電流も変化し、こうしてトランジスタ
62,66のミラー電流も変化する。然し、分圧器22、低利
得段24又は電流限／ミラー回路26のトランジスタに伴う
閾値電圧の変化があっても、それは補償回路32の結果と
して帳消しにされる。具体的に云うと、低利得段24の閾
値電圧の変化がミラー・トランジスタ66の電流を幾分増
加する場合、補償回路32が夫々の電流シンク・トランジ
スタ74,76を駆動して、その電流を増加し、インピーダ
ンスを下げる。これが実効的に出力節67に於ける調整器
10の出力特性を再び設定する。云換えれば、補償回路32
によって、電流シンク・トランジスタ74,76の導電特性
を変えなければ、トランジスタ66を通る電流が増加する
ことにより、出力節67が論理高レベルに一層急速に充電
される。従って、電荷ポンプ回路18は幾分早めに作動さ
れる。然し、補償回路32がある為、調整器10のトランジ
スタの閾値電圧の変化に寄与して、電流ミラー・トラン
ジスタ62,66を通る電流を増減する様な因子があれば、
それは電流シンク・トランジスタ74,76にも同じ方向の
変化を招く。この為、全体的な結果として、調整器10の
出力特性は、閾値電圧の変動による変化に関係なく、予
め限定されたパラメータに止まる。

補償回路32は、温度変化に対しても、出力節67の動的
な電気特性を安定に保つ様にも作用する。例えば、温度
変化によって、分圧器回路22の電流又は低利得段24の電
流に増減が起こった場合、補償回路32及び電流シンク回
路30に対応する電流変化が起こる。従って、電流源ミラ
ー回路26の出力電流に増減があっても、これは電流シン
ク回路30が出力節67に対して持つインピーダンスの対応
する増減によって帳消しにされる。

実際、試験により、110℃の温度範囲にわたり、チッ
プの多数のプロセス・ロットを利用し、４乃至６ボルト
の範囲の供給電圧V_ccを用いた時、基板バイアス電圧の
変化は僅か±200ミリボルトしか認められなかった。上
に述べた種々のパラメータに対してこう云う小さなレベ
ルの変化しか起こらないことは、従来公知の基板バイア
ス調整器では達成し得るとは考えられない。従来公知の
基板電圧発生器では、４ボルトから６ボルトへの供給電
圧の変化だけでも、約１ボルトの基板バイアス電圧の変
化が起こる。

以上、従来公知の調整器に比べて性能が改善された半
導体基板電圧バイアス調整器を説明した。この発明で
は、１つ又は更に多くの低利得段が電流源／ミラー回路
に対して安定な駆動用供給電圧を供給する。低利得段
は、供給電圧と無関係のまま、トランジスタの閾値電圧
に事実上依存する様に構成されている。電流ミラーを作
用して、駆動電圧を、調整器の出力節を充電する駆動電
流に変換する。電流シンク回路が出力節に接続された可
変インピーダンスを生じて、電流源／ミラー回路による
その充電を制御する様に作用する。更に、電流シンク回
路が基板バイアス電圧の変化に応答して、出力節を放電
して基板電荷ポンプ動作を禁止するインピーダンスを出
力節に対して持つか、又は電流源／ミラー回路がこの節
を充電して、基板電荷ポンプを動作することが出来る様
にする。補償回路が電流シンク回路に接続され、調整器
の動作を変える傾向を持つ様な、閾値電圧、温度及び処
理パラメータの様な因子を帳消しにする様な形で、電流
シンク回路を制御する。

特定の基板バイアス電圧調整器の装置及び方法につい
て、この発明の好ましい実施例を説明したが、特許請求
の範囲によって定められたこの発明の範囲を逸脱せず
に、技術的な選択事項として、細部に色々な変更を加え
ることが出来ることを承知されたい。

以上の説明に関連して、更に下記の項を開示する。

（１）半導体チップに調整済みバイアス電圧を供給す
る基板電荷ポンプに使う調整器に於いて、該電荷ポンプ
を制御する調整器の出力を発生する様に相互接続された
電流源及び電流シンクと、チップの供給電圧から基準電
圧を発生する基準電圧発生器と、１又はそれ未満の利得
を持っていて、前記基準電圧に接続され、前記供給電圧
に無関係な電流を供給する様に、前記供給電圧の変動に
略無関係に前記電流源を駆動する駆動部を構成する低利
得段と、前記バイアス電圧が特定された大きさを超えて
増加する時、前記電流シンクが前記電荷ポンプの動作を
不作動にする出力を発生する様に作用し、且つ前記バイ
アス電圧が特定された大きさより低く減少する時、前記
電流源が前記電荷ポンプの動作を付能する出力を発生す
る様に作用する様に、前記バイアス電圧を前記電流シン
クに接続する手段とを有する調整器。

（２）第（１）項に記載した調整器に於いて、前記半
導体チップに集積されている調整器。

（３）第（１）項に記載した調整器に於いて、前記低
利得段が閾値装置によってアースに接続された低利得増
幅器で構成される調整器。

（４）第（３）項に記載した調整器に於いて、複数超
の低利得段を含む調整器。

（５）第（１）項に記載した調整器に於いて、前記電
流源が、前記低利得段の出力に応答して調整器の出力に
対する電流を供給する電流ミラー回路を含む調整器。

（６）第（３）項に記載した調整器に於いて、前記閾
値装置の閾値を補償する様に、前記電流シンクを通る電
流を調節する補償手段を有する調整器。

（７）第（１）項に記載した調整器に於いて、前記半
導体回路の温度変化に応答して、前記電流シンクを通る
電流を調節する手段を含む調整器。

（８）第（３）項に記載した調整器に於いて、前記電
流シンクに接続されていて、前記閾値装置の閾値に応答
して、その電流の大きさを設定する補償器を有する調整
器。

（９）第（１）項に記載した調整器に於いて、前記電
流シンクに接続されていて、複数個のダイオード形装置
で構成され、それを通る電流を調節する補償回路を有す
る調整器。

（10）第（９）項に記載した調整器に於いて、複数個
の補償回路を有する調整器。

（11）半導体チップに調整済みバイアス電圧を供給す
る基板電荷ポンプに使う調整器に於いて、調整器の出力
に電流を供給する電流源と、前記出力に接続されてい
て、バイアス電圧に応答して、前記源電流によって供給
される電流の量を変える可変インピーダンスと、供給電
圧に接続されていて、前記電流源を駆動する安定な駆動
電圧を発生する駆動回路とを有し、該駆動回路は供給電
圧に無関係な大きさの駆動電圧を発生する調整器。

（12）第（11）項に記載した調整器に於いて、前記電
流源が前記駆動電圧によって駆動される電流ミラー回路
で構成される調整器。

（13）第（11）項に記載した調整器に於いて、温度に
応答して、前記可変インピーダンスのインピーダンスを
定める補償器を有する調整器。

（14）第（11）項に記載した調整器に於いて、前記駆
動回路が、前記供給電圧に無関係な基準電圧を発生する
閾値装置を有する調整器。

（15）第（14）項に記載した調整器に於いて、前記閾
値装置の閾値電圧に応答して、前記可変インピーダンス
のインピーダンスを調節する補償器を有する調整器。

（16）半導体チップに調整済みバイアス電圧を供給す
る基板電荷ポンプに使う調整器に於いて、前記チップの
供給電圧及びアース電位の間に接続されていて、何れも
直列に接続されたPMOSトランジスタ及び一対のNMOSトラ
ンジスタで構成され、各々がダイオード接続であって、
PMOSトランジスタ及び一方のNMOSトランジスタの接続点
が出力を形成している分圧器と、NMOSトランジスタと直
列に接続された一対のダイオード接続のPMOSトランジス
タで構成され、一方のPMOSトランジスタが供給電圧に接
続され、NMOSトランジスタがアースに接続され、該NMOS
トランジスタが前記分圧器の出力によって駆動され、NM
OSトランジスタが当該利得段の出力を発生する様な低利
得段と、一対のダイオード接続のNMOSトランジスタと直
列に接続されたPMOSトランジスタで構成され、該PMOSト
ランジスタが供給電圧に接続され、一方のNMOSトランジ
スタがアースに接続され、前記PMOSトランジスタが最初
に記載した低利得段の出力によって駆動され、一方のダ
イオード接続のNMOSトランジスタが当該第２の低利得段
の出力を発生する第２の低利得段と、何れも供給電圧に
接続された一対のPMOSトランジスタ、及び前記アース電
位並びに当該電流ミラーの間に接続されたNMOSトランジ
スタで構成され、電流ミラーのNMOSトランジスタが前記
第２の低利得段の出力によって駆動され、前記電流ミラ
ーのNMOSトランジスタが電流ミラーを駆動する様な電流
ミラーと、該電流ミラーからの電流のシンクとなるNMOS
トランジスタを有し、基板バイアス電圧の変化に応答し
て当該電流シンクのインピーダンスを変える電流シンク
と、前記電流ミラー及び電流シンクの間に接続された調
整器の出力とを有する調整器。

（17）第（16）項に記載した調整器に於いて、複数個
の電流シンク・トランジスタを有する調整器。

（18）第（16）項に記載した調整器に於いて、前記電
流シンクに接続され、温度変化に応答してそのインピー
ダンスを変える補償器を有する調整器。

（19）第（16）項に記載した調整器に於いて、前記電
流シンクに接続され、第１及び第２の低利得段のトラン
ジスタの閾値電圧に応答して、そのインピーダンスを変
える補償器を有する調整器。

（20）半導体チップの基板バイアス電圧を調整する方
法に於いて、基板バイアス電圧が予め限定された大きさ
より低い時、電荷ポンプの動作を付能する為に第１の状
態を持つ論理信号で調整器の出力を駆動し、バイアス電
圧が予め限定された大きさを超える時に、前記電荷ポン
プを不作動にする為に、前記出力を第２の論理状態で駆
動し、バイアス電圧の大きさが供給電圧に略無関係にな
る様に、供給電圧の変動に略無関係な基準駆動電圧を用
いて調整器の電流源を駆動する工程を含む方法。

（21）第（20）項に記載した方法に於いて、電流源及
び電流シンクを用いて前記出力を駆動する工程を含む方
法。

（22）第（20）項に記載した方法に於いて、基準電圧
に比例する電流を用いて前記出力を駆動する工程を含む
方法。

（23）第（22）項に記載した方法に於いて、トランジ
スタの閾値電圧を用いて前記基準電圧を取出す工程を含
む方法。

（24）第（23）項に記載した方法に於いて、バイアス
電圧の大きさに応答して、前記出力に関連する電流のシ
ンクを設ける工程を含む方法。

（25）第（24）項に記載した方法に於いて、バイアス
電圧に応答して電流シンクのインピーダンスを変える工
程を含む方法。

（26）第（25）項に記載した方法に於いて、温度に応
答してインピーダンスを変える工程を含む方法。

（27）第（25）項に記載した方法に於いて、前記閾値
電圧に関連して電流シンクのインピーダンスを設定する
工程を含む方法。

（28）基準で圧を発生する分圧器22と、供給電圧（V
_cc）に無関係な駆動電圧を発生すると共に、電流源／ミ
ラー回路26を駆動する低利得段24とを有する基板バイア
ス電圧調整器10を説明した。電流源／ミラー回路26が電
流シンク回路30と共に、基板電荷ポンプ回路18を制御す
る調整器10の論理出力を発生する様に作用する。電流シ
ンク回路30には、トランジスタの閾値電圧及び温度に応
答して、電流シンク回路30に対する駆動を調節する補償
回路32が接続されている。

【図面の簡単な説明】

第１図はこの発明の機能並びにこの発明を有利に実施し
得る典型的な状況を示すブロック図、第２図はこの発明
の基板バイアス電圧調整器の回路を示す詳しい回路図で
ある。主な符号の説明 20:集積回路チップ 22:分圧器 24:低利得段 26:電流源／ミラー回路 30:電流シンク回路

Claims

(57)【特許請求の範囲】

【請求項１】半導体チップに調整済みバイアス電圧を供
給する基板電荷ポンプに使う調整器に於いて、該電荷ポ
ンプを制御する調整器の出力を発生する様に相互接続さ
れた電流源及び電流シンクと、チップの供給電圧から基
準電圧を発生する基準電圧発生器と、１又はそれ未満の
利得を持っていて、前記基準電圧に接続され、前記供給
電圧に無関係な電流を供給する様に、前記供給電圧の変
動に略無関係に前記電流源を駆動する駆動部を構成する
低利得段と、前記バイアス電圧が特定された大きさを超
えて増加する時、前記電流シンクが前記電荷ポンプの動
作を不作動にする出力を発生する様に作用し、且つ前記
バイアス電圧が特定された大きさより低く減少する時、
前記電流源が前記電荷ポンプの動作を付能する出力を発
生する様に作用する様に、前記バイアス電圧を前記電流
シンクに接続する手段とを有する調整器。