JP2680944B2 - 信号保持回路 - Google Patents
信号保持回路Info
- Publication number
- JP2680944B2 JP2680944B2 JP3138095A JP13809591A JP2680944B2 JP 2680944 B2 JP2680944 B2 JP 2680944B2 JP 3138095 A JP3138095 A JP 3138095A JP 13809591 A JP13809591 A JP 13809591A JP 2680944 B2 JP2680944 B2 JP 2680944B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- power
- relay
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電源の異なる装置間を
接続する信号装置において、信号送信側の装置の制御用
電源がなくなった場合、信号受信側の装置の電源のオ
ン，オフを正常にさせる信号保持回路に関する。
接続する信号装置において、信号送信側の装置の制御用
電源がなくなった場合、信号受信側の装置の電源のオ
ン，オフを正常にさせる信号保持回路に関する。
【０００２】
【従来の技術】従来この種の電源の異なる装置間信号装
置は、図３に示す様に信号送信回路５−１，…，５−
ｎ、信号受信回路ｂ−１，…，ｂ−ｎ、パワーオンリセ
ット回路３とから構成されている。なお信号受信回路ｂ
−１，…，ｂ−ｎを有する各デバイス装置（個別構成の
装置）はリレーの接点ｒｌ2-1 ，…，ｒｌ2-n が閉じる
と、電源オンする様になっており、リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が開くと電源オフする様になってい
る。
置は、図３に示す様に信号送信回路５−１，…，５−
ｎ、信号受信回路ｂ−１，…，ｂ−ｎ、パワーオンリセ
ット回路３とから構成されている。なお信号受信回路ｂ
−１，…，ｂ−ｎを有する各デバイス装置（個別構成の
装置）はリレーの接点ｒｌ2-1 ，…，ｒｌ2-n が閉じる
と、電源オンする様になっており、リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が開くと電源オフする様になってい
る。
【０００３】この構成の信号装置においては、信号受信
回路ｂ−１，…，ｂ−ｎの電源の制御を信号送信回路５
−１，…，５−ｎ側から行なうリモートモードにするか
信号受信回路ｂ−１，ｂ−ｎ自身で行うローカルモード
にするかに切替える２連スイッチＳＷ3-1 ，…，ＳＷ
3-n がＲ側（リモートモード）の時、信号受信回路ｂ−
１，…，ｂ−ｎの電源Ｖｃｃ→信号送信回路５−１，
…，５−ｎの電源Ｖｃｃ１の順に立上げＶｃｃ１が立上
りパワーオンリセット回路３のパワーオンリセット信号
ＰＯＲ* （* はアクティブロウを意味する）が“Ｌ”→
“Ｈ”になった状態で信号送信回路５−１，…，５−ｎ
の電源オン信号ＰＯＷ ＯＮ１，…，ＰＯＷＯＮｎが
“Ｌ”→“Ｈ”→“Ｌ”と一端“Ｈ”になると論理素子
（ＩＣ）Ｚ7-1 ，…，Ｚ7-n ，Ｚ4-1 ，…，Ｚ4-n は一
端オンしリレーのコイルＲＬ2-1 ，…，ＲＬ2-n に２連
スイッチＳＷ3-1 ，…，ＳＷ3-n のａ側→論理素子Ｚ
4-1 ，…，Ｚ4-n を通して一旦電流が流れリレーの接点
ｒｌ2-1 ，…，ｒｌ2-n が閉じる。リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が閉じると、各信号受信回路は電源
オンする。次に信号送信回路５−１，…，５−ｎの電源
オフ信号ＰＯＷ ＯＦＦ* １，…，ＰＯＷ ＯＦＦ
* ｎ、信号送信回路５−１，…，５−ｎの電源終了信号
ＥＰＯ* １，…，ＥＰＯ*ｎが“Ｈ”の状態つまり電源
オフ状態であれば論理素子ＩＣＺ6-1 ，…，Ｚ6-n がオ
フ状態で論理素子Ｚ3-1 ，…，Ｚ3-n はオン状態なの
で、リレーのコイルＲＬ2-1 ，…，ＲＬ2-n ，２連スイ
ッチＳＷ3-1 ，…，ＳＷ3-n のｂ側→論理素子Ｚ3-1 ，
…，Ｚ3-n を通して電流が流れ続ける。従って各信号受
信回路は電源オン状態を続ける。この状態でＶｃｃ１が
なくなると論理素子Ｚ3-1 ，…，Ｚ3-n がオフするので
リレーのコイルＲＬ2-1 ，…，ＲＬ2-nに電流が流れる
ループがなくなりリレーの接点ｒｌ2-1 ，…，ｒｌ2-n
が開くため各信号受信回路は電源オフしてしまう。
回路ｂ−１，…，ｂ−ｎの電源の制御を信号送信回路５
−１，…，５−ｎ側から行なうリモートモードにするか
信号受信回路ｂ−１，ｂ−ｎ自身で行うローカルモード
にするかに切替える２連スイッチＳＷ3-1 ，…，ＳＷ
3-n がＲ側（リモートモード）の時、信号受信回路ｂ−
１，…，ｂ−ｎの電源Ｖｃｃ→信号送信回路５−１，
…，５−ｎの電源Ｖｃｃ１の順に立上げＶｃｃ１が立上
りパワーオンリセット回路３のパワーオンリセット信号
ＰＯＲ* （* はアクティブロウを意味する）が“Ｌ”→
“Ｈ”になった状態で信号送信回路５−１，…，５−ｎ
の電源オン信号ＰＯＷ ＯＮ１，…，ＰＯＷＯＮｎが
“Ｌ”→“Ｈ”→“Ｌ”と一端“Ｈ”になると論理素子
（ＩＣ）Ｚ7-1 ，…，Ｚ7-n ，Ｚ4-1 ，…，Ｚ4-n は一
端オンしリレーのコイルＲＬ2-1 ，…，ＲＬ2-n に２連
スイッチＳＷ3-1 ，…，ＳＷ3-n のａ側→論理素子Ｚ
4-1 ，…，Ｚ4-n を通して一旦電流が流れリレーの接点
ｒｌ2-1 ，…，ｒｌ2-n が閉じる。リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が閉じると、各信号受信回路は電源
オンする。次に信号送信回路５−１，…，５−ｎの電源
オフ信号ＰＯＷ ＯＦＦ* １，…，ＰＯＷ ＯＦＦ
* ｎ、信号送信回路５−１，…，５−ｎの電源終了信号
ＥＰＯ* １，…，ＥＰＯ*ｎが“Ｈ”の状態つまり電源
オフ状態であれば論理素子ＩＣＺ6-1 ，…，Ｚ6-n がオ
フ状態で論理素子Ｚ3-1 ，…，Ｚ3-n はオン状態なの
で、リレーのコイルＲＬ2-1 ，…，ＲＬ2-n ，２連スイ
ッチＳＷ3-1 ，…，ＳＷ3-n のｂ側→論理素子Ｚ3-1 ，
…，Ｚ3-n を通して電流が流れ続ける。従って各信号受
信回路は電源オン状態を続ける。この状態でＶｃｃ１が
なくなると論理素子Ｚ3-1 ，…，Ｚ3-n がオフするので
リレーのコイルＲＬ2-1 ，…，ＲＬ2-nに電流が流れる
ループがなくなりリレーの接点ｒｌ2-1 ，…，ｒｌ2-n
が開くため各信号受信回路は電源オフしてしまう。
【０００４】２連スイッチＳＷ3-1 ，…，ＳＷ3-n がＬ
側（ローカルモード）の時、Ｖｃｃ２→Ｖｃｃ１の順に
立上げ、Ｖｃｃ１が立上りＰＯＲ* 信号が“Ｌ”→
“Ｈ”になった状態で信号受信回路ｂ−１，ｂ−ｎのロ
ーカルモード時の電源起動を行なうスイッチＳＷ1-1 ，
…，ＳＷ1-n を一旦閉じると、ＥＰＯ* １，…，ＥＰＯ
* ｍ信号が“Ｈ”の状態のつまりＥＰＯ* 信号を出して
いない状態であれば論理素子Ｚ5 -1，…，Ｚ5-n ，Ｚ
2-1 ，…，Ｚ2-n はオン状態なのでリレーのコイルＲＬ
2-1 ，…，ＲＬ2-n に２連スイッチＳＷ3-1 ，…，ＳＷ
3-n のａ側→スイッチＳＷ1-1 ，ＳＷ1-n →論理素子Ｚ
2-1 ，…，Ｚ2-n を通して一旦電流が流れリレーの接点
ｒｌ2-1 ，…，ｒｌ2-n が閉じる。リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が閉じると、信号受信回路は電源オ
ンする。また信号受信回路ｂ−１，…，ｂ−ｎのローカ
ルモード時の電源をオフにするスイッチＳＷ2-1，ＳＷ
2-n を一旦開くとリレーＲＬ2-1 ，…，ＲＬ2-n は復旧
し信号受信回路ｂ−１，…，ｂ−ｎは電源オフとなる。
次にＥＰＯ* １，…，ＥＰＯ* ｎ信号が“Ｈ”の状態で
あれば論理素子Ｚ5-1 ，…，Ｚ5-n ，Ｚ2-1 ，…，Ｚ
2-n がオン状態なのでリレーのコイルＲＬ2-1 ，…，Ｒ
Ｌ2-n →リレーの接点ｒｌ2-1 ，…，ｒｌ2-n →２連ス
イッチＳＷ3-1 ，…，ＳＷ3-n のｂ側→スイッチＳＷ
2-1 ，…，ＳＷ2-n →論理素子Ｚ2-1 ，…，Ｚ2-n を通
して電流が流れ続ける。従って各信号受信回路は、電源
オン状態を続ける。この状態でＶｃｃ１がなくなると論
理素子Ｚ2-1 ，…，Ｚ2-n がオフするのでリレーのコイ
ルＲＬ2-1 ，…，ＲＬ2-n に電流が流れるループがなく
なりリレーの接点ｒｌ2-1 ，…，ｒｌ2-n が開くため各
信号受信回路は電源オフしてしまう。またＶｃｃ１がな
い状態でスイッチＳＷ1-1 ，…，ＳＷ1-n を一旦閉じて
も論理素子Ｚ2-1 ，…，Ｚ2-n がオフしている為リレー
のコイルＲＬ2-1 ，…，ＲＬ2-n に電流が流れるループ
がなくリレーの接点ｒｌ2-1 ，…，ｒｌ2-n は閉じな
い。従って各信号受信回路は電源オンすることができな
い。
側（ローカルモード）の時、Ｖｃｃ２→Ｖｃｃ１の順に
立上げ、Ｖｃｃ１が立上りＰＯＲ* 信号が“Ｌ”→
“Ｈ”になった状態で信号受信回路ｂ−１，ｂ−ｎのロ
ーカルモード時の電源起動を行なうスイッチＳＷ1-1 ，
…，ＳＷ1-n を一旦閉じると、ＥＰＯ* １，…，ＥＰＯ
* ｍ信号が“Ｈ”の状態のつまりＥＰＯ* 信号を出して
いない状態であれば論理素子Ｚ5 -1，…，Ｚ5-n ，Ｚ
2-1 ，…，Ｚ2-n はオン状態なのでリレーのコイルＲＬ
2-1 ，…，ＲＬ2-n に２連スイッチＳＷ3-1 ，…，ＳＷ
3-n のａ側→スイッチＳＷ1-1 ，ＳＷ1-n →論理素子Ｚ
2-1 ，…，Ｚ2-n を通して一旦電流が流れリレーの接点
ｒｌ2-1 ，…，ｒｌ2-n が閉じる。リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が閉じると、信号受信回路は電源オ
ンする。また信号受信回路ｂ−１，…，ｂ−ｎのローカ
ルモード時の電源をオフにするスイッチＳＷ2-1，ＳＷ
2-n を一旦開くとリレーＲＬ2-1 ，…，ＲＬ2-n は復旧
し信号受信回路ｂ−１，…，ｂ−ｎは電源オフとなる。
次にＥＰＯ* １，…，ＥＰＯ* ｎ信号が“Ｈ”の状態で
あれば論理素子Ｚ5-1 ，…，Ｚ5-n ，Ｚ2-1 ，…，Ｚ
2-n がオン状態なのでリレーのコイルＲＬ2-1 ，…，Ｒ
Ｌ2-n →リレーの接点ｒｌ2-1 ，…，ｒｌ2-n →２連ス
イッチＳＷ3-1 ，…，ＳＷ3-n のｂ側→スイッチＳＷ
2-1 ，…，ＳＷ2-n →論理素子Ｚ2-1 ，…，Ｚ2-n を通
して電流が流れ続ける。従って各信号受信回路は、電源
オン状態を続ける。この状態でＶｃｃ１がなくなると論
理素子Ｚ2-1 ，…，Ｚ2-n がオフするのでリレーのコイ
ルＲＬ2-1 ，…，ＲＬ2-n に電流が流れるループがなく
なりリレーの接点ｒｌ2-1 ，…，ｒｌ2-n が開くため各
信号受信回路は電源オフしてしまう。またＶｃｃ１がな
い状態でスイッチＳＷ1-1 ，…，ＳＷ1-n を一旦閉じて
も論理素子Ｚ2-1 ，…，Ｚ2-n がオフしている為リレー
のコイルＲＬ2-1 ，…，ＲＬ2-n に電流が流れるループ
がなくリレーの接点ｒｌ2-1 ，…，ｒｌ2-n は閉じな
い。従って各信号受信回路は電源オンすることができな
い。
【０００５】
【発明が解決しようとする課題】上述した従来の技術
は、各信号受信回路が電源オン状態の時信号送信回路の
制御用電源を誤まってオフしてしまった場合全ての信号
受信回路が電源オフしてしまう。
は、各信号受信回路が電源オン状態の時信号送信回路の
制御用電源を誤まってオフしてしまった場合全ての信号
受信回路が電源オフしてしまう。
【０００６】また、各信号受信回路の保守時等、信号送
信回路の制御用電源をオンしなければ各信号受信回路を
ローカルモードにしても、電源オフできない。
信回路の制御用電源をオンしなければ各信号受信回路を
ローカルモードにしても、電源オフできない。
【０００７】
【課題を解決するための手段】本発明の信号保持回路
は、電源オンによりあらかじめ決められた時間リセット
信号を出力するパワーオンリセット回路からのパワーオ
ンリセット信号をベースに入力するエミッタ接地のＮＰ
Ｎトランジスタと、一端を前記ＮＰＮトランジスタのコ
レクタに接続した第１の抵抗と、一端を前記第１の抵抗
の他端に接続し他端を電源に接続した第２の抵抗と、ベ
ースを前記第２の抵抗の一端に接続しエミッタを電源に
接続した第１のＰＮＰトランジスタと、一端を前記第１
のＰＮＰトランジスタのコレクタに接続した第３の抵抗
と、ゲートを前記第３の抵抗の他端に接続しカソードを
地気に接続したサイリスタと、一端を前記ＮＰＮトラン
ジスタのコレクタに接続した第４の抵抗と、一端を前記
第４の抵抗の他端に接続した第５の抵抗と、前記第５の
抵抗の他端にカソードを並列に複式接続し信号送信回路
から地気を切断することにより信号受信回路の電源をオ
フにする前記信号送信回路と前記信号受信回路間のイン
タフェース信号線の電源オフ信号線及び電源終了信号線
にアノードをそれぞれ接続した複数のダイオードと、ベ
ースを前記第５の抵抗の一端に接続しコレクタを前記サ
イリスタのアノードに接続しエミッタを前記第５の抵抗
の他端に接続した第２のＰＮＰトランジスタと、一端を
前記第２のＰＮＰトランジスタのエミッタに接続し他端
を地気に接続したリレーの接点と、一端を電源に接続し
他端を地気に接続したリレーのコイルとから構成され
る。
は、電源オンによりあらかじめ決められた時間リセット
信号を出力するパワーオンリセット回路からのパワーオ
ンリセット信号をベースに入力するエミッタ接地のＮＰ
Ｎトランジスタと、一端を前記ＮＰＮトランジスタのコ
レクタに接続した第１の抵抗と、一端を前記第１の抵抗
の他端に接続し他端を電源に接続した第２の抵抗と、ベ
ースを前記第２の抵抗の一端に接続しエミッタを電源に
接続した第１のＰＮＰトランジスタと、一端を前記第１
のＰＮＰトランジスタのコレクタに接続した第３の抵抗
と、ゲートを前記第３の抵抗の他端に接続しカソードを
地気に接続したサイリスタと、一端を前記ＮＰＮトラン
ジスタのコレクタに接続した第４の抵抗と、一端を前記
第４の抵抗の他端に接続した第５の抵抗と、前記第５の
抵抗の他端にカソードを並列に複式接続し信号送信回路
から地気を切断することにより信号受信回路の電源をオ
フにする前記信号送信回路と前記信号受信回路間のイン
タフェース信号線の電源オフ信号線及び電源終了信号線
にアノードをそれぞれ接続した複数のダイオードと、ベ
ースを前記第５の抵抗の一端に接続しコレクタを前記サ
イリスタのアノードに接続しエミッタを前記第５の抵抗
の他端に接続した第２のＰＮＰトランジスタと、一端を
前記第２のＰＮＰトランジスタのエミッタに接続し他端
を地気に接続したリレーの接点と、一端を電源に接続し
他端を地気に接続したリレーのコイルとから構成され
る。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】本発明の一実施例を示す図１を参照する
と、電源の異なる装置間信号装置は信号保持回路２とパ
ワーオンリセット回路３と、信号送信回路５−１，…，
５−ｎを含む信号送信制御回路４と、信号受信回路ｂ−
１，…，ｂ−ｎとにより構成されている。信号受信回路
ｂ−１，…，ｂ−ｎを有する信号受信回路は、リレーの
接点ｒｌ2-1 ，…，ｒｌ2-n が閉じると電源オンする様
になっており、リレーの接点ｒｌ2-1 ，…，ｒｌ2-n が
開くと電源オフする様になっている。
と、電源の異なる装置間信号装置は信号保持回路２とパ
ワーオンリセット回路３と、信号送信回路５−１，…，
５−ｎを含む信号送信制御回路４と、信号受信回路ｂ−
１，…，ｂ−ｎとにより構成されている。信号受信回路
ｂ−１，…，ｂ−ｎを有する信号受信回路は、リレーの
接点ｒｌ2-1 ，…，ｒｌ2-n が閉じると電源オンする様
になっており、リレーの接点ｒｌ2-1 ，…，ｒｌ2-n が
開くと電源オフする様になっている。
【００１０】次に、本実施例の動作について図１及び図
２を参照して説明する。信号受信回路ｂ−１，…，ｂ−
ｎの電源Ｖｃｃ２→信号送信回路５−１，…，５−ｎの
電源Ｖｃｃ１の順に立上げＶｃｃ１が時刻ｔ1 において
デスクリート電子素子動作開始電圧Ｖ1 に達するとパワ
ーオンリセット回路３及びＰＮＰトランジスタＱ2 ，Ｑ
3 、ＮＰＮトランジスタＱ1 、サイリスタＳＣＲは動作
可能状態となる。Ｖｃｃ１がリレーの動作開始電圧Ｖ2
に達するとリレーＲＬ1 の接点ｒｌ1 は、メークからブ
レークとなり、Ｖｃｃ１が論理素子Ｚ2-1 ，…，
Ｚ2-n 、Ｚ3-1 ，…，Ｚ3-n の論理素子動作開始電圧Ｖ
3 に達した時パワーオンリセット回路３のパワーオンリ
セット信号ＰＯＲ* はリセット中であり“Ｌ”である
為、論理素子Ｚ2-1 ，…，Ｚ2-n ，Ｚ3-1 ，…，Ｚ3-n
はオンする。次にＶｃｃ１がＶ3 に達してからも一定時
間Ｔの間ＰＯＲ* 信号はリセットを続け“Ｌ”である
為、論理素子Ｚ1 はその期間オフしており、論理素子Ｚ
1 から信号保持回路２の入力端子１を経てＮＰＮトラン
ジスタＱ1 のベースからエミッタに電流が流れ時刻ｔ1
からｔ2 の間ＮＰＮトランジスタＱ1 はオンしている。
ＮＰＮトランジスタＱ1がオンしているとＰＮＰトラン
ジスタＱ2 のエミッタからベース→抵抗Ｒ1 →ＮＰＮト
ランジスタＱ1 のコレクタからエミッタに電流が流れ時
刻ｔ1 からｔ2 の間ＰＮＰトランジスタＱ2 はオンして
いる。またＮＰＮトランジスタＱ1 がオンしているとＰ
ＮＰトランジスタＱ3 のエミッタからベース→抵抗Ｒ4
→ＮＰＮトランジスタＱ1 のコレクタからエミッタに電
流が流れ時刻ｔ1 からｔ2 の間ＰＮＰトランジスタＱ3
はオンしている。ＰＮＰトランジスタＱ2 がオンしてい
るとＰＮＰトランジスタＱ2 のエミッタからコレクタ→
抵抗Ｒ3 →サイリスタＳＣＲのゲートを通して電流が流
れ、時刻ｔ1 〜ｔ2 の間ＮＰＮトランジスタＱ3 がオン
している為、サイリスタＳＣＲは時刻ｔ1 〜ｔ2 の間オ
ンイネーブルの状態となる。なおコンデンサＣは、ノイ
ズ等でサイリスタＳＣＲを誤ってオンさせないためのも
のであり抵抗Ｒ5 は、コンデンサＣにたまった電荷を放
電させる為の抵抗である。時刻ｔ2 を過ぎるとＰＯＲ*
信号はリセットを解除し“Ｈ”となる為ＮＰＮトランジ
スタＱ1 は論理素子Ｚ1 がオンする為オフとなりＰＮＰ
トランジスタＱ2 ，Ｑ3 、サイリスタＳＣＲもオフとな
る。
２を参照して説明する。信号受信回路ｂ−１，…，ｂ−
ｎの電源Ｖｃｃ２→信号送信回路５−１，…，５−ｎの
電源Ｖｃｃ１の順に立上げＶｃｃ１が時刻ｔ1 において
デスクリート電子素子動作開始電圧Ｖ1 に達するとパワ
ーオンリセット回路３及びＰＮＰトランジスタＱ2 ，Ｑ
3 、ＮＰＮトランジスタＱ1 、サイリスタＳＣＲは動作
可能状態となる。Ｖｃｃ１がリレーの動作開始電圧Ｖ2
に達するとリレーＲＬ1 の接点ｒｌ1 は、メークからブ
レークとなり、Ｖｃｃ１が論理素子Ｚ2-1 ，…，
Ｚ2-n 、Ｚ3-1 ，…，Ｚ3-n の論理素子動作開始電圧Ｖ
3 に達した時パワーオンリセット回路３のパワーオンリ
セット信号ＰＯＲ* はリセット中であり“Ｌ”である
為、論理素子Ｚ2-1 ，…，Ｚ2-n ，Ｚ3-1 ，…，Ｚ3-n
はオンする。次にＶｃｃ１がＶ3 に達してからも一定時
間Ｔの間ＰＯＲ* 信号はリセットを続け“Ｌ”である
為、論理素子Ｚ1 はその期間オフしており、論理素子Ｚ
1 から信号保持回路２の入力端子１を経てＮＰＮトラン
ジスタＱ1 のベースからエミッタに電流が流れ時刻ｔ1
からｔ2 の間ＮＰＮトランジスタＱ1 はオンしている。
ＮＰＮトランジスタＱ1がオンしているとＰＮＰトラン
ジスタＱ2 のエミッタからベース→抵抗Ｒ1 →ＮＰＮト
ランジスタＱ1 のコレクタからエミッタに電流が流れ時
刻ｔ1 からｔ2 の間ＰＮＰトランジスタＱ2 はオンして
いる。またＮＰＮトランジスタＱ1 がオンしているとＰ
ＮＰトランジスタＱ3 のエミッタからベース→抵抗Ｒ4
→ＮＰＮトランジスタＱ1 のコレクタからエミッタに電
流が流れ時刻ｔ1 からｔ2 の間ＰＮＰトランジスタＱ3
はオンしている。ＰＮＰトランジスタＱ2 がオンしてい
るとＰＮＰトランジスタＱ2 のエミッタからコレクタ→
抵抗Ｒ3 →サイリスタＳＣＲのゲートを通して電流が流
れ、時刻ｔ1 〜ｔ2 の間ＮＰＮトランジスタＱ3 がオン
している為、サイリスタＳＣＲは時刻ｔ1 〜ｔ2 の間オ
ンイネーブルの状態となる。なおコンデンサＣは、ノイ
ズ等でサイリスタＳＣＲを誤ってオンさせないためのも
のであり抵抗Ｒ5 は、コンデンサＣにたまった電荷を放
電させる為の抵抗である。時刻ｔ2 を過ぎるとＰＯＲ*
信号はリセットを解除し“Ｈ”となる為ＮＰＮトランジ
スタＱ1 は論理素子Ｚ1 がオンする為オフとなりＰＮＰ
トランジスタＱ2 ，Ｑ3 、サイリスタＳＣＲもオフとな
る。
【００１１】この状態から信号受信回路ｂ−１，…，ｂ
−ｎの電源の制御を信号送信回路５−１，…，５−ｎ側
から行うリモートモードにするか信号受信回路ｂ−１，
…，ｂ−ｎ自身で行うローカルモードにするかに切替え
る。２連スイッチＷ3-1 ，…，ＳＷ3-n がＲ側（リモー
トモード）の時、時刻ｔ3 において信号送信回路５−
１，…，５−ｎの電源オン信号ＰＯＷ ＯＮ１，…，ｎ
が“Ｌ”→“Ｈ”→“Ｌ”と一旦“Ｈ”になると、論理
素子Ｚ7-1 ，…，Ｚ7-n ，Ｚ4-1 ，…，Ｚ4-n は一旦オ
ンしリレーのコイルＲＬ2-1 ，…，ＲＬ2-n に２連スイ
ッチＳＷ3-1 ，…，ＳＷ3-n のａ側→論理素子ＩＣＺ
4-1 ，…，Ｚ4-n を通して一旦電流が流れリレーの接点
ｒｌ2-1 ，…，ｒｌ2-n が閉じる。リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が閉じると信号受信回路は電源オン
する。次に信号送信回路５−１，…，５−ｎの電源オフ
信号ＰＯＷ ＯＦＦ* １…，ＰＯＷ ＯＦＦ* ｎ、信号
送信回路５−１，…，５−ｎの電源終了信号ＥＰＯ
* １，…，ＥＰＯ* ｎが“Ｈ”の状態つまり電源オフ状
態にしておけば論理素子Ｚ3-1 ，…，Ｚ3-n はオン状態
なので、リレーのコイルＲＬ2-1 ，…，ＲＬ2-n →リレ
ーの接点Ｒｌ2-1 ，…，ｒｌ2-n →２連スイッチＳＷ
3-1 ，…，ＳＷ3-n のｂ側→論理素子Ｚ3-1 ，…，Ｚ
3-n を通して電流が流れ続ける。従って各信号受信回路
は電源オン状態を続ける。この状態でＶｃｃ１がなくな
り再び立上がる時の動作はＶｃｃ１が時刻ｔ4 において
Ｖ3 まで下がると、ＰＯＲ* 信号はリセットを開始し
“Ｌ”となりＮＰＮトランジスタＱ1 は論理素子Ｚ1 が
オフする為オンとなり、ＰＮＰトランジスタＱ2 ，Ｑ3
もオンとなる。またサイリスタＳＣＲはオンイネーブル
となりリレーのコイルＲＬ2-1 ，…，ＲＬ2-n →リレー
の接点ｒｌ2-1 ，…，ｒｌ2-n →２連スイッチＳ
Ｗ3-1 ，…，ＳＷ3-n のｂ側→信号保持回路２の入力端
子１−２，…，ｎ−２→ダイオードＤ1-2 ，…，Ｄn-2
→ＰＮＰトランジスタＱ3 →サイリスタＳＣＲを通して
電流が流れる為、サイリスタＳＣＲはオンする。次にＶ
ｃｃ１が時刻ｔ5 において、リレーの最低動作電圧Ｖ4
まで下がると、リレーの接点ｒｌ1 は閉じる。リレーの
接点ｒｌ1 が閉じると、サイリスタＳＣＲに流れていた
電流は、リレーの接点Ｒｌ１へルートを変え流れ続け
る。次にＶｃｃ１を再び立上げ時刻ｔ6 においてＶＣＣ
１がＶ2 に達すると、リレーの接点ｒｌ1 はメークから
ブレークとなる。この時前述した通りサイリスタＳＣＲ
はオンイネーブルの状態にあり論理素子Ｚ3-1 ，…，Ｚ
3-n が動作開始電圧Ｖ3 まで達していない為、リレーの
接点ｒｌ1 に流れていた電流はサイリスタＳＣＲへルー
トを変え流れ続ける。次にＶｃｃ１が時刻ｔ7 において
Ｖ3 に達すると論理素子Ｚ3-1 ，…Ｚ3-n がオンする
為、サイリスタＳＣＲに流れていた電流は論理素子Ｚ
3-1 ，…，Ｚ3-n へルートを変え流れ続ける。従って、
各信号受信回路が電源オン状態であり、Ｖｃｃ１がなく
なり再び立上ったとしても、リレーのコイルＲＬ2-1 ，
…，ＲＬ2-n に電流が流れるループがあり、リレーの接
点ｒｌ2-1 ，…，ｒｌ2-n はメーク状態を保持し、各信
号受信回路は正常に電源オン状態を続ける。
−ｎの電源の制御を信号送信回路５−１，…，５−ｎ側
から行うリモートモードにするか信号受信回路ｂ−１，
…，ｂ−ｎ自身で行うローカルモードにするかに切替え
る。２連スイッチＷ3-1 ，…，ＳＷ3-n がＲ側（リモー
トモード）の時、時刻ｔ3 において信号送信回路５−
１，…，５−ｎの電源オン信号ＰＯＷ ＯＮ１，…，ｎ
が“Ｌ”→“Ｈ”→“Ｌ”と一旦“Ｈ”になると、論理
素子Ｚ7-1 ，…，Ｚ7-n ，Ｚ4-1 ，…，Ｚ4-n は一旦オ
ンしリレーのコイルＲＬ2-1 ，…，ＲＬ2-n に２連スイ
ッチＳＷ3-1 ，…，ＳＷ3-n のａ側→論理素子ＩＣＺ
4-1 ，…，Ｚ4-n を通して一旦電流が流れリレーの接点
ｒｌ2-1 ，…，ｒｌ2-n が閉じる。リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n が閉じると信号受信回路は電源オン
する。次に信号送信回路５−１，…，５−ｎの電源オフ
信号ＰＯＷ ＯＦＦ* １…，ＰＯＷ ＯＦＦ* ｎ、信号
送信回路５−１，…，５−ｎの電源終了信号ＥＰＯ
* １，…，ＥＰＯ* ｎが“Ｈ”の状態つまり電源オフ状
態にしておけば論理素子Ｚ3-1 ，…，Ｚ3-n はオン状態
なので、リレーのコイルＲＬ2-1 ，…，ＲＬ2-n →リレ
ーの接点Ｒｌ2-1 ，…，ｒｌ2-n →２連スイッチＳＷ
3-1 ，…，ＳＷ3-n のｂ側→論理素子Ｚ3-1 ，…，Ｚ
3-n を通して電流が流れ続ける。従って各信号受信回路
は電源オン状態を続ける。この状態でＶｃｃ１がなくな
り再び立上がる時の動作はＶｃｃ１が時刻ｔ4 において
Ｖ3 まで下がると、ＰＯＲ* 信号はリセットを開始し
“Ｌ”となりＮＰＮトランジスタＱ1 は論理素子Ｚ1 が
オフする為オンとなり、ＰＮＰトランジスタＱ2 ，Ｑ3
もオンとなる。またサイリスタＳＣＲはオンイネーブル
となりリレーのコイルＲＬ2-1 ，…，ＲＬ2-n →リレー
の接点ｒｌ2-1 ，…，ｒｌ2-n →２連スイッチＳ
Ｗ3-1 ，…，ＳＷ3-n のｂ側→信号保持回路２の入力端
子１−２，…，ｎ−２→ダイオードＤ1-2 ，…，Ｄn-2
→ＰＮＰトランジスタＱ3 →サイリスタＳＣＲを通して
電流が流れる為、サイリスタＳＣＲはオンする。次にＶ
ｃｃ１が時刻ｔ5 において、リレーの最低動作電圧Ｖ4
まで下がると、リレーの接点ｒｌ1 は閉じる。リレーの
接点ｒｌ1 が閉じると、サイリスタＳＣＲに流れていた
電流は、リレーの接点Ｒｌ１へルートを変え流れ続け
る。次にＶｃｃ１を再び立上げ時刻ｔ6 においてＶＣＣ
１がＶ2 に達すると、リレーの接点ｒｌ1 はメークから
ブレークとなる。この時前述した通りサイリスタＳＣＲ
はオンイネーブルの状態にあり論理素子Ｚ3-1 ，…，Ｚ
3-n が動作開始電圧Ｖ3 まで達していない為、リレーの
接点ｒｌ1 に流れていた電流はサイリスタＳＣＲへルー
トを変え流れ続ける。次にＶｃｃ１が時刻ｔ7 において
Ｖ3 に達すると論理素子Ｚ3-1 ，…Ｚ3-n がオンする
為、サイリスタＳＣＲに流れていた電流は論理素子Ｚ
3-1 ，…，Ｚ3-n へルートを変え流れ続ける。従って、
各信号受信回路が電源オン状態であり、Ｖｃｃ１がなく
なり再び立上ったとしても、リレーのコイルＲＬ2-1 ，
…，ＲＬ2-n に電流が流れるループがあり、リレーの接
点ｒｌ2-1 ，…，ｒｌ2-n はメーク状態を保持し、各信
号受信回路は正常に電源オン状態を続ける。
【００１２】２連スイッチＳＷ3-1 ，…，ＳＷ3-n がＬ
側（ローカルモード）の時、時刻ｔ3 においてＳ
Ｗ1-1 ，…，ＳＷ1-n を一旦閉じると、ＥＰＯ* １，
…，ＥＰＯ* ｎ信号が“Ｈ”の状態つまりＥＰＯ* 信号
（信号受信回路がリモート／ローカルにかかわらずパワ
ーオンさせる信号）を出していない状態であれば論理素
子Ｚ5-1 ，…，Ｚ5-n ，Ｚ2-1 ，…，Ｚ2-n はオン状態
なのでリレーのコイルＲＬ2-1 ，…，ＲＬ2-n に２連ス
イッチＳＷ3-1 ，…，ＳＷ3-n のａ側→スイッチＳＷ
1-1 ，…，ＳＷ1-n →ＩＣＺ2-1 ，…，Ｚ2-n を通して
一旦電流が流れリレーの接点ｒｌ2-1 ，…，ｒｌ2-n が
閉じる。リレーの接点ｒｌ2-1 ，…，ｒｌ2-n が閉じる
と各信号受信回路は電源オンする。次にＥＰＯ* １，
…，ＥＰＯ* ｎ信号が“Ｈ”の状態であれば論理素子Ｚ
5-1，…，Ｚ5-n ，…，Ｚ2-n がオン状態なのでリレー
のコイルＲＬ2-1 ，…，ＲＬ2-n →リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n →２連スイッチＳＷ3-1 ，…，ＳＷ
3-n のｂ側→スイッチＳＷ2-1 ，ＳＷ2-n →論理素子Ｚ
2-1 ，…，Ｚ2-n を通して電流が流れ続ける。従って各
信号受信回路は電源オン状態を続ける。この状態でＶｃ
ｃ１がなくなり再び立上がる時の動作は、前述した２連
スイッチＳＷ3-1 ，…，ＳＷ3-n がＲ側（リモートモー
ド）の時と同様に時刻ｔ4 〜ｔ5 はサイリスタＳＣＲ、
時刻ｔ5〜ｔ6 はリレーの接点ｒｌ1 、時刻ｔ6 〜ｔ7
はサイリスタＳＣＲにと電流の流れるルートがあり従っ
て各信号受信回路が電源オン状態でＶｃｃ１がなくなり
再び立上ったとしても、リレーのコイルＲＬ2-1 ，…，
ＲＬ2-n に電流が流れるループがあり、リレーの接点ｒ
ｌ2-1 ，…，ｒｌ2-n はメーク状態を保持し各信号受信
回路は、正常に電源オン状態を続ける。
側（ローカルモード）の時、時刻ｔ3 においてＳ
Ｗ1-1 ，…，ＳＷ1-n を一旦閉じると、ＥＰＯ* １，
…，ＥＰＯ* ｎ信号が“Ｈ”の状態つまりＥＰＯ* 信号
（信号受信回路がリモート／ローカルにかかわらずパワ
ーオンさせる信号）を出していない状態であれば論理素
子Ｚ5-1 ，…，Ｚ5-n ，Ｚ2-1 ，…，Ｚ2-n はオン状態
なのでリレーのコイルＲＬ2-1 ，…，ＲＬ2-n に２連ス
イッチＳＷ3-1 ，…，ＳＷ3-n のａ側→スイッチＳＷ
1-1 ，…，ＳＷ1-n →ＩＣＺ2-1 ，…，Ｚ2-n を通して
一旦電流が流れリレーの接点ｒｌ2-1 ，…，ｒｌ2-n が
閉じる。リレーの接点ｒｌ2-1 ，…，ｒｌ2-n が閉じる
と各信号受信回路は電源オンする。次にＥＰＯ* １，
…，ＥＰＯ* ｎ信号が“Ｈ”の状態であれば論理素子Ｚ
5-1，…，Ｚ5-n ，…，Ｚ2-n がオン状態なのでリレー
のコイルＲＬ2-1 ，…，ＲＬ2-n →リレーの接点ｒｌ
2-1 ，…，ｒｌ2-n →２連スイッチＳＷ3-1 ，…，ＳＷ
3-n のｂ側→スイッチＳＷ2-1 ，ＳＷ2-n →論理素子Ｚ
2-1 ，…，Ｚ2-n を通して電流が流れ続ける。従って各
信号受信回路は電源オン状態を続ける。この状態でＶｃ
ｃ１がなくなり再び立上がる時の動作は、前述した２連
スイッチＳＷ3-1 ，…，ＳＷ3-n がＲ側（リモートモー
ド）の時と同様に時刻ｔ4 〜ｔ5 はサイリスタＳＣＲ、
時刻ｔ5〜ｔ6 はリレーの接点ｒｌ1 、時刻ｔ6 〜ｔ7
はサイリスタＳＣＲにと電流の流れるルートがあり従っ
て各信号受信回路が電源オン状態でＶｃｃ１がなくなり
再び立上ったとしても、リレーのコイルＲＬ2-1 ，…，
ＲＬ2-n に電流が流れるループがあり、リレーの接点ｒ
ｌ2-1 ，…，ｒｌ2-n はメーク状態を保持し各信号受信
回路は、正常に電源オン状態を続ける。
【００１３】またＶｃｃ１がない状態でスイッチＳＷ
1-1 ，…，ＳＷ1-n を一旦閉じるとリレーのコイルＲＬ
2-1 ，…，ＲＬ2-n に２連スイッチＳＷ3-1 ，…，ＳＷ
3-n のａ側→スイッチＳＷ1-1 ，…，ＳＷ1-n →ダイオ
ードＤ1-1 ，…，Ｄn-1 →リレーの接点ｒｌ1 を通して
電流が流れ、リレーの接点ｒｌ2-1 ，…，ｒｌ2-n は閉
じる。リレーの接点ｒｌ2-1 ，…，ｒｌ2-n が閉じる
と、リレーのコイルＲＬ2-1 …，ＲＬ2-n →リレーの接
点ｒｌ2-1 ，…，ｒｌ2-n →２連スイッチＳＷ3-1 ，Ｓ
Ｗ3-n のｂ側→スイッチＳＷ2-1 ，…，ＳＷ2-n →信号
受信回路２の入力端子１−１，…，ｎ−１→ダイオード
Ｄ1-1 ，…，Ｄn-1 →リレーの接点ｒｌ1 を通じて電流
が流れ続ける為、各信号受信回路は電源オン状態を続け
る。次にスイッチＳＷ2-1 ，…，ＳＷ2-n を一旦開く
と、リレーのコイルＲＬ2-1 ，…，ＲＬ2-n に電流が流
れるループがなくなりリレーの接点ｒｌ2-1 ，…，ｒｌ
2-n が開く為、各信号受信回路は電源オフとなる。従っ
てＶｃｃ１がない状態でも、各信号受信回路をローカル
モードにしておけば正常に電源のオンオフをすることが
できる。
1-1 ，…，ＳＷ1-n を一旦閉じるとリレーのコイルＲＬ
2-1 ，…，ＲＬ2-n に２連スイッチＳＷ3-1 ，…，ＳＷ
3-n のａ側→スイッチＳＷ1-1 ，…，ＳＷ1-n →ダイオ
ードＤ1-1 ，…，Ｄn-1 →リレーの接点ｒｌ1 を通して
電流が流れ、リレーの接点ｒｌ2-1 ，…，ｒｌ2-n は閉
じる。リレーの接点ｒｌ2-1 ，…，ｒｌ2-n が閉じる
と、リレーのコイルＲＬ2-1 …，ＲＬ2-n →リレーの接
点ｒｌ2-1 ，…，ｒｌ2-n →２連スイッチＳＷ3-1 ，Ｓ
Ｗ3-n のｂ側→スイッチＳＷ2-1 ，…，ＳＷ2-n →信号
受信回路２の入力端子１−１，…，ｎ−１→ダイオード
Ｄ1-1 ，…，Ｄn-1 →リレーの接点ｒｌ1 を通じて電流
が流れ続ける為、各信号受信回路は電源オン状態を続け
る。次にスイッチＳＷ2-1 ，…，ＳＷ2-n を一旦開く
と、リレーのコイルＲＬ2-1 ，…，ＲＬ2-n に電流が流
れるループがなくなりリレーの接点ｒｌ2-1 ，…，ｒｌ
2-n が開く為、各信号受信回路は電源オフとなる。従っ
てＶｃｃ１がない状態でも、各信号受信回路をローカル
モードにしておけば正常に電源のオンオフをすることが
できる。
【００１４】
【発明の効果】以上説明したように、本発明は信号受信
回路が電源オン状態の時、信号送信制御回路の制御様電
源を誤まってオフしてしまった場合でも、各信号受信回
路は電源オフにならず、電源オン状態を続けることがで
きる。また、各信号受信回路をローカルモードにしてお
けば、信号送信制御回路の制御用電源をオンしなくても
各信号受信回路を正常に電源のオンオフをすることがで
きる為、保守時の作業性を向上させることができる。
回路が電源オン状態の時、信号送信制御回路の制御様電
源を誤まってオフしてしまった場合でも、各信号受信回
路は電源オフにならず、電源オン状態を続けることがで
きる。また、各信号受信回路をローカルモードにしてお
けば、信号送信制御回路の制御用電源をオンしなくても
各信号受信回路を正常に電源のオンオフをすることがで
きる為、保守時の作業性を向上させることができる。
【図１】本発明の一実施例を示す構成図である。
【図２】本実施例の動作を示すタイムチャートである。
【図３】従来の装置信号を示す構成図である。
Ｚ1 ，Ｚ2-1 ，…，Ｚ2-n 〜Ｚ7-1，…，Ｚ7-n 論
理素子 ＳＷ1-1 ，…，Ｓ1-n ，ＳＷ2-1 ，…，ＳＷ2-n ス
イッチ ＳＷ3-1 ，…，ＳＷ3-n ２連スイッチ ｒｌ1 ，ｒｌ2-1 ，…，ｒｌ2-n リレーの接点 Ｄ1-1 ，…，Ｄn-1 ，Ｄ1-2 ，…，Ｄn-2 ダイオー
ド Ｑ1 ＮＰＮトランジスタ １，１−１，…，ｎ−１，１−２，…，ｎ−２ 入力
端子 Ｑ2 ，Ｑ3 ＰＮＰトランジスタ ３ パワーオンリセット回路 Ｃ コンデンサ ４ 信号送信制御回路 ＳＣＲ サイリスタ ５−１，…，５−ｎ 信号送信回路 ２ 信号保持回路 ｂ−１，…，ｂ−ｎ 信号受信回路
理素子 ＳＷ1-1 ，…，Ｓ1-n ，ＳＷ2-1 ，…，ＳＷ2-n ス
イッチ ＳＷ3-1 ，…，ＳＷ3-n ２連スイッチ ｒｌ1 ，ｒｌ2-1 ，…，ｒｌ2-n リレーの接点 Ｄ1-1 ，…，Ｄn-1 ，Ｄ1-2 ，…，Ｄn-2 ダイオー
ド Ｑ1 ＮＰＮトランジスタ １，１−１，…，ｎ−１，１−２，…，ｎ−２ 入力
端子 Ｑ2 ，Ｑ3 ＰＮＰトランジスタ ３ パワーオンリセット回路 Ｃ コンデンサ ４ 信号送信制御回路 ＳＣＲ サイリスタ ５−１，…，５−ｎ 信号送信回路 ２ 信号保持回路 ｂ−１，…，ｂ−ｎ 信号受信回路
Claims (1)
- 【請求項１】 電源オンによりあらかじめ決められた時
間リセット信号を出力するパワーオンリセット回路から
のパワーオンリセット信号をベースに入力するエミッタ
接地のＮＰＮトランジスタと、一端を前記ＮＰＮトラン
ジスタのコレクタに接続した第１の抵抗と、一端を前記
第１の抵抗の他端に接続し他端を電源に接続した第２の
抵抗と、ベースを前記第２の抵抗の一端に接続しエミッ
タを電源に接続した第１のＰＮＰトランジスタと、一端
を前記第１のＰＮＰトランジスタのコレクタに接続した
第３の抵抗と、ゲートを前記第３の抵抗の他端に接続し
カソードを地気に接続したサイリスタと、一端を前記Ｎ
ＰＮトランジスタのコレクタに接続した第４の抵抗と、
一端を前記第４の抵抗の他端に接続した第５の抵抗と、
前記第５の抵抗の他端にカソードを並列に複式接続し信
号送信回路から地気を切断することにより信号受信回路
の電源をオフにする前記信号送信回路と前記信号受信回
路間のインタフェース信号線の電源オフ信号線及び電源
終了信号線にアノードをそれぞれ接続した複数のダイオ
ードと、ベースを前記第５の抵抗の一端に接続しコレク
タを前記サイリスタのアノードに接続しエミッタを前記
第５の抵抗の他端に接続した第２のＰＮＰトランジスタ
と、一端を前記第２のＰＮＰトランジスタのエミッタに
接続し他端を地気に接続したリレーの接点と、一端を電
源に接続し他端を地気に接続したリレーのコイルとから
構成されることを特徴とする信号保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3138095A JP2680944B2 (ja) | 1991-06-11 | 1991-06-11 | 信号保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3138095A JP2680944B2 (ja) | 1991-06-11 | 1991-06-11 | 信号保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364333A JPH04364333A (ja) | 1992-12-16 |
| JP2680944B2 true JP2680944B2 (ja) | 1997-11-19 |
Family
ID=15213833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3138095A Expired - Lifetime JP2680944B2 (ja) | 1991-06-11 | 1991-06-11 | 信号保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680944B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2497056B (en) * | 2010-10-19 | 2018-01-17 | Panasonic Corp | Screen printing device and screen printing method |
| GB2497882B (en) * | 2010-10-19 | 2018-01-17 | Panasonic Corp | Screen printing device and screen printing method |
| GB2500809A (en) * | 2011-10-17 | 2013-10-02 | Panasonic Corp | Screen printing device and screen printing method |
-
1991
- 1991-06-11 JP JP3138095A patent/JP2680944B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04364333A (ja) | 1992-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001186007A (ja) | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 | |
| US4398098A (en) | Electronic latching circuit | |
| JP2680944B2 (ja) | 信号保持回路 | |
| US6445166B2 (en) | Power supply circuit in which ripple reducing ability is maintained even when power supply voltage drops | |
| US5825014A (en) | IC card | |
| JP2786034B2 (ja) | 装置間信号回路 | |
| JP6446570B2 (ja) | 電源装置、電源装置の制御方法、及び電源装置を含む通信装置 | |
| JP4231447B2 (ja) | 放電保護回路 | |
| JP3272809B2 (ja) | 半導体集積回路装置 | |
| JP4104767B2 (ja) | 基準電圧回路 | |
| JPH0513696A (ja) | 信号伝達回路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| CN110943527B (zh) | 电源供应装置 | |
| JPS58501354A (ja) | 最小の電力損失を有する誘導性負荷ドライバ保護回路 | |
| JPH07297958A (ja) | 供給回路を具えているスイッチ開閉装置 | |
| JPS62264530A (ja) | 単巻線ラツチング型電磁リレ−の駆動回路 | |
| JP2005268134A (ja) | リレー駆動回路 | |
| JPH0545003Y2 (ja) | ||
| US5872461A (en) | Current bypass circuit used in a semiconductor integrated circuit | |
| JP2633455B2 (ja) | 短絡保護システム | |
| JP2000243215A (ja) | Ａｃ出力ユニット | |
| JPH1189118A (ja) | 緊急電源切断装置 | |
| JP2000322162A (ja) | 信号インタフェース装置並びにこれを用いたデータ転送制御システム及びデータ端末装置 | |
| JPH05315933A (ja) | 出力回路 | |
| JPH04242032A (ja) | 電源断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |