JP2673595B2 - アクティブマトリクス液晶素子の駆動法 - Google Patents
アクティブマトリクス液晶素子の駆動法Info
- Publication number
- JP2673595B2 JP2673595B2 JP6954690A JP6954690A JP2673595B2 JP 2673595 B2 JP2673595 B2 JP 2673595B2 JP 6954690 A JP6954690 A JP 6954690A JP 6954690 A JP6954690 A JP 6954690A JP 2673595 B2 JP2673595 B2 JP 2673595B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- recording
- active matrix
- driving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス素子によってメモリ
性を有する液晶表示素子を駆動するアクティブマトリク
ス液晶素子の駆動法に関する。
性を有する液晶表示素子を駆動するアクティブマトリク
ス液晶素子の駆動法に関する。
［従来技術］ 従来より、アクティブマトリクス素子を設けた液晶表
示素子は、TN液晶を用いる場合に広く応用され、フラッ
トパネルディスプレイとして、あるいはプロジェクショ
ンテレビとして商品化されてきた。薄膜トランジスタ
（TFT）やダイオード素子、およびMIM（メタル・インシ
ュレータ・メタル）素子などに代表される上記アクティ
ブマトリクス素子は、そのスイッチング特性により、比
較的応答の遅い上記TN液晶に対し実質ライン選択周期よ
り長い間電圧印加状態を保持することにより液晶の光学
スイッチ応答を助け、また上記TN液晶等の様にメモリ性
（自己保持性）がない液晶に対し上記電圧印加状態保持
により１フレーム間の実質的メモリ状態をもたらすもの
である。あるいは各ライン間、画素間に対し原理的には
クロストークを与えず、良好な表示画面を与える特徴が
ある。第５図は、このようなアクティブマトリクス素子
を設けた液晶表示素子であるアクティブマトリクス液晶
素子の構造を示す。
示素子は、TN液晶を用いる場合に広く応用され、フラッ
トパネルディスプレイとして、あるいはプロジェクショ
ンテレビとして商品化されてきた。薄膜トランジスタ
（TFT）やダイオード素子、およびMIM（メタル・インシ
ュレータ・メタル）素子などに代表される上記アクティ
ブマトリクス素子は、そのスイッチング特性により、比
較的応答の遅い上記TN液晶に対し実質ライン選択周期よ
り長い間電圧印加状態を保持することにより液晶の光学
スイッチ応答を助け、また上記TN液晶等の様にメモリ性
（自己保持性）がない液晶に対し上記電圧印加状態保持
により１フレーム間の実質的メモリ状態をもたらすもの
である。あるいは各ライン間、画素間に対し原理的には
クロストークを与えず、良好な表示画面を与える特徴が
ある。第５図は、このようなアクティブマトリクス素子
を設けた液晶表示素子であるアクティブマトリクス液晶
素子の構造を示す。
近年では、上記TN液晶に比較して数桁応答速度の高い
強誘電性液晶（FLC）もその開発が進みこれを用いた表
示パネルやライトバルフ等も発表されている。ここで、
FLCを前記アクティブマトリックス素子により駆動する
ことによりさらに良好な表示品質を得る可能性がある。
FLCと前記TFTを組み合わせたものとしての特性は、例え
ばU.S.P.4,840,462やProceeding of the SID,Vol.30/2,
1989「Ferroelectvic Liquid−Crystal Video Displa
y」等に示されている。
強誘電性液晶（FLC）もその開発が進みこれを用いた表
示パネルやライトバルフ等も発表されている。ここで、
FLCを前記アクティブマトリックス素子により駆動する
ことによりさらに良好な表示品質を得る可能性がある。
FLCと前記TFTを組み合わせたものとしての特性は、例え
ばU.S.P.4,840,462やProceeding of the SID,Vol.30/2,
1989「Ferroelectvic Liquid−Crystal Video Displa
y」等に示されている。
一方、液晶を駆動する場合に現れる問題として、長時
間のDC成分の重量により、液晶が劣化したり、また、上
記FLCにおいては双安定性が失われて単安定になってし
まう等の応答性異常が発生したりする等がある。上記TN
液晶に対しては材料や駆動方法等の改善が長年努力され
問題は多少小さくなってきたが、高速応答およびメモリ
性等の利点を有する上記FLCにおいては自発分極を有す
ることに起因する本質的な問題が未だある。
間のDC成分の重量により、液晶が劣化したり、また、上
記FLCにおいては双安定性が失われて単安定になってし
まう等の応答性異常が発生したりする等がある。上記TN
液晶に対しては材料や駆動方法等の改善が長年努力され
問題は多少小さくなってきたが、高速応答およびメモリ
性等の利点を有する上記FLCにおいては自発分極を有す
ることに起因する本質的な問題が未だある。
上記の問題点は液晶をTFT等のアクティブマトリクス
素子により駆動する場合も同様に存在する。
素子により駆動する場合も同様に存在する。
例えば上記の各文献に示されるFLCのアクティブマト
リクスにおける駆動法によれば、直流的に閾値を有さな
いFLCに対しては、リセットパルスおよび記録パルスに
より各画素に作用する電圧印加は材料に対しさほどのDC
成分を作用させないが、分極反転に対し直流的に閾値を
有するFLCセルに対しては、記録パルス印加の後の記録
電圧保持による閾値電圧以下分のDC成分は避けられな
い。
リクスにおける駆動法によれば、直流的に閾値を有さな
いFLCに対しては、リセットパルスおよび記録パルスに
より各画素に作用する電圧印加は材料に対しさほどのDC
成分を作用させないが、分極反転に対し直流的に閾値を
有するFLCセルに対しては、記録パルス印加の後の記録
電圧保持による閾値電圧以下分のDC成分は避けられな
い。
この結果、このような材料に対しては表示品質が劣化
する等の問題点が出てくる可能性がある。
する等の問題点が出てくる可能性がある。
［発明が解決しようとする課題］ 本発明は、上記の課題に鑑み特にハイビジョンTVなど
高精細でかつ、高速な駆動を要する表示素子を提供する
ことを目的とする。
高精細でかつ、高速な駆動を要する表示素子を提供する
ことを目的とする。
［課題を解決するための手段］ 以下、本発明を実施例に基づいて詳しく説明する。
第１図は、本発明の一実施例に係るFLC駆動法を示す
タイミングチャートである。
タイミングチャートである。
本発明の駆動法が適用される液晶は、少なくとも２つ
の安定状態を持つ光学変調物質、特に加えられる電界に
応じて第１の光学的安定状態と第２の光学的安定状態と
のいずれかを取る物質、すなわち電界に対する双安定状
態を有する物質からなり、特にこのような性質を有する
液晶である。
の安定状態を持つ光学変調物質、特に加えられる電界に
応じて第１の光学的安定状態と第２の光学的安定状態と
のいずれかを取る物質、すなわち電界に対する双安定状
態を有する物質からなり、特にこのような性質を有する
液晶である。
このような液晶としては強誘電性を示すカイラルスメ
クチック液晶が好ましく、カイラルスメクチックＣ相
（SmC＊）または（SmH＊）、さらにSmI＊,SmF＊,SmG＊
等のカイラルスメクチック液晶が適している。勿論、本
発明は、メモリ性を有する他の液晶についても、後述す
る充分な効果が得られる。また、これらの液晶に対し、
温度制御等をかけて用いてもよい。
クチック液晶が好ましく、カイラルスメクチックＣ相
（SmC＊）または（SmH＊）、さらにSmI＊,SmF＊,SmG＊
等のカイラルスメクチック液晶が適している。勿論、本
発明は、メモリ性を有する他の液晶についても、後述す
る充分な効果が得られる。また、これらの液晶に対し、
温度制御等をかけて用いてもよい。
本発明は第１図に示すように、TFTのスイッチング特
性すなわち画素（液晶）に対して印加した記録電圧信号
VXを記録電圧（作用電圧）VWとして保持するためのセル
両端の開放特性を、該画素の光学的状態変化に必要な時
間保った後、このセル両端を一旦、理想的にはアースま
たはグランド電圧（電圧＝０）状態に切り換えることに
よって、リセット電圧Vrに対し、記録電圧VWが長く与え
られないようにし、DCオフセットを軽減するものであ
る。
性すなわち画素（液晶）に対して印加した記録電圧信号
VXを記録電圧（作用電圧）VWとして保持するためのセル
両端の開放特性を、該画素の光学的状態変化に必要な時
間保った後、このセル両端を一旦、理想的にはアースま
たはグランド電圧（電圧＝０）状態に切り換えることに
よって、リセット電圧Vrに対し、記録電圧VWが長く与え
られないようにし、DCオフセットを軽減するものであ
る。
リセット電圧Vrの印加時間内で液晶の状態変化が全て
起こるとすれば、基本的には記録電圧VWの印加時間も上
記リセット電圧印加時間と同等レベルの長さで良い。本
発明に使用する液晶はメモリ性を有するものであるの
で、上記のように画素の上下電極間の電圧を０にして
も、後は液晶自身のメモリ性により光学的状態は維持さ
れる。
起こるとすれば、基本的には記録電圧VWの印加時間も上
記リセット電圧印加時間と同等レベルの長さで良い。本
発明に使用する液晶はメモリ性を有するものであるの
で、上記のように画素の上下電極間の電圧を０にして
も、後は液晶自身のメモリ性により光学的状態は維持さ
れる。
上記の駆動法を有効に作用させるためには、各ライン
の記録区間を少なくとも３分割する。第１図において下
方に位置するタイミング図は、第ｎライン目の記録区間
Ａを３分割した例を示す。すなわち、数ライン（第１図
では６ライン）後の画素をリセットするための該数ライ
ン後に相当するラインのゲートを開く分割区間ａ、およ
び第ｎライン目自身の記録のための第ｎライン目のゲー
トを開く分割区間ｂおよび数ライン（第１図では６ライ
ン）先の記録画素に対して電圧を０にするための該数ラ
イン先に相当するラインのゲートを再び開く分割区間ｃ
に分割している。なお、第ｎライン目の記録区間Ａ内に
おいて上記分割区間a,b,cはそれぞれabc/acb/bac/bca/c
ab/cbaのどの順になっていても良い。
の記録区間を少なくとも３分割する。第１図において下
方に位置するタイミング図は、第ｎライン目の記録区間
Ａを３分割した例を示す。すなわち、数ライン（第１図
では６ライン）後の画素をリセットするための該数ライ
ン後に相当するラインのゲートを開く分割区間ａ、およ
び第ｎライン目自身の記録のための第ｎライン目のゲー
トを開く分割区間ｂおよび数ライン（第１図では６ライ
ン）先の記録画素に対して電圧を０にするための該数ラ
イン先に相当するラインのゲートを再び開く分割区間ｃ
に分割している。なお、第ｎライン目の記録区間Ａ内に
おいて上記分割区間a,b,cはそれぞれabc/acb/bac/bca/c
ab/cbaのどの順になっていても良い。
第１図において、101〜104は第ｎライン目のある画素
の液晶の光学的状態を示す。第２図および第３図にこの
光学的状態を拡大して説明する。
の液晶の光学的状態を示す。第２図および第３図にこの
光学的状態を拡大して説明する。
第２図は、TFTアクティブマトリクスが形成された上
側電極基板11と全面が電極である下側基板間に挟持され
たFLCの模式図を示す。FLCの原理としては自発分極Psの
向きが上向き（201）である場合FLC分子長軸は実線１の
向きになり、自発分極Psの向きが下向き（202）である
場合点線２のようになる。ここで第３図Ｃ−１〜Ｃ−４
に示すリセット区間Ｒにおいて、上側電極を負に保つ
と、この区間において自発分極は理想的には全て上向き
201状態をとり、別にクロスポラライザの関係で設けた
偏光板301,302のいずれか一方を実線で示した長軸１方
向に合致させると、このとき画素は「黒」になる。第３
図Ｂ−１はこの「黒」状態を示す。
側電極基板11と全面が電極である下側基板間に挟持され
たFLCの模式図を示す。FLCの原理としては自発分極Psの
向きが上向き（201）である場合FLC分子長軸は実線１の
向きになり、自発分極Psの向きが下向き（202）である
場合点線２のようになる。ここで第３図Ｃ−１〜Ｃ−４
に示すリセット区間Ｒにおいて、上側電極を負に保つ
と、この区間において自発分極は理想的には全て上向き
201状態をとり、別にクロスポラライザの関係で設けた
偏光板301,302のいずれか一方を実線で示した長軸１方
向に合致させると、このとき画素は「黒」になる。第３
図Ｂ−１はこの「黒」状態を示す。
次に、記録区間Ｗにおいて記録する所望の階調電圧VW
を印加することにより、画素は、この階調電圧VWに応じ
た記録状態となる。すなわち、階調電圧VWが液晶の光学
的状態を変化させる閾値電圧以上であれば、第３図Ｂ−
２〜Ｂ−４に示すような「白」ドメインを発生し、一
方、この閾値より低ければ、第３図Ｂ−１の「黒」状態
を保つ。その後は、上下の電極をTFTの素子により一時
ショート状態にして両端の電圧を０にしても、メモリ性
のあるFLCの場合、記録状態を維持する。
を印加することにより、画素は、この階調電圧VWに応じ
た記録状態となる。すなわち、階調電圧VWが液晶の光学
的状態を変化させる閾値電圧以上であれば、第３図Ｂ−
２〜Ｂ−４に示すような「白」ドメインを発生し、一
方、この閾値より低ければ、第３図Ｂ−１の「黒」状態
を保つ。その後は、上下の電極をTFTの素子により一時
ショート状態にして両端の電圧を０にしても、メモリ性
のあるFLCの場合、記録状態を維持する。
したがって、再び第１図に戻り本発明を要約すると、
極性の異なるリセット電圧Vrおよび記録電圧VWがほぼ同
時間印加されることにより記録状態が定まり、しかも、
１フレーム間の光学状態の保持は液晶自身のメモリ性を
利用するため、DCオフセットによる表示品質劣化の問題
も大きく改善される。
極性の異なるリセット電圧Vrおよび記録電圧VWがほぼ同
時間印加されることにより記録状態が定まり、しかも、
１フレーム間の光学状態の保持は液晶自身のメモリ性を
利用するため、DCオフセットによる表示品質劣化の問題
も大きく改善される。
例えば、最近言われるハイビジョン対応のテレビディ
スプレイにおいては走査線本数約1000本をノンインター
レース駆動する場合１フレーム約30m secで駆動する。
このため、１フレーム中で１ラインに割り当てわれる記
録時間は約30μ secとなる。本発明においては、ｎライ
ン目記録のためのこの30μ secを３分割（各約10μ sec
と）し、それぞれを、一例として、６ライン後に記録さ
れるライン画素をリセットするためのパルス印加区間、
ｎライン自身の画素を記録する記録パルス区間、および
６ライン先に記録されたライン画素に対して電圧をほぼ
０にする０電圧印加区間とすることで、リセットおよび
記録のための電圧印加時間はそれぞれ約６×30μ sec＝
180μ secとなり、本発明者らの使用した材料に対して
は最大7V程度の駆動パルス電圧で充分な画像表示が得ら
れた。さらに、DCオフセットがほとんど無いために、０
電圧印加区間を設けない従来のTFT駆動法でFLCを駆動す
るのに比較し、経時的に単安定性になったり、不用な電
極反応が起こる等の問題点が大幅に改善された。
スプレイにおいては走査線本数約1000本をノンインター
レース駆動する場合１フレーム約30m secで駆動する。
このため、１フレーム中で１ラインに割り当てわれる記
録時間は約30μ secとなる。本発明においては、ｎライ
ン目記録のためのこの30μ secを３分割（各約10μ sec
と）し、それぞれを、一例として、６ライン後に記録さ
れるライン画素をリセットするためのパルス印加区間、
ｎライン自身の画素を記録する記録パルス区間、および
６ライン先に記録されたライン画素に対して電圧をほぼ
０にする０電圧印加区間とすることで、リセットおよび
記録のための電圧印加時間はそれぞれ約６×30μ sec＝
180μ secとなり、本発明者らの使用した材料に対して
は最大7V程度の駆動パルス電圧で充分な画像表示が得ら
れた。さらに、DCオフセットがほとんど無いために、０
電圧印加区間を設けない従来のTFT駆動法でFLCを駆動す
るのに比較し、経時的に単安定性になったり、不用な電
極反応が起こる等の問題点が大幅に改善された。
また、電圧０ボルトの印加は、前フレームで記録され
た際の残留電荷状態を電気的にリセットするための信号
であるため、次回の記録状態に対する前回状態の電気的
な影響が軽減され、安定した表示が出来る。
た際の残留電荷状態を電気的にリセットするための信号
であるため、次回の記録状態に対する前回状態の電気的
な影響が軽減され、安定した表示が出来る。
［他の実施例］ 第４図は、本発明の他の実施例に係る駆動波形を示
す。本実施例は各フレーム（‥‥，第（Ｎ）フレーム，
第（Ｎ＋１）フレーム，‥‥）毎にリセット条件を黒、
白、黒、白と変えるものであり、このようにすること
で、基本的にはDC成分をさらに軽減することができる。
さらに、リセット条件「黒」に対しては「白」を記録
し、リセット条件「白」に対しては「黒」を記録し、か
つ第１図に示した実施例と同様にリセット電圧が実質印
加されている時間とほぼ同程度の記録電圧印加の時間
後、セル両端の電圧をほぼ０とする電圧印加区間を設け
ることで前述例と同様に不用な電極反応等による画質低
下を防ぐことができる。
す。本実施例は各フレーム（‥‥，第（Ｎ）フレーム，
第（Ｎ＋１）フレーム，‥‥）毎にリセット条件を黒、
白、黒、白と変えるものであり、このようにすること
で、基本的にはDC成分をさらに軽減することができる。
さらに、リセット条件「黒」に対しては「白」を記録
し、リセット条件「白」に対しては「黒」を記録し、か
つ第１図に示した実施例と同様にリセット電圧が実質印
加されている時間とほぼ同程度の記録電圧印加の時間
後、セル両端の電圧をほぼ０とする電圧印加区間を設け
ることで前述例と同様に不用な電極反応等による画質低
下を防ぐことができる。
本実施例の方式でも、リセットパルス、記録パルス、
および０電圧パルス信号を前述の駆動法と同様それぞれ
約10μ secとし、リセットパルスを６ライン後の記録ラ
イン、０電圧パルスを６ライン先に記録されたラインの
画素に与えることで、最大7V程度の電圧印加でリセット
および記録が達成された。
および０電圧パルス信号を前述の駆動法と同様それぞれ
約10μ secとし、リセットパルスを６ライン後の記録ラ
イン、０電圧パルスを６ライン先に記録されたラインの
画素に与えることで、最大7V程度の電圧印加でリセット
および記録が達成された。
なお、上述した２つの実施例において、前述の６ライ
ン先あるいは後のラインにリセットおよび０電圧それぞ
れのパルスを及ぼすといったライン間隔は使用する液晶
材料の応答性により適宜選択することが可能であるが、
画面上にフリッカ等が生じないように材料の応答性の上
限付近で小さくするのが好ましい。
ン先あるいは後のラインにリセットおよび０電圧それぞ
れのパルスを及ぼすといったライン間隔は使用する液晶
材料の応答性により適宜選択することが可能であるが、
画面上にフリッカ等が生じないように材料の応答性の上
限付近で小さくするのが好ましい。
また、例えば全「白」あるいは全「黒」状態の調整等
のためにそれぞれリセット電圧、記録電圧等の最大値を
変えるときなどは、リセット電圧印加時間、記録電圧印
加時間等は、その信号パルスにおいても実質のセル保持
時間においても、互いに異なるように設定しても前述と
同様の効果が失われることはない。
のためにそれぞれリセット電圧、記録電圧等の最大値を
変えるときなどは、リセット電圧印加時間、記録電圧印
加時間等は、その信号パルスにおいても実質のセル保持
時間においても、互いに異なるように設定しても前述と
同様の効果が失われることはない。
さらに、応答がさらに高速である液晶材料を使用する
場合においては、第Ｎライン目の画素の記録区間におい
て、該第Ｎラインのリセット電圧印加区間または０電圧
印加区間を設けてもよく、この場合１ラインアクセスに
必要な時間よりも充分小さなそれぞれの信号パルスを使
用してもそれぞれ電圧印加時間の和はTFTのスイッチン
グ効果により１ラインアクセスの所要時間幅まで広げる
ことができる。
場合においては、第Ｎライン目の画素の記録区間におい
て、該第Ｎラインのリセット電圧印加区間または０電圧
印加区間を設けてもよく、この場合１ラインアクセスに
必要な時間よりも充分小さなそれぞれの信号パルスを使
用してもそれぞれ電圧印加時間の和はTFTのスイッチン
グ効果により１ラインアクセスの所要時間幅まで広げる
ことができる。
本発明は、上述の様なノンインターレース走査駆動で
あっても、また従来知られたインタレース走査駆動にお
いても、同様の効果を得ることは容易に理解しうる。
あっても、また従来知られたインタレース走査駆動にお
いても、同様の効果を得ることは容易に理解しうる。
［発明の効果］ 以上説明したように、本発明の駆動法によれば長寿命
の画質の劣化しない良好なアクティブマトリクス液晶デ
ィスプレイを提供することができ、これにより、高精細
な直視型フラットディスプレイやプロジェクションテレ
ビが形成しうる。勿論、各画素毎にカラーフィルタを設
けたり、また本発明駆動法を用いた液晶素子を複数個使
用し、それぞれに対し、カラー光投射を行なうことで、
透過型、または反射型の高精細なフラットカラーテレビ
あるいはプロジェクションカラーテレビを構成すること
ができる。
の画質の劣化しない良好なアクティブマトリクス液晶デ
ィスプレイを提供することができ、これにより、高精細
な直視型フラットディスプレイやプロジェクションテレ
ビが形成しうる。勿論、各画素毎にカラーフィルタを設
けたり、また本発明駆動法を用いた液晶素子を複数個使
用し、それぞれに対し、カラー光投射を行なうことで、
透過型、または反射型の高精細なフラットカラーテレビ
あるいはプロジェクションカラーテレビを構成すること
ができる。
第１図は、本発明の一実施例に係るFLC駆動法を示すタ
イミングチャート、 第２図および第３図は、第１図のタイミングで駆動され
るFLCの光学的状態を説明するための拡大説明図、 第４図は、FLC駆動電圧の一例をより詳しく説明するタ
イミングチャート、そして 第５図は、本発明の他の実施例に係るFLC駆動法を示す
タイミングチャートである。 VX:記録電圧信号 VW:記録電圧 VXX:補助電圧信号 VS:補助電圧 VR:リセット電圧信号 Vr:リセット電圧 101〜104:画素
イミングチャート、 第２図および第３図は、第１図のタイミングで駆動され
るFLCの光学的状態を説明するための拡大説明図、 第４図は、FLC駆動電圧の一例をより詳しく説明するタ
イミングチャート、そして 第５図は、本発明の他の実施例に係るFLC駆動法を示す
タイミングチャートである。 VX:記録電圧信号 VW:記録電圧 VXX:補助電圧信号 VS:補助電圧 VR:リセット電圧信号 Vr:リセット電圧 101〜104:画素
Claims (3)
- 【請求項１】カイラルスメクチック液晶を備えた各画素
をアクティブマトリクス素子によって順次駆動するアク
ティブマトリクス液晶素子の駆動法であって、 各画素ごとにその画素の液晶の光学状態を決定する記録
信号電圧を印加した後所定時間置いて接地信号を印加す
るようにしたことを特徴とするアクティブマトリクス液
晶素子の駆動法。 - 【請求項２】前記液晶が少なくとも２つの安定状態を有
するものであることを特徴とする請求項１記載の駆動
法。 - 【請求項３】前記液晶が強透電性を示すものであること
を特徴とする請求項１または２記載の駆動法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6954690A JP2673595B2 (ja) | 1990-03-22 | 1990-03-22 | アクティブマトリクス液晶素子の駆動法 |
| CA002038687A CA2038687C (en) | 1990-03-22 | 1991-03-20 | Method and apparatus for driving active matrix liquid crystal device |
| EP91104461A EP0448105B1 (en) | 1990-03-22 | 1991-03-21 | Method and apparatus for driving active matrix liquid crystal device |
| AT91104461T ATE148574T1 (de) | 1990-03-22 | 1991-03-21 | Verfahren und einrichtung zum steuern eines flüssigkristallgeräts mit aktiver matrix |
| DE69124403T DE69124403T2 (de) | 1990-03-22 | 1991-03-21 | Verfahren und Einrichtung zum Steuern eines Flüssigkristallgeräts mit aktiver Matrix |
| US08/478,096 US5675351A (en) | 1990-03-22 | 1995-06-07 | Method and apparatus for driving active matrix liquid crystal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6954690A JP2673595B2 (ja) | 1990-03-22 | 1990-03-22 | アクティブマトリクス液晶素子の駆動法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03271715A JPH03271715A (ja) | 1991-12-03 |
| JP2673595B2 true JP2673595B2 (ja) | 1997-11-05 |
Family
ID=13405828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6954690A Expired - Fee Related JP2673595B2 (ja) | 1990-03-22 | 1990-03-22 | アクティブマトリクス液晶素子の駆動法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673595B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2746486B2 (ja) * | 1991-08-20 | 1998-05-06 | シャープ株式会社 | 強誘電性液晶素子 |
-
1990
- 1990-03-22 JP JP6954690A patent/JP2673595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03271715A (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5010327A (en) | Method of driving a liquid crystal matrix panel | |
| USRE37906E1 (en) | Display device and method of driving such a device | |
| JP3406772B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3862994B2 (ja) | 表示装置の駆動方法およびそれを用いた表示装置 | |
| JPH1062811A (ja) | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 | |
| US5400048A (en) | Active matrix driving apparatus and an active matrix driving method | |
| US6115021A (en) | Method and apparatus for driving a liquid crystal panel using a ferroelectric liquid crystal material having a negative dielectric anisotropy | |
| JP4073514B2 (ja) | 液晶ディスプレイ | |
| CA2038687C (en) | Method and apparatus for driving active matrix liquid crystal device | |
| KR100257242B1 (ko) | 액정표시장치 | |
| US6169531B1 (en) | Liquid-crystal control circuit display device with selection signal | |
| JPH07140933A (ja) | 液晶表示装置の駆動方法 | |
| US6473117B1 (en) | Driving method for liquid crystal device | |
| JP2673595B2 (ja) | アクティブマトリクス液晶素子の駆動法 | |
| JP3441096B2 (ja) | 反強誘電性液晶パネル | |
| JP3142740B2 (ja) | 強誘電性液晶表示パネルの駆動方法 | |
| JPH05216007A (ja) | 液晶素子およびその駆動方法 | |
| JPH03243915A (ja) | 液晶ライトバルブ装置 | |
| JP2727131B2 (ja) | アクティブマトリクス液晶素子の駆動法 | |
| JP2001255509A (ja) | スメクティック液晶光学装置 | |
| JPH06282244A (ja) | 液晶表示装置 | |
| JP2933703B2 (ja) | 液晶素子およびその駆動法 | |
| JP2000019485A (ja) | 液晶素子の駆動方法 | |
| WO1997031359A2 (en) | Display device | |
| JP2661605B2 (ja) | カラー立体表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |