JP2669405B2 - バラントランス - Google Patents

バラントランス

Info

Publication number
JP2669405B2
JP2669405B2 JP7191586A JP19158695A JP2669405B2 JP 2669405 B2 JP2669405 B2 JP 2669405B2 JP 7191586 A JP7191586 A JP 7191586A JP 19158695 A JP19158695 A JP 19158695A JP 2669405 B2 JP2669405 B2 JP 2669405B2
Authority
JP
Japan
Prior art keywords
pattern
balun transformer
layer surface
transformer
balun
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7191586A
Other languages
English (en)
Other versions
JPH0946106A (ja
Inventor
陽夫 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7191586A priority Critical patent/JP2669405B2/ja
Publication of JPH0946106A publication Critical patent/JPH0946106A/ja
Application granted granted Critical
Publication of JP2669405B2 publication Critical patent/JP2669405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00Fixed transformers or mutual inductances of the signal type
    • H01F19/04Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085Transformer for galvanic isolation

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テレビジョン放送
用の固体化送信機用電力増幅器等において、不平衡線路
から平衡線路への変換器として用いるバラントランス
(Balun transformer)に関する。
【0002】
【従来の技術】たとえばテレビジョン放送用の固体化送
信機用電力増幅器には、最終段トランジスタとして出力
電力100Wクラスの高周波電力用トランジスタ(以
下、RFパワートランジスタという)が用いられる。こ
のような大電力のRFパワートランジスタは、入出力イ
ンピーダンスが数Ωと低く、たとえば50Ωの伝送線路
と接続するためには、変換比の大きいインピーダンス整
合回路が必要となり、広帯域性や回路損失の面で不利と
なる。
【0003】このため、上述したRFパワートランジス
タの入出力インピーダンスを高くする方法として、その
トランジスタをプッシュプルトランジスタを用いて構成
することが知られている。特に、このようなプッシュプ
ルトランジスタを用いると、二つのトランジスタをそれ
ぞれ0°と180°との逆位相で等振幅のバランス動作
させるものであり、その入出力には平衡形線路による接
続が必要となる。
【0004】上述したような電力増幅器において、たと
えば同軸線路やマイクロストリップラインの不平衡線路
から平衡線路への変換器として、バラントランスがあ
る。このようなバラントランスとしては従来、フェライ
トコアを用いたものや同軸ケーブルを用いたものが知ら
れている。
【0005】図5ないし図7は従来のフェライトコアを
用いたバラントランスの一例を示すものであって、図5
はこのバラントランスの電力増幅器用基板への実装例を
示す概略図、図6はこのバラントランスの斜視図、図7
はこのバラントランスの等価回路図である。
【0006】これらの図において、符号1で示すバラン
トランスは、フェライトコア2に二本のより線3,4を
巻き付けて構成される。そして、一方のより線3の端部
3aはプリント基板5上の入力端子6に半田付けされ、
端部3bは出力端子7に半田付けされる。
【0007】また、他方のより線4の端部4aは接地端
子に半田付けされ、端部4bは出力端子8に半田付けさ
れる。さらに、これら出力端子7,8は、プッシュプル
トランジスタ9のベースに導電パターンを介して接続さ
れている。
【0008】図8ないし図9は従来の同軸ケーブルを用
いたバラントランスを示すものであって、図8はこのバ
ラントランスの電力増幅器用基板への実装例を示す概略
図、図9はこのバラントランスの等価回路図である。
【0009】これらの図において、10はバラントラン
ス、11はこれに用いられるセミリジッド同軸ケーブル
で、前記プリント基板5上に曲げ加工を施されて実装さ
れている。すなわち、二本の同軸ケーブル11,11の
各端部は、プリント基板5上の入力端子6、接地端子、
出力端子7,8に接続され、これらの出力端子7,8
が、プッシュプルトランジスタ9のベースに導電パター
ンを介して接続されている。
【0010】
【発明が解決しようとする課題】上述した従来の構造に
おいて、前者のバラントランス1では、フェライトコア
2に二本のより線3,4として、たとえば銅線(以下、
銅線という)を巻付けたものであって、これらの銅線
3,4にはポリウレタン等の保護被膜があり、各端子へ
の半田付けにあたっては、銅線の端部の被膜を剥ぐ処理
が必要であった。
【0011】また、後者のバラントランス10では、部
品の実装にあたって、セミリジッド同軸ケーブル11を
曲げ加工する必要があり、しかもこの同軸ケーブル11
の両端での内部導体を数mm程度残す処理も必要であっ
た。
【0012】そして、これらの従来のバラントランス
1,10では、部品自体の製造に手間がかかるととも
に、プリント基板5への部品の実装も自動的に行えず、
手作業による半田付けによって行われていた。このた
め、このような従来の構造では、製造工数がかかり、製
造コストも高くなるという欠点があった。
【0013】また、実開昭61−47502号公報に
は、二つの誘電体基板を重ね合わせ、基板上のパターン
をスルーホールを介して接続することにより、マイクロ
波平衡−不平衡変換回路を形成したものが提案されてい
る。
【0014】さらに、実開平5−65102号公報に
は、伝搬される信号の波長の1/4の長さの二本の溝を
底面の長さ方向に沿って所定間隔で設けるとともに上面
および両側面に接地パターンを設けた強誘電体部材と、
前記二本の溝にそれぞれ設けた二本の結合ラインとから
なる方向性結合部と、これら二本の結合ラインの一方が
接地されるプリント基板からなる平衡−不平衡変換器が
提案されている。
【0015】しかしながら、このような従来の技術にお
いても、二つの誘導体基板や強誘電体部材が必要であ
り、さらにこれらの接続のために半田付け処理も必要
で、部品コスト、製造コストの面で問題であった。
【0016】本発明はこのような事情に鑑みてなされた
もので、電力増幅器において、従来のような同軸ケーブ
ル等を用いた構造を止め、構成部品の製造に手間がかか
らず、部品の実装も不要であるバラントランスを得るこ
とを目的としている。
【0017】
【課題を解決するための手段】このような要請に応える
ために本発明に係るバラントランスは、プリント基板の
第1層面と第2層面の両面の対応する位置に形成した導
電層によるパターンによって電磁結合ラインとして構成
されるアイソレーショントランスと、このアイソレーシ
ョントランスから接地パターン(アースパターン)へ接
続するように第1層面、第2層面にそれぞれ形成したイ
ンダクタンスパターンと、前記アイソレーショントラン
スの第2層面側の出力端子を第1層面に導くためのスル
ーホールとを備える構成としている。
【0018】また、本発明に係るバラントランスは、上
述したプリント基板の第1層面、第2層面での各部のパ
ターンの寸法を変えることにより、任意の出力インピー
ダンスを設定することができる構成としている。
【0019】本発明によれば、プリント基板の両面に形
成した導電層によるパターンによって構成される電磁結
合ラインとしてのアイソレーショントランスと、それぞ
れに設けたインダクタンスパターンにより、広帯域特性
を持つバラントランスを構成することができる。そし
て、このような構成では、不平衡端子から入力した信号
を、平衡端子から等振幅、逆位相の信号を出力すること
ができる。
【0020】また、このようなバラントランスでは、基
板上の各パターンの寸法を変えることにより、出力イン
ピーダンスを自由に設定することができる。
【0021】
【発明の実施の形態】図1ないし図3は本発明に係るバ
ラントランスの一つの実施の形態を示し、これらの図に
おいて、図1(a),(b)はバラントランスを構成す
るプリント基板を表、裏面から見た平面図および底面
図、図2はその側面図、図3はバラントランスの等価回
路図である。なお、図1および図2において、斜線を付
した部分は、プリント基板上の導電層による導電パター
ンを示す。また、前述した図5以下と同一または相当す
る部分には、同一番号を付して説明は省略する。
【0022】これらの図において、符号20は本発明に
係るバラントランスを示し、以下に説明するようにプリ
ント基板5の基板面に以下に述べる種々の形状を有する
導電パターンを形成することによって構成している。こ
れを説明すると、プリント基板5の第1層面(基板表
面)に形成された導電パターン21と第2層面(基板裏
面)に形成された導電パターン22は、電磁結合ライン
をなし、アイソレーショントランス23を形成してい
る。なお、このアイソレーショントランス23を構成す
る各導電パターン21,22のパターン幅は、それぞれ
S1に設定されている。
【0023】前記第1層面の導電パターン21の一端
は、高周波信号入力端子6に接続され、第2層面の導電
パターン22の一端は、接地パターンであるアースパタ
ーン24に接続されることにより接地している。また、
これらの導電パターン21,22の他端は、アイソレー
ショントランス23の出力端子を構成している。
【0024】一方、前記プリント基板5の第1層面に導
電パターン21、アースパターン24の間を接続するよ
うに帯状に形成された導電パターン25と、第2層面に
導電パターン22、アースパターン24の間を接続する
ように帯状に形成された導電パターン26は、各アイソ
レーショントランス23となる導電パターン21,22
からアースパターン24,24へと接続されるインダク
タンス27として機能する。なお、このインダクタンス
27となる各導電パターン25,26のパターン幅は、
それぞれS2に設定されている。
【0025】前記アイソレーショントランス23を構成
する第1層面での導電パターン21における出力端子
は、その第1層面での導電パターン25の一端と接続さ
れ、さらに第2層面での導電パターン22における出力
端子は、第2層面での導電パターン26の一端と接続さ
れる。また、これらの導電パターン25,26の他端
は、それぞれ第1層面、第2層面のアースパターン2
4,24に接続されることにより接地している。
【0026】さらに、前記アイソレーショントランス2
3を構成する第1層面での導電パターン21の他端は、
そのまま出力端子7に接続され、一方第2層面での導電
パターン22の他端は、プリント基板5に穿設したスル
ーホール28を介して第1層面側に導かれ、この第1層
面に形成した出力端子8に接続されている。
【0027】そして、このようなアイソレーショントラ
ンス23とインダクタンス27との組み合わせによっ
て、バラントランス20を構成している。このとき、前
記入力端子6は不平衡端子、前記出力端子7,8は平衡
端子となっている。
【0028】また、電力増幅器用のプッシュプルトラン
ジスタ9は、図1(a)、さらには図2に示すように、
ヒートシンク29に止めねじにより取付けられている。
さらに、バラントランス20での出力端子7,8は、プ
リント基板5上に形成した出力側の導電パターンを介し
て、このプッシュプルトランジスタ9のベースにそれぞ
れ接続されている。
【0029】このような構成によって構成されているバ
ラントランス20によれば、不平衡線路であるマイクロ
ストリップ線路によって入力端子6から入力された信号
は、アイソレーショントランス23を構成する導電パタ
ーン21と導電パターン22とに、大きさが等しく(等
振幅)、しかも流れが逆(逆位相)となる差動型電流と
して流れる。
【0030】ここで、上述した構成において、アイソレ
ーショントランス23の結合が弱い等の場合には、第2
層面の導電パターン22に同相型の電流が発生し、差動
型電流とはならない。さらに、前述した導電パターン2
5,26からなるインダクタンス27は、この同相型の
電流を阻止する働きを行なう。そして、このインダクタ
ンス27の働きによって、出力端子7,8は大きさが等
しく逆位相の平衡型の出力端子が得られることになり、
バラントランス20として機能する結果となる。
【0031】すなわち、上述した発明の実施の形態によ
れば、バラントランス20を、プリント基板5における
両面の導電パターン21,22;25,26によって、
アイソレーション23、インダクタンス27を構成する
ことにより、従来一般に用いられていたフェライトコア
への二本の銅線の巻き付けによって構成した部品、同軸
ケーブル等の部品、あるいは二つの誘電体基板や強誘電
体部材が不要となり、これらの部品の実装のための基板
への半田付けのような手作業の手間も不要となる。
【0032】図4(a),(b)は本発明に係るバラン
トランスの別の実施の形態を示し、この実施の形態で
は、アイソレーショントランス23を構成する導電パタ
ーン21,22とインダクタンス27を構成する導電パ
ターン25,26のパターン幅を、それぞれS3,S4
に変えることにより、バラントランス20の出力インピ
ーダンスを変えている場合である。
【0033】すなわち、この実施の形態では、アイソレ
ーショントランス23とインダクタンス27を構成する
導電パターン21,22;25,26の幅を適宜設定す
ることにより、バラントランス20の出力インピーダン
スを変えることが可能である。この場合、プリント基板
5上へのパターン形成幅を変更しているが、このプリン
ト基板5上でのパターンの厚みと長さを変えるようにし
てもよい。
【0034】特に、従来一般に用いていた同軸ケーブル
では、通常は線路インピーダンスを選べないため、バラ
ントランスによってインピーダンス変換をも同時に行な
う場合に制約があったが、本発明によれば、プリント基
板5上に形成する導電パターン21,22;25,26
等のパターン幅あるいはパターン厚み、長さを変えるこ
とにより、任意の線路インピーダンスを実現することが
できる。
【0035】なお、本発明は上述した実施の形態での構
造には限定されず、バラントランス20を構成する各部
の形状、構造等を適宜変形、変更し得ることは言うまで
もない。
【0036】
【発明の効果】以上説明したように本発明に係るバラン
トランスによれば、プリント基板の第1層面と第2層面
の両面に形成した導電層によるパターンによって電磁結
合ラインとして構成されるアイソレーショントランス
と、このアイソレーショントランスから接地パターンへ
接続するように第1層面、第2層面にそれぞれ形成した
インダクタンスパターンと、アイソレーショントランス
の第2層面側の出力端子を第1層面に導くためのスルー
ホールとを備えた構成としているので、以下に述べる優
れた効果がある。
【0037】すなわち、本発明によれば、導電パターン
を形成したプリント基板のみでバラントランスを製作す
ることができ、従来のようにバラントランスを形成する
ための同軸ケーブル等の実装部品や、その部品を取付け
るために半田付けを手作業で行なうなどの手間を全く必
要とせず、構成部品の製造に手間がかからず、製造工数
の削減を図れるとともに、低コストでもって、不平衡端
子から入力した信号を、平衡端子から等振幅、逆位相の
信号を出力することができ、広帯域特性を持つバラント
ランスとしての機能を発揮することができる。
【0038】また、本発明によれば、プリント基板上の
各部のパターン寸法を変えることにより、バラントラン
スの出力インピーダンスを自由に設定できるという利点
がある。特に、従来の同軸ケーブルなどではこのような
インピーダンスは、通常は任意に選択できないものであ
り、本発明による作用効果は大きい。
【図面の簡単な説明】
【図1】 本発明に係るバラントランスの一つの実施の
形態を示し、(a)は平面図、(b)は底面図である。
【図2】 図1のバラントランスの側面図である。
【図3】 図1、図2のバラントランスの等価回路図で
ある。
【図4】 本発明に係るバラントランスの他の実施の形
態を示し、(a)は平面図、(b)は底面図である。
【図5】 フェライトコアを用いた従来のバラントラン
スの実装例を示す概略図である。
【図6】 図5のバラントランスの斜視図である。
【図7】 図5のバラントランスの等価回路図である。
【図8】 同軸ケーブルを用いた従来のバラントランス
の実装例を示す平面図である。
【図9】 図8のバラントランスの等価回路図である。
【符号の説明】
5…プリント基板、6…入力端子、7,8…出力端子、
9…プッシュプルトランジスタ、20…バラントラン
ス、21,22…導電層によるパターン、23…アイソ
レーショントランス、24…アースパターン(接地パタ
ーン)、25,26…パターン、27…インダクタン
ス、28…スルーホール、29…ヒートシンク。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 プリント基板の第1層面と第2層面との
    両面の対応する位置に形成した導電層によるパターンに
    よって電磁結合ラインとして構成されるアイソレーショ
    ントランスと、このアイソレーショントランスを構成す
    る基板両面の各パターンから接地パターンへそれぞれ
    続される第1層面、第2層面のインダクタンスパターン
    と、前記第2層面のアイソレーショントランスの出力端
    子を第1層面に導くためのスルーホールを備えているこ
    とを特徴とするバラントランス。
JP7191586A 1995-07-27 1995-07-27 バラントランス Expired - Fee Related JP2669405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7191586A JP2669405B2 (ja) 1995-07-27 1995-07-27 バラントランス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7191586A JP2669405B2 (ja) 1995-07-27 1995-07-27 バラントランス

Publications (2)

Publication Number Publication Date
JPH0946106A JPH0946106A (ja) 1997-02-14
JP2669405B2 true JP2669405B2 (ja) 1997-10-27

Family

ID=16277114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7191586A Expired - Fee Related JP2669405B2 (ja) 1995-07-27 1995-07-27 バラントランス

Country Status (1)

Country Link
JP (1) JP2669405B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008311A (ja) 2001-06-22 2003-01-10 Mitsubishi Electric Corp バランおよび該バランを有する半導体装置
JP4673526B2 (ja) * 2001-09-28 2011-04-20 株式会社日立国際電気 電子部品の実装構造
JP2007189396A (ja) * 2006-01-12 2007-07-26 Seiko Epson Corp バラン
JP6323260B2 (ja) * 2014-08-29 2018-05-16 株式会社島津製作所 高周波電源装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513132B2 (ja) * 1972-03-14 1980-04-07
GB8521727D0 (en) * 1985-08-31 1985-10-02 Plessey Co Plc Balun circuits
JPH0314803Y2 (ja) * 1985-11-22 1991-04-02

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
雑誌トランジスタ技術1993年2月号、PP.351−362

Also Published As

Publication number Publication date
JPH0946106A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
US6686812B2 (en) Miniature directional coupler
EP0885469B1 (en) A high frequency balun provided in a multilayer substrate
US7495525B2 (en) Multilayer planar balun transformer, mixers and amplifiers
US5917386A (en) Printed circuit transformer hybrids for RF mixers
JP2000512110A (ja) 集積された側面型マイクロ波カプラを有するプリント回路板
US9077059B2 (en) Thin film balun
JP2669405B2 (ja) バラントランス
US4260963A (en) 4:1 Balun
JPH08162812A (ja) 高周波結合器
US20080062723A1 (en) Multilayer directional coupler
CN109690706B (zh) 隔离变压器
JPS62139395A (ja) 多機能回路基板
JP2643822B2 (ja) バラントランス
JPH0522001A (ja) 伝送線路構造
JPS6153885B2 (ja)
JPS62142395A (ja) 多機能回路基板
JPH11214904A (ja) 平衡不平衡変換器
JPH0321003A (ja) 伝送線路トランス
JPH09326602A (ja) 高周波フィルタ回路
US8610529B2 (en) Compact planar VHF/UHF power impedance transformer
JPH11330811A (ja) 分配合成装置
JPH0974301A (ja) 高周波回路の接続方法
JP2001148553A (ja) マイクロ波回路
JPS59171206A (ja) マイクロ波回路装置
JPH02152173A (ja) マイクロ波共平面線路接栓

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070704

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees