JP2669385B2 - 液晶薄膜トランジスタ基板の検査方法及びそれを適用した検査装置 - Google Patents
液晶薄膜トランジスタ基板の検査方法及びそれを適用した検査装置Info
- Publication number
- JP2669385B2 JP2669385B2 JP4529295A JP4529295A JP2669385B2 JP 2669385 B2 JP2669385 B2 JP 2669385B2 JP 4529295 A JP4529295 A JP 4529295A JP 4529295 A JP4529295 A JP 4529295A JP 2669385 B2 JP2669385 B2 JP 2669385B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- film transistor
- laser beam
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示パネル等に用
いられる液晶薄膜トランジスタ基板（以下、液晶ＴＦＴ
基板とする）に生じる欠陥を検出するための液晶ＴＦＴ
基板の検査方法及びそれを適用した検査装置に関する。
いられる液晶薄膜トランジスタ基板（以下、液晶ＴＦＴ
基板とする）に生じる欠陥を検出するための液晶ＴＦＴ
基板の検査方法及びそれを適用した検査装置に関する。
【０００２】
【従来の技術】従来、この種の液晶ＴＦＴ基板の検査方
法としては、例えば特開平５−２７３５９０号公報に開
示されたアクティブマトリックス液晶ディスプレイ基板
の検査方法が挙げられる。
法としては、例えば特開平５−２７３５９０号公報に開
示されたアクティブマトリックス液晶ディスプレイ基板
の検査方法が挙げられる。
【０００３】図９は、この検査方法を適用した検査装置
の要部構成を示したものである。この検査装置は、検出
光を照射する光源１０１と、この光源１０１による検出
光が入射されると共に、光反射体１０９，液晶シート１
０８，及び薄膜透明電極１０２ａを順に積層して成る電
気光学素子１０２と、この電気光学素子１０２の光反射
体１０９からの反射光を受けるＣＣＤカメラ等の受光器
１０３と、受光器１０３に接続されたモニタ１０４とを
備え、電気光学素子１０２の対向面にはテーブル１２６
上で液晶ＴＦＴ基板としての画素電極１１３を含むアク
ティブマトリックス液晶ディスプレイ基板１０５を配置
できるようになっている。
の要部構成を示したものである。この検査装置は、検出
光を照射する光源１０１と、この光源１０１による検出
光が入射されると共に、光反射体１０９，液晶シート１
０８，及び薄膜透明電極１０２ａを順に積層して成る電
気光学素子１０２と、この電気光学素子１０２の光反射
体１０９からの反射光を受けるＣＣＤカメラ等の受光器
１０３と、受光器１０３に接続されたモニタ１０４とを
備え、電気光学素子１０２の対向面にはテーブル１２６
上で液晶ＴＦＴ基板としての画素電極１１３を含むアク
ティブマトリックス液晶ディスプレイ基板１０５を配置
できるようになっている。
【０００４】又、この検査装置には、電気光学素子１０
２面上の薄膜透明電極１０２ａとアクティブマトリック
ス液晶ディスプレイ基板１０５との間に一定電圧を印加
するためのスイッチ部１０７ａ及び電源部１０７ｂから
成る電圧印加装置１０７が備えられ、この電圧印加装置
１０７は後述するようにアクティブマトリックス液晶デ
ィスプレイ基板１０５のソース線及びゲート線にそれぞ
れ別個にパルス電圧を印加する。尚、電気光学素子１０
２の液晶シート１０８は、電界が印加されると光学的性
能に変化を来すもので、高分子分散型液晶或いはポッケ
ルス結晶板等から成る。
２面上の薄膜透明電極１０２ａとアクティブマトリック
ス液晶ディスプレイ基板１０５との間に一定電圧を印加
するためのスイッチ部１０７ａ及び電源部１０７ｂから
成る電圧印加装置１０７が備えられ、この電圧印加装置
１０７は後述するようにアクティブマトリックス液晶デ
ィスプレイ基板１０５のソース線及びゲート線にそれぞ
れ別個にパルス電圧を印加する。尚、電気光学素子１０
２の液晶シート１０８は、電界が印加されると光学的性
能に変化を来すもので、高分子分散型液晶或いはポッケ
ルス結晶板等から成る。
【０００５】図１０は、この検査装置による検査対象と
なるアクティブマトリックス液晶ディスプレイ基板１０
５の一例を示したものである。
なるアクティブマトリックス液晶ディスプレイ基板１０
５の一例を示したものである。
【０００６】この液晶ディスプレイ基板１０５は、デー
タ信号を流すためのソース線１１０と走査信号を流すた
めのゲート線１１１とが基板上に形成され、各画素電極
１１３がスイッチング素子（ＴＦＴ）１１４を介してソ
ース線１１０とゲート線１１１とに接続されている。
又、ソース線１１０及びゲート線１１１は、ショーティ
ングバー１１５，１１６にそれぞれ接続されている。電
気光学素子１０２の上面の薄膜透明電極１０２ａと液晶
ディスプレイ基板１０５のショーティングバー１１５，
１１６とは、電圧印加装置１０７に電気的に接続され、
これによって液晶ディスプレイ基板１０５上の全ての画
素電極１１３に電圧を印加できるようになっている。
タ信号を流すためのソース線１１０と走査信号を流すた
めのゲート線１１１とが基板上に形成され、各画素電極
１１３がスイッチング素子（ＴＦＴ）１１４を介してソ
ース線１１０とゲート線１１１とに接続されている。
又、ソース線１１０及びゲート線１１１は、ショーティ
ングバー１１５，１１６にそれぞれ接続されている。電
気光学素子１０２の上面の薄膜透明電極１０２ａと液晶
ディスプレイ基板１０５のショーティングバー１１５，
１１６とは、電圧印加装置１０７に電気的に接続され、
これによって液晶ディスプレイ基板１０５上の全ての画
素電極１１３に電圧を印加できるようになっている。
【０００７】図１１は、この検査装置の検出部の構成を
示したものである。この検出部は、走査ヘッド１２２及
び制御部１４０から成る。
示したものである。この検出部は、走査ヘッド１２２及
び制御部１４０から成る。
【０００８】走査ヘッド１２２では、光源１０１と受光
器１０３とをそれぞれビームスプリッタ１３０に向けて
収納し、ビームスプリッタ１３０と光源１０１との間に
それぞれ調整用のレンズ１３１，フィルタ１３１ａを設
けると共に、ビームスプリッタ１３０と受光器１０３と
の間にそれぞれ調整用のレンズ１３２，反射光を効率良
く受光するためのズームレンズ１３５を設けている。
又、ビームスプリッタ１３０の左側には支持軸１３４に
よって電気光学素子１０２を装着したホルダ１３３が設
けられ、ホルダ１３３は支持軸１３４の軸方向に沿って
図中の左右方向に平行移動できるようになっている。こ
のような構成の走査ヘッド１２２では、光源１０１から
照射された検出光がビームスプリッタ１３０を通過後、
電気光学素子１０２に照射され、電気光学素子１０２の
誘電体多層膜から成る光反射体１０９による反射後にビ
ームスプリッタ１３０，レンズ１３２，ズームレンズ１
３５を介して受光器１０３に入射されるようになってい
る。
器１０３とをそれぞれビームスプリッタ１３０に向けて
収納し、ビームスプリッタ１３０と光源１０１との間に
それぞれ調整用のレンズ１３１，フィルタ１３１ａを設
けると共に、ビームスプリッタ１３０と受光器１０３と
の間にそれぞれ調整用のレンズ１３２，反射光を効率良
く受光するためのズームレンズ１３５を設けている。
又、ビームスプリッタ１３０の左側には支持軸１３４に
よって電気光学素子１０２を装着したホルダ１３３が設
けられ、ホルダ１３３は支持軸１３４の軸方向に沿って
図中の左右方向に平行移動できるようになっている。こ
のような構成の走査ヘッド１２２では、光源１０１から
照射された検出光がビームスプリッタ１３０を通過後、
電気光学素子１０２に照射され、電気光学素子１０２の
誘電体多層膜から成る光反射体１０９による反射後にビ
ームスプリッタ１３０，レンズ１３２，ズームレンズ１
３５を介して受光器１０３に入射されるようになってい
る。
【０００９】一方、制御部１４０は、受光器１０３に接
続されたＡ／Ｄ変換器１４１と、このＡ／Ｄ変換器１４
１に接続されたイメージプロセッサ１４２と、受光器１
０３に接続されたドライブサーキット１４３と、このド
ライブサーキット１４３及びイメージプロセッサ１４２
に接続されたＣＰＵ１４４とで構成されている。
続されたＡ／Ｄ変換器１４１と、このＡ／Ｄ変換器１４
１に接続されたイメージプロセッサ１４２と、受光器１
０３に接続されたドライブサーキット１４３と、このド
ライブサーキット１４３及びイメージプロセッサ１４２
に接続されたＣＰＵ１４４とで構成されている。
【００１０】そこで、以下はこの検査装置による検査方
法について、図１２〜図１４の欠陥を示す平面図，並び
に図１５の検査時に印加する時間ｔに対する電圧パター
ンを参照して説明する。
法について、図１２〜図１４の欠陥を示す平面図，並び
に図１５の検査時に印加する時間ｔに対する電圧パター
ンを参照して説明する。
【００１１】図１２は短絡による点欠陥を示した平面図
であり、同図（ａ）は符号Ｌに示したスイッチング素子
１１４のソース・ゲート間に短絡がある場合に関するも
の、同図（ｂ）は符号Ｍとして示したスイッチング素子
１１４のゲート・ドレイン間に短絡がある場合に関する
ものである。ソース・ゲート間に短絡がある場合、図１
５（ａ）に示す条件でソース線にのみ電圧を印加して黒
塗りで示す欠陥画素電極１１３のみ点滅させ、ゲート・
ドレイン間短絡がある場合、図１５（ｂ）に示す条件で
ゲート線にのみ電圧を印加して黒塗りで示す欠陥画素電
極１１３のみ点滅させる。
であり、同図（ａ）は符号Ｌに示したスイッチング素子
１１４のソース・ゲート間に短絡がある場合に関するも
の、同図（ｂ）は符号Ｍとして示したスイッチング素子
１１４のゲート・ドレイン間に短絡がある場合に関する
ものである。ソース・ゲート間に短絡がある場合、図１
５（ａ）に示す条件でソース線にのみ電圧を印加して黒
塗りで示す欠陥画素電極１１３のみ点滅させ、ゲート・
ドレイン間短絡がある場合、図１５（ｂ）に示す条件で
ゲート線にのみ電圧を印加して黒塗りで示す欠陥画素電
極１１３のみ点滅させる。
【００１２】又、図１３はスイッチング素子１１４を構
成するトランジスタ内での断線を平面図により示したも
のであり、同図（ａ）はスイッチング素子１１４の符号
Ｎに示したゲートに断線がある場合に関するもの、同図
（ｂ）はスイッチング素子１１４の符号Ｐに示したソー
スに断線がある場合に関するものである。こうした場
合、図１５（ｃ）に示す条件でソース線１１０及びゲー
ト線１１１に電圧を印加すると、黒塗りで示す欠陥画素
電極１１３は変化せず、他の正常な画素電極１１３が全
て明るくなる。
成するトランジスタ内での断線を平面図により示したも
のであり、同図（ａ）はスイッチング素子１１４の符号
Ｎに示したゲートに断線がある場合に関するもの、同図
（ｂ）はスイッチング素子１１４の符号Ｐに示したソー
スに断線がある場合に関するものである。こうした場
合、図１５（ｃ）に示す条件でソース線１１０及びゲー
ト線１１１に電圧を印加すると、黒塗りで示す欠陥画素
電極１１３は変化せず、他の正常な画素電極１１３が全
て明るくなる。
【００１３】更に、図１４は信号配線の断線を平面図に
より示したものであり、同図（ａ）は符号Ｑに示すゲー
ト線１１１に断線がある場合に関するもの、同図（ｂ）
は符号Ｒに示すソース線１１０に断線がある場合に関す
るものである。こうした場合、図１５（ｃ）に示す条件
でソース線１１０及びゲート線１１１に電圧を印加する
と、断線部より右側及び下側では黒塗りで示す画素電極
１１３は変化せず、他の正常な画素電極１１３は全て明
るくなる。
より示したものであり、同図（ａ）は符号Ｑに示すゲー
ト線１１１に断線がある場合に関するもの、同図（ｂ）
は符号Ｒに示すソース線１１０に断線がある場合に関す
るものである。こうした場合、図１５（ｃ）に示す条件
でソース線１１０及びゲート線１１１に電圧を印加する
と、断線部より右側及び下側では黒塗りで示す画素電極
１１３は変化せず、他の正常な画素電極１１３は全て明
るくなる。
【００１４】以上に説明したような方法でアクティブマ
トリックス液晶ディスプレイ基板１０５（液晶ＴＦＴ基
板）の点欠陥及び線欠陥を検出することができる。
トリックス液晶ディスプレイ基板１０５（液晶ＴＦＴ基
板）の点欠陥及び線欠陥を検出することができる。
【００１５】尚、二次元ＣＣＤカメラによる一回の測定
面積は、検出分解能が５０μｍ相当で２５〜３０ｍｍ角
である。従って、大面積の液晶ＴＦＴ基板を検査するた
めには複数回のステップ・アンド・リピート動作が必要
となる。例えば１０インチ相当の液晶ＴＦＴ基板で３０
〜４０回のステップ・アンド・リピート動作が必要とな
り、ステージ移動時間のみで約３０秒要することにな
る。
面積は、検出分解能が５０μｍ相当で２５〜３０ｍｍ角
である。従って、大面積の液晶ＴＦＴ基板を検査するた
めには複数回のステップ・アンド・リピート動作が必要
となる。例えば１０インチ相当の液晶ＴＦＴ基板で３０
〜４０回のステップ・アンド・リピート動作が必要とな
り、ステージ移動時間のみで約３０秒要することにな
る。
【００１６】一般に、このような二次元ＣＣＤカメラを
用いた検査では、一回当たりの測定面積を大きくすると
検出分解能が低下したり、単位面積当たりの光源パワー
が減少して検出感度が落ちたり、照明強度の均一性が悪
くなる等の理由で大面積化が困難となっている。
用いた検査では、一回当たりの測定面積を大きくすると
検出分解能が低下したり、単位面積当たりの光源パワー
が減少して検出感度が落ちたり、照明強度の均一性が悪
くなる等の理由で大面積化が困難となっている。
【００１７】
【発明が解決しようとする課題】上述した従来の液晶Ｔ
ＦＴ基板の検査方法の場合、検査測定に供する液晶ＴＦ
Ｔ基板に近接配置した電気光学素子に光源を平面的に照
射して二次元のＣＣＤカメラを用いて検出しているた
め、一回当たりの測定面積に限界があって大面積の液晶
ＴＦＴ基板を検査する場合にはかなりの回数のステップ
・アンド・リピート動作による測定が必要となり、この
結果、迅速に高精度な検査を行うことができないという
問題がある。
ＦＴ基板の検査方法の場合、検査測定に供する液晶ＴＦ
Ｔ基板に近接配置した電気光学素子に光源を平面的に照
射して二次元のＣＣＤカメラを用いて検出しているた
め、一回当たりの測定面積に限界があって大面積の液晶
ＴＦＴ基板を検査する場合にはかなりの回数のステップ
・アンド・リピート動作による測定が必要となり、この
結果、迅速に高精度な検査を行うことができないという
問題がある。
【００１８】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、大面積の液晶ＴＦ
Ｔ基板を対象にしても迅速且つ高精度に検査を行い得る
液晶ＴＦＴ基板の検査方法及びそれを適用した検査装置
を提供することにある。
なされたもので、その技術的課題は、大面積の液晶ＴＦ
Ｔ基板を対象にしても迅速且つ高精度に検査を行い得る
液晶ＴＦＴ基板の検査方法及びそれを適用した検査装置
を提供することにある。
【００１９】
【課題を解決するための手段】本発明によれば、マトリ
ックス状に形成されたＴＦＴ及び画素電極を有する液晶
ＴＦＴ基板の上部に電気光学素子モジュールを微小な間
隔をおいて該液晶ＴＦＴ基板に対向配置させると共に、
該電気光学素子モジュールに上部から照射したレーザビ
ームに関して該電気光学素子モジュール上面の透明電極
と該画素電極との間に起こる電場により該電気光学素子
モジュール下面の誘電体多層膜で反射して該電気光学素
子モジュール内を往復する間に光学的変化を受けて受光
したものの電界の強度変化に比例した位相変化を検出す
る液晶薄膜トランジスタ基板の検査方法において、レー
ザビームを画素電極のサイズより小さいスポット径で該
液晶ＴＦＴ基板に沿って一方向に照射してライン走査す
ると共に、該液晶ＴＦＴ基板を載置したステージを該レ
ーザビームの走査方向と直交する方向に走査して所要の
サンプリング周期で該レーザビームの走査に伴うライン
データを順次取り込む際、該画素電極の同一なものに対
して複数のライン走査ができるように該ステージの走査
ピッチを設定して走査毎に該液晶ＴＦＴ基板に対する駆
動条件を替えて得られる複数組の出力パターンから不良
の特定化を行う液晶ＴＦＴ基板の検査方法が得られる。
ックス状に形成されたＴＦＴ及び画素電極を有する液晶
ＴＦＴ基板の上部に電気光学素子モジュールを微小な間
隔をおいて該液晶ＴＦＴ基板に対向配置させると共に、
該電気光学素子モジュールに上部から照射したレーザビ
ームに関して該電気光学素子モジュール上面の透明電極
と該画素電極との間に起こる電場により該電気光学素子
モジュール下面の誘電体多層膜で反射して該電気光学素
子モジュール内を往復する間に光学的変化を受けて受光
したものの電界の強度変化に比例した位相変化を検出す
る液晶薄膜トランジスタ基板の検査方法において、レー
ザビームを画素電極のサイズより小さいスポット径で該
液晶ＴＦＴ基板に沿って一方向に照射してライン走査す
ると共に、該液晶ＴＦＴ基板を載置したステージを該レ
ーザビームの走査方向と直交する方向に走査して所要の
サンプリング周期で該レーザビームの走査に伴うライン
データを順次取り込む際、該画素電極の同一なものに対
して複数のライン走査ができるように該ステージの走査
ピッチを設定して走査毎に該液晶ＴＦＴ基板に対する駆
動条件を替えて得られる複数組の出力パターンから不良
の特定化を行う液晶ＴＦＴ基板の検査方法が得られる。
【００２０】一方、本発明によれば、液晶ＴＦＴ基板を
載置する測定ステージと、測定ステージを一定速度で駆
動するステージ制御部と、液晶ＴＦＴ基板の上部に微小
な空間ギャップをおいて配置された電気光学素子モジュ
ールと、液晶ＴＦＴ基板と電気光学素子モジュールとの
空間ギャップを一定に保つギャップ制御部と、電気光学
素子モジュール上で液晶ＴＦＴ基板の画素電極のサイズ
より小さいスポット径のレーザビームを測定ステージの
送り方向と直交する方向に光学走査する光学走査部と、
レーザビームに関して電気光学素子モジュール下面の誘
電体多層膜で反射して該電気光学素子モジュール内を往
復する間に該電気光学素子モジュール上面の透明電極と
画素電極との間に起こる電場によって光学的変化を受け
て受光したものの電界の強度変化に比例した位相変化を
検出する光学検出部と、光学走査部の走査に同期して走
査毎に液晶ＴＦＴ基板を駆動するＴＦＴ駆動制御部と、
光学走査部に同期して光学検出部のそれぞれのラインデ
ータを所要のサンプリング周期で取り込んでそれぞれの
画素の複数組の測定データに基づいて不良判定する信号
処理部とを備えた液晶ＴＦＴ基板の検査装置が得られ
る。
載置する測定ステージと、測定ステージを一定速度で駆
動するステージ制御部と、液晶ＴＦＴ基板の上部に微小
な空間ギャップをおいて配置された電気光学素子モジュ
ールと、液晶ＴＦＴ基板と電気光学素子モジュールとの
空間ギャップを一定に保つギャップ制御部と、電気光学
素子モジュール上で液晶ＴＦＴ基板の画素電極のサイズ
より小さいスポット径のレーザビームを測定ステージの
送り方向と直交する方向に光学走査する光学走査部と、
レーザビームに関して電気光学素子モジュール下面の誘
電体多層膜で反射して該電気光学素子モジュール内を往
復する間に該電気光学素子モジュール上面の透明電極と
画素電極との間に起こる電場によって光学的変化を受け
て受光したものの電界の強度変化に比例した位相変化を
検出する光学検出部と、光学走査部の走査に同期して走
査毎に液晶ＴＦＴ基板を駆動するＴＦＴ駆動制御部と、
光学走査部に同期して光学検出部のそれぞれのラインデ
ータを所要のサンプリング周期で取り込んでそれぞれの
画素の複数組の測定データに基づいて不良判定する信号
処理部とを備えた液晶ＴＦＴ基板の検査装置が得られ
る。
【００２１】又、本発明によれば、上記液晶ＴＦＴ基板
の検査装置において、光学走査部は、レーザビームを照
射するレーザと、レーザビームを走査するポリゴンスキ
ャナと、レーザビームに関する偏光成分の一部を透過さ
せる第１の偏光ビームスプリッタと、ポリゴンスキャナ
により走査されたレーザビームを電気光学素子モジュー
ル下面の誘電体多層膜の面上で所要のビーム径に収束し
て走査速度を一定にするｆθレンズとから成る液晶ＴＦ
Ｔ基板の検査装置が得られる。
の検査装置において、光学走査部は、レーザビームを照
射するレーザと、レーザビームを走査するポリゴンスキ
ャナと、レーザビームに関する偏光成分の一部を透過さ
せる第１の偏光ビームスプリッタと、ポリゴンスキャナ
により走査されたレーザビームを電気光学素子モジュー
ル下面の誘電体多層膜の面上で所要のビーム径に収束し
て走査速度を一定にするｆθレンズとから成る液晶ＴＦ
Ｔ基板の検査装置が得られる。
【００２２】更に、本発明によれば、上記何れかの液晶
ＴＦＴ基板の検査装置において、光学検出部は、レーザ
ビームに関して電気光学素子モジュールから第１の偏光
ビームスプリッタを介して受光された楕円偏光成分を二
つの成分の直線偏光に変換する１／４波長板と、二つの
成分の直線偏光のレーザビームをそれぞれ平行光に変換
するレンズと、平行なレーザビームの偏光方向を調整す
る１／２波長板と、平行なレーザビームを二つの成分に
分光する第２の偏光ビームスプリッタと、二つの成分に
分光されたレーザビームをそれぞれ受光するフォトディ
テクタとから成る液晶ＴＦＴ基板の検査装置が得られ
る。
ＴＦＴ基板の検査装置において、光学検出部は、レーザ
ビームに関して電気光学素子モジュールから第１の偏光
ビームスプリッタを介して受光された楕円偏光成分を二
つの成分の直線偏光に変換する１／４波長板と、二つの
成分の直線偏光のレーザビームをそれぞれ平行光に変換
するレンズと、平行なレーザビームの偏光方向を調整す
る１／２波長板と、平行なレーザビームを二つの成分に
分光する第２の偏光ビームスプリッタと、二つの成分に
分光されたレーザビームをそれぞれ受光するフォトディ
テクタとから成る液晶ＴＦＴ基板の検査装置が得られ
る。
【００２３】加えて、本発明によれば、上記液晶ＴＦＴ
基板の検査装置において、信号処理部は、フォトディテ
クタの２つの出力差を増幅する差動増幅回路と、差動増
幅回路のアナログ出力をディジタル出力に変換するＡ／
Ｄ変換回路と、光学走査部の走査トリガ信号に同期して
Ａ／Ｄ変換回路にサンプリング開始の指令を与えるサン
プリング制御回路と、Ａ／Ｄ変換回路の走査ライン毎の
出力を格納するメモリ回路と、メモリ回路の画素の出力
パターンをそれぞれ論理比較して良否判定する判定回路
とから成る液晶ＴＦＴ基板の検査装置が得られる。
基板の検査装置において、信号処理部は、フォトディテ
クタの２つの出力差を増幅する差動増幅回路と、差動増
幅回路のアナログ出力をディジタル出力に変換するＡ／
Ｄ変換回路と、光学走査部の走査トリガ信号に同期して
Ａ／Ｄ変換回路にサンプリング開始の指令を与えるサン
プリング制御回路と、Ａ／Ｄ変換回路の走査ライン毎の
出力を格納するメモリ回路と、メモリ回路の画素の出力
パターンをそれぞれ論理比較して良否判定する判定回路
とから成る液晶ＴＦＴ基板の検査装置が得られる。
【００２４】
【実施例】以下に、本発明の液晶ＴＦＴ基板の検査方法
及びそれを適用した検査装置について、図面を参照して
詳細に説明する。
及びそれを適用した検査装置について、図面を参照して
詳細に説明する。
【００２５】最初に、本発明の液晶ＴＦＴ基板の検査方
法の概要について簡単に説明する。この検査方法も、マ
トリックス状に形成されたＴＦＴ及び画素電極を有する
液晶ＴＦＴ基板の上部に電気光学素子モジュールを微小
な間隔をおいて液晶ＴＦＴ基板に対向配置させると共
に、その電気光学素子モジュールに上部から照射したレ
ーザビームに関して電気光学素子モジュール上面の透明
電極と画素電極との間に起こる電場により電気光学素子
モジュール下面の誘電体多層膜で反射して電気光学素子
モジュール内を往復する間に光学的変化を受けて受光し
たものの電界の強度変化に比例した位相変化を検出する
点は従来と変わりない。
法の概要について簡単に説明する。この検査方法も、マ
トリックス状に形成されたＴＦＴ及び画素電極を有する
液晶ＴＦＴ基板の上部に電気光学素子モジュールを微小
な間隔をおいて液晶ＴＦＴ基板に対向配置させると共
に、その電気光学素子モジュールに上部から照射したレ
ーザビームに関して電気光学素子モジュール上面の透明
電極と画素電極との間に起こる電場により電気光学素子
モジュール下面の誘電体多層膜で反射して電気光学素子
モジュール内を往復する間に光学的変化を受けて受光し
たものの電界の強度変化に比例した位相変化を検出する
点は従来と変わりない。
【００２６】しかしながら、ここではレーザビームを画
素電極のサイズより小さいスポット径で液晶ＴＦＴ基板
に沿って一方向に照射してライン走査すると共に、液晶
ＴＦＴ基板を載置したステージをレーザビームの走査方
向と直交する方向に走査して所要のサンプリング周期で
そのレーザビームの走査に伴うラインデータを順次取り
込む際、画素電極の同一なものに対して複数のライン走
査ができるようにステージの走査ピッチを設定して走査
毎に液晶ＴＦＴ基板に対する駆動条件を替えて得られる
複数組の出力パターンから不良の特定化を行う。
素電極のサイズより小さいスポット径で液晶ＴＦＴ基板
に沿って一方向に照射してライン走査すると共に、液晶
ＴＦＴ基板を載置したステージをレーザビームの走査方
向と直交する方向に走査して所要のサンプリング周期で
そのレーザビームの走査に伴うラインデータを順次取り
込む際、画素電極の同一なものに対して複数のライン走
査ができるようにステージの走査ピッチを設定して走査
毎に液晶ＴＦＴ基板に対する駆動条件を替えて得られる
複数組の出力パターンから不良の特定化を行う。
【００２７】図１は、この液晶ＴＦＴ基板の検査方法に
基づく測定検査の原理を示す検出部を側面図により示し
たものである。
基づく測定検査の原理を示す検出部を側面図により示し
たものである。
【００２８】ここでは、ガラス基板２上にマトリックス
状に形成されたＴＦＴ素子３及び画素電極４を有する液
晶ＴＦＴアレイ基板１に微小な空間ギャップを置いて電
気光学素子モジュール５が対向配置されている。電気光
学素子モジュール５は、電気光学素子６の両端面にＩＴ
Ｏ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）透明電極７及
び光反射体となる誘電体多層膜８が形成されて成ってお
り、ＩＴＯ透明電極７はグランドに接続されている。電
気光学素子モジュール５のＩＴＯ透明電極７側から垂直
に入射されたレーザビーム９は対面の誘電体多層膜８で
反射し、電気光学素子モジュール５内を往復する間に液
晶ＴＦＴアレイ基板１の画素電極４とＩＴＯ透明電極７
と間に起こる電界１０の強度に比例した光学的な位相変
化を受けるが、この変化量を通常の光学的検出部を用い
て電気信号として検出することにより対応する画素電極
４の電位を測定できる。
状に形成されたＴＦＴ素子３及び画素電極４を有する液
晶ＴＦＴアレイ基板１に微小な空間ギャップを置いて電
気光学素子モジュール５が対向配置されている。電気光
学素子モジュール５は、電気光学素子６の両端面にＩＴ
Ｏ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）透明電極７及
び光反射体となる誘電体多層膜８が形成されて成ってお
り、ＩＴＯ透明電極７はグランドに接続されている。電
気光学素子モジュール５のＩＴＯ透明電極７側から垂直
に入射されたレーザビーム９は対面の誘電体多層膜８で
反射し、電気光学素子モジュール５内を往復する間に液
晶ＴＦＴアレイ基板１の画素電極４とＩＴＯ透明電極７
と間に起こる電界１０の強度に比例した光学的な位相変
化を受けるが、この変化量を通常の光学的検出部を用い
て電気信号として検出することにより対応する画素電極
４の電位を測定できる。
【００２９】レーザビーム９を電気光学素子モジュール
５上で走査する（図面上で左右方向に移動させる）こと
により走査ライン上の各画素電極の電位を測定できる。
この際、測定空間の分解能はレーザビーム９のスポット
径に一致し、検出感度はレーザビーム９のパワーに比例
するため、走査エリアを拡大しても測定空間の分解能及
び検出感度は一定となる。
５上で走査する（図面上で左右方向に移動させる）こと
により走査ライン上の各画素電極の電位を測定できる。
この際、測定空間の分解能はレーザビーム９のスポット
径に一致し、検出感度はレーザビーム９のパワーに比例
するため、走査エリアを拡大しても測定空間の分解能及
び検出感度は一定となる。
【００３０】図２は、図１に示したレーザビーム９の電
気光学素子モジュール５及び液晶ＴＦＴアレイ基板１に
対する走査方法を説明するための平面図である。画素電
極４のサイズより小さいスポット径のレーザビーム９を
主走査方向１１に光学走査し、同一画素電極４上で少な
くとも１回以上測定できる主走査ピッチ１３でデータの
取り込みを行う。又、主走査方向１１と直交する副走査
方向１２については、同一画素電極４に対して必要な測
定条件の数だけライン走査できるように副走査ピッチ１
４を設定し、走査毎に液晶ＴＦＴアレイ基板１に対する
駆動条件を変えて測定を行う。標準的な縦３００μｍ，
横１００μｍのサイズの画素電極４の場合、例えばレー
ザビーム９のスポット径を２０μｍ，光学主走査ピッチ
を５０μｍ，副走査ピッチを４回の測定条件として７５
μｍに設定すれば良い。
気光学素子モジュール５及び液晶ＴＦＴアレイ基板１に
対する走査方法を説明するための平面図である。画素電
極４のサイズより小さいスポット径のレーザビーム９を
主走査方向１１に光学走査し、同一画素電極４上で少な
くとも１回以上測定できる主走査ピッチ１３でデータの
取り込みを行う。又、主走査方向１１と直交する副走査
方向１２については、同一画素電極４に対して必要な測
定条件の数だけライン走査できるように副走査ピッチ１
４を設定し、走査毎に液晶ＴＦＴアレイ基板１に対する
駆動条件を変えて測定を行う。標準的な縦３００μｍ，
横１００μｍのサイズの画素電極４の場合、例えばレー
ザビーム９のスポット径を２０μｍ，光学主走査ピッチ
を５０μｍ，副走査ピッチを４回の測定条件として７５
μｍに設定すれば良い。
【００３１】次に、図２で示した走査に基づく検査方法
の一例として、図３（ａ），（ｂ）にそれぞれ示す液晶
ＴＦＴアレイ基板１に関する点欠陥，線欠陥の場合の平
面図を参照して説明する。
の一例として、図３（ａ），（ｂ）にそれぞれ示す液晶
ＴＦＴアレイ基板１に関する点欠陥，線欠陥の場合の平
面図を参照して説明する。
【００３２】この液晶ＴＦＴアレイ基板１では、画素電
極４がＴＦＴ素子３を介してゲート線１５，ドレイン線
１６にそれぞれ接続され、ゲート線１５，ドレイン線１
６は静電破壊を防止するためにショーティングバー１
７，１８にそれぞれ接続されている。各ショーティング
バー１７，１８に信号を与えることにより、一括して全
画素電極４を駆動できる。
極４がＴＦＴ素子３を介してゲート線１５，ドレイン線
１６にそれぞれ接続され、ゲート線１５，ドレイン線１
６は静電破壊を防止するためにショーティングバー１
７，１８にそれぞれ接続されている。各ショーティング
バー１７，１８に信号を与えることにより、一括して全
画素電極４を駆動できる。
【００３３】図３（ａ）に示す点欠陥において、欠陥部
Ｐ1 〜Ｐ6 はそれぞれ欠陥内容として、Ｐ1 がＴＦＴ素
子３内のゲートｇ・ドレインｄ間のショートを示し、Ｐ
2 がＴＦＴ素子３内のゲートｇ・ソースｓ間のショート
を示し、Ｐ3 がＴＦＴ素子３内のドレインｄ・ソースｓ
間のショートを示し、Ｐ4 がＴＦＴ素子３内の断線を示
し、Ｐ5 がゲート線１５・画素電極４間のショートを示
し、Ｐ6 がドレイン線１６・画素電極４間のショートを
示している。
Ｐ1 〜Ｐ6 はそれぞれ欠陥内容として、Ｐ1 がＴＦＴ素
子３内のゲートｇ・ドレインｄ間のショートを示し、Ｐ
2 がＴＦＴ素子３内のゲートｇ・ソースｓ間のショート
を示し、Ｐ3 がＴＦＴ素子３内のドレインｄ・ソースｓ
間のショートを示し、Ｐ4 がＴＦＴ素子３内の断線を示
し、Ｐ5 がゲート線１５・画素電極４間のショートを示
し、Ｐ6 がドレイン線１６・画素電極４間のショートを
示している。
【００３４】同様にして、図３（ｂ）に示す線欠陥にお
いて、欠陥部Ｐ7 〜Ｐ9 はそれぞれ欠陥内容として、Ｐ
7 がゲート線１５の断線を示し、Ｐ8 がドレイン線１６
の断線を示し、Ｐ9 がゲート線１５・ドレイン線１６の
ショートを示している。
いて、欠陥部Ｐ7 〜Ｐ9 はそれぞれ欠陥内容として、Ｐ
7 がゲート線１５の断線を示し、Ｐ8 がドレイン線１６
の断線を示し、Ｐ9 がゲート線１５・ドレイン線１６の
ショートを示している。
【００３５】図４（ａ）〜（ｄ）は、液晶ＴＦＴアレイ
基板１に対して図３（ａ）及び（ｂ）で説明した点欠陥
及び線欠陥を検出するために設定する４つの駆動パター
ンをそれぞれドレイン線１６，ゲート線１５，読み込み
動作Ｒに関して示したタンミングチャートであり、同図
（ａ）はゲート線１５に電圧を印加した状態での画素電
極４の電位測定に関するもの、同図（ｂ）はドレイン線
１６に電圧を印加した状態での画素電極４の電位測定に
関するもの、同図（ｃ）はハイデータ書き込み後の画素
電極４の電位測定に関するもの、同図（ｄ）はローデー
タ書き込み後の画素電極４の電位測定に関するものであ
る。
基板１に対して図３（ａ）及び（ｂ）で説明した点欠陥
及び線欠陥を検出するために設定する４つの駆動パター
ンをそれぞれドレイン線１６，ゲート線１５，読み込み
動作Ｒに関して示したタンミングチャートであり、同図
（ａ）はゲート線１５に電圧を印加した状態での画素電
極４の電位測定に関するもの、同図（ｂ）はドレイン線
１６に電圧を印加した状態での画素電極４の電位測定に
関するもの、同図（ｃ）はハイデータ書き込み後の画素
電極４の電位測定に関するもの、同図（ｄ）はローデー
タ書き込み後の画素電極４の電位測定に関するものであ
る。
【００３６】図５は、図４に示した４つの駆動パターン
におけるそれぞれの欠陥モードに関する出力パターンを
表わしたものである。ここでは、Ｌ，Ｍ，Ｈとして３値
化された電圧レベルをそれぞれ低い順に表わしており、
４つの駆動パターンに対して正常なＴＦＴ素子３がＬ→
Ｌ→Ｈ→Ｌと変化するのに対し、例えばゲート・ドレイ
ン間にショートのある欠陥部Ｐ1 であればＨ→Ｈ→Ｈ→
Ｈと変化し、断線のある欠陥部Ｐ4 ，Ｐ7 ，Ｐ8 の場合
は一定で変化しない。他の欠陥モードに関してもそれぞ
れ異なった出力パターンを示す。これら４つの出力パタ
ーンを比較することによりそれぞれの欠陥を特定でき
る。
におけるそれぞれの欠陥モードに関する出力パターンを
表わしたものである。ここでは、Ｌ，Ｍ，Ｈとして３値
化された電圧レベルをそれぞれ低い順に表わしており、
４つの駆動パターンに対して正常なＴＦＴ素子３がＬ→
Ｌ→Ｈ→Ｌと変化するのに対し、例えばゲート・ドレイ
ン間にショートのある欠陥部Ｐ1 であればＨ→Ｈ→Ｈ→
Ｈと変化し、断線のある欠陥部Ｐ4 ，Ｐ7 ，Ｐ8 の場合
は一定で変化しない。他の欠陥モードに関してもそれぞ
れ異なった出力パターンを示す。これら４つの出力パタ
ーンを比較することによりそれぞれの欠陥を特定でき
る。
【００３７】図６は、上述した検査方法を適用した検査
装置の基本構成を斜視図により示したものである。
装置の基本構成を斜視図により示したものである。
【００３８】この検査装置は、液晶ＴＦＴアレイ基板３
７を載置する測定ステージ２０と、この測定ステージ２
０を一定速度で駆動するステージ制御部２１と、液晶Ｔ
ＦＴアレイ基板３７の上部に微小な空間ギャップをおい
て配置された電気光学素子モジュール２２と、液晶ＴＦ
Ｔアレイ基板３７と電気光学素子モジュール２２との空
間ギャップを一定に保つギャップ制御部２３と、電気光
学素子モジュール２２上で液晶ＴＦＴアレイ基板３７の
画素電極４のサイズより小さいスポット径のレーザビー
ムを測定ステージの送り方向と直交する方向に光学走査
する光学走査部２４とを備えている。
７を載置する測定ステージ２０と、この測定ステージ２
０を一定速度で駆動するステージ制御部２１と、液晶Ｔ
ＦＴアレイ基板３７の上部に微小な空間ギャップをおい
て配置された電気光学素子モジュール２２と、液晶ＴＦ
Ｔアレイ基板３７と電気光学素子モジュール２２との空
間ギャップを一定に保つギャップ制御部２３と、電気光
学素子モジュール２２上で液晶ＴＦＴアレイ基板３７の
画素電極４のサイズより小さいスポット径のレーザビー
ムを測定ステージの送り方向と直交する方向に光学走査
する光学走査部２４とを備えている。
【００３９】又、この検査装置は、レーザビームに関し
て電気光学素子モジュール２２下面の誘電体多層膜で反
射して電気光学素子モジュール２２内を往復する間に電
気光学素子モジュール２２上面の透明電極と画素電極４
との間に起こる電場によって光学的変化を受けて受光し
たものの電界の強度変化に比例した位相変化を検出する
光学検出部２９と、光学走査部２４の走査に同期して走
査毎に液晶ＴＦＴアレイ基板３７を駆動するＴＦＴ駆動
制御部３５と、光学走査部２４に同期して光学検出部２
９のそれぞれのラインデータを所要のサンプリング周期
で取り込んでそれぞれの画素の複数組の測定データに基
づいて不良判定する信号処理部３６とを備えている。
て電気光学素子モジュール２２下面の誘電体多層膜で反
射して電気光学素子モジュール２２内を往復する間に電
気光学素子モジュール２２上面の透明電極と画素電極４
との間に起こる電場によって光学的変化を受けて受光し
たものの電界の強度変化に比例した位相変化を検出する
光学検出部２９と、光学走査部２４の走査に同期して走
査毎に液晶ＴＦＴアレイ基板３７を駆動するＴＦＴ駆動
制御部３５と、光学走査部２４に同期して光学検出部２
９のそれぞれのラインデータを所要のサンプリング周期
で取り込んでそれぞれの画素の複数組の測定データに基
づいて不良判定する信号処理部３６とを備えている。
【００４０】このうち、光学走査部２４は、レーザビー
ムを照射するレーザ２５と、レーザビームを走査するポ
リゴンスキャナ２６と、レーザビームに関する偏光成分
の一部，即ち、Ｓ偏光成分は全部を反射してＰ偏光成分
は一部を透過させる第１の偏光ビームスプリッタ２７
と、ポリゴンスキャナ２６により走査されたレーザビー
ムを電気光学素子モジュール２２下面の誘電体多層膜の
面上で所要のビーム径に収束して走査速度を一定にする
ｆθレンズ２８とから成っている。
ムを照射するレーザ２５と、レーザビームを走査するポ
リゴンスキャナ２６と、レーザビームに関する偏光成分
の一部，即ち、Ｓ偏光成分は全部を反射してＰ偏光成分
は一部を透過させる第１の偏光ビームスプリッタ２７
と、ポリゴンスキャナ２６により走査されたレーザビー
ムを電気光学素子モジュール２２下面の誘電体多層膜の
面上で所要のビーム径に収束して走査速度を一定にする
ｆθレンズ２８とから成っている。
【００４１】又、光学検出部２９は、レーザビームに関
して電気光学素子モジュール２２から第１の偏光ビーム
スプリッタ２７を介して受光された楕円偏光成分を二つ
の成分（Ｐ成分，Ｓ成分）の直線偏光に変換する１／４
波長板３０と、二つの成分の直線偏光のレーザビームを
平行光に変換するレンズ３１と、平行なレーザビームの
偏光方向を調整する１／２波長板３２と、平行なレーザ
ビームを二つの成分（Ｐ成分，Ｓ成分）に分光する第２
の偏光ビームスプリッタ３３と、第２の偏光ビームスプ
リッタ３３で二つの成分に分光されたレーザビームをそ
れぞれ受光するフォトディテクタ３４，３４′とから成
っている。
して電気光学素子モジュール２２から第１の偏光ビーム
スプリッタ２７を介して受光された楕円偏光成分を二つ
の成分（Ｐ成分，Ｓ成分）の直線偏光に変換する１／４
波長板３０と、二つの成分の直線偏光のレーザビームを
平行光に変換するレンズ３１と、平行なレーザビームの
偏光方向を調整する１／２波長板３２と、平行なレーザ
ビームを二つの成分（Ｐ成分，Ｓ成分）に分光する第２
の偏光ビームスプリッタ３３と、第２の偏光ビームスプ
リッタ３３で二つの成分に分光されたレーザビームをそ
れぞれ受光するフォトディテクタ３４，３４′とから成
っている。
【００４２】以下に、電界により光学的特性の変化した
レーザビームの検出方法について説明する。
レーザビームの検出方法について説明する。
【００４３】光学走査部２４により電気光学素子モジュ
ール２２に入射されるＰ偏光成分のレーザビームは、そ
の偏光方向が電気光学素子６の結晶（例えばＬｉＮｂＯ
3 ）の光軸と４５度になるように予め設定されている。
このレーザビームが、電場中に置かれた電気光学素子モ
ジュール２２内を往復すると僅かにＳ偏光成分の混ざっ
た楕円偏光になり、第１の偏光ビームスプリッタ２７で
分光されると更にＳ偏光成分が相対的に増えた楕円偏光
となる。この楕円偏光のレーザビームは、１／４波長板
３０でＰ，Ｓ成分のベクトル比で決まる方向の直線偏光
に変換される。この偏光方向の回転を第２の偏光ビーム
スプリッタ３３で分光されたＰ，Ｓ成分の光量差として
検出することにより、電界強度に比例した出力が得られ
る。尚、１／４波長板３０と第２の偏光ビームスプリッ
タ３３との間に置かれた１／２波長板３２は、基準の偏
光方向を変化率の最も高い４５度方向近傍に調整するた
めに用いられている。
ール２２に入射されるＰ偏光成分のレーザビームは、そ
の偏光方向が電気光学素子６の結晶（例えばＬｉＮｂＯ
3 ）の光軸と４５度になるように予め設定されている。
このレーザビームが、電場中に置かれた電気光学素子モ
ジュール２２内を往復すると僅かにＳ偏光成分の混ざっ
た楕円偏光になり、第１の偏光ビームスプリッタ２７で
分光されると更にＳ偏光成分が相対的に増えた楕円偏光
となる。この楕円偏光のレーザビームは、１／４波長板
３０でＰ，Ｓ成分のベクトル比で決まる方向の直線偏光
に変換される。この偏光方向の回転を第２の偏光ビーム
スプリッタ３３で分光されたＰ，Ｓ成分の光量差として
検出することにより、電界強度に比例した出力が得られ
る。尚、１／４波長板３０と第２の偏光ビームスプリッ
タ３３との間に置かれた１／２波長板３２は、基準の偏
光方向を変化率の最も高い４５度方向近傍に調整するた
めに用いられている。
【００４４】図７は、図６に示した検査装置の信号処理
部３６の構成を示したブロック図である。この信号処理
部３６は、光学検出部２９のフォトディテクタ３４，３
４′の２つの出力差を増幅する差動増幅回路３８と、こ
の差動増幅回路３８のアナログ出力をディジタル出力に
変換するＡ／Ｄ変換回路４０と、光学走査部２４の走査
トリガ信号Ｔに同期してＡ／Ｄ変換回路４０にサンプリ
ング開始の指令を与えるサンプリング制御回路３９と、
Ａ／Ｄ変換回路４０の走査ライン毎の出力を格納するメ
モリ回路４１と、メモリ回路４１の画素の出力パターン
をそれぞれ論理比較して良否判定する判定回路４２とで
構成されている。
部３６の構成を示したブロック図である。この信号処理
部３６は、光学検出部２９のフォトディテクタ３４，３
４′の２つの出力差を増幅する差動増幅回路３８と、こ
の差動増幅回路３８のアナログ出力をディジタル出力に
変換するＡ／Ｄ変換回路４０と、光学走査部２４の走査
トリガ信号Ｔに同期してＡ／Ｄ変換回路４０にサンプリ
ング開始の指令を与えるサンプリング制御回路３９と、
Ａ／Ｄ変換回路４０の走査ライン毎の出力を格納するメ
モリ回路４１と、メモリ回路４１の画素の出力パターン
をそれぞれ論理比較して良否判定する判定回路４２とで
構成されている。
【００４５】図８は、この検査装置について、図４
（ｂ）に示した駆動パターンでの走査タイミングチャー
トに従った１走査におけるデータ取り込み及び液晶ＴＦ
Ｔアレイ基板３７の駆動状態をそれぞれ走査トリガ信号
Ｔ，ドレイン線１６，ゲート線１５，読み込み動作Ｒに
関してタイミングチャートにより示したものである。
（ｂ）に示した駆動パターンでの走査タイミングチャー
トに従った１走査におけるデータ取り込み及び液晶ＴＦ
Ｔアレイ基板３７の駆動状態をそれぞれ走査トリガ信号
Ｔ，ドレイン線１６，ゲート線１５，読み込み動作Ｒに
関してタイミングチャートにより示したものである。
【００４６】ここでは、走査トリガ信号Ｔに同期してド
レイン線１６に信号電圧を与え、それに合わせ設定サン
プリング周期でデータの読み込みＲを行う。データ読み
込みＲの完了後に走査の無駄な時間内に図４（ｃ）に示
した駆動パターンで次のデータの書き込みを行う。通
常、ポリゴンミラーによる光学走査においては、一走査
中に実際の走査に活用できる時間は約半分である。従っ
て、図４（ｃ）及び（ｄ）に示したような駆動パターン
による書き込みの処理後にデータの読み込みＲを行う場
合、一走査前の無駄な時間を用いてデータの書き込みを
行うことにより、書き込みに処理に伴う無駄な走査を無
くして高速検査を実現できる。
レイン線１６に信号電圧を与え、それに合わせ設定サン
プリング周期でデータの読み込みＲを行う。データ読み
込みＲの完了後に走査の無駄な時間内に図４（ｃ）に示
した駆動パターンで次のデータの書き込みを行う。通
常、ポリゴンミラーによる光学走査においては、一走査
中に実際の走査に活用できる時間は約半分である。従っ
て、図４（ｃ）及び（ｄ）に示したような駆動パターン
による書き込みの処理後にデータの読み込みＲを行う場
合、一走査前の無駄な時間を用いてデータの書き込みを
行うことにより、書き込みに処理に伴う無駄な走査を無
くして高速検査を実現できる。
【００４７】例えば、ポリゴンミラーに回転数１５００
０ｒｐｍ，６面のものを用いて走査した場合、一秒間当
たりの走査本数は１５００本となり、ステージ副走査の
ピッチを７５μｍとすると、一秒間当たりのステージ移
動量は１１２．５ｍｍとなる。これは１０．４インチＬ
ＣＤパネルの短辺約１６０ｍｍを約１．５秒で測定でき
る計算になる。長辺約２１０ｍｍを４つの領域に分割し
４回で測定したとしても（光学走査幅５０〜６０ｍｍ相
当）１０秒程度で測定できることになる。
０ｒｐｍ，６面のものを用いて走査した場合、一秒間当
たりの走査本数は１５００本となり、ステージ副走査の
ピッチを７５μｍとすると、一秒間当たりのステージ移
動量は１１２．５ｍｍとなる。これは１０．４インチＬ
ＣＤパネルの短辺約１６０ｍｍを約１．５秒で測定でき
る計算になる。長辺約２１０ｍｍを４つの領域に分割し
４回で測定したとしても（光学走査幅５０〜６０ｍｍ相
当）１０秒程度で測定できることになる。
【００４８】
【発明の効果】本発明の液晶ＴＦＴ基板の検査方法及び
それを適用した検査装置によれば、従来の検査方法が高
速化と高精度化との両立が困難な二次元のＣＣＤカメラ
を用いたステップ・アンド・リピート動作の測定を行っ
ているのに対し、光学走査部を用いてレーザビームを電
気光学素子上で一次元走査し、被測定物を定速送りしな
がら一走査毎に液晶ＴＦＴ基板の駆動パターンを変えて
順次測定処理するようにしたことにより、不良の特定化
まで含めた高度な検査を大面積の液晶ＴＦＴ基板を対象
にしても迅速且つ高精度に行い得るようになる。
それを適用した検査装置によれば、従来の検査方法が高
速化と高精度化との両立が困難な二次元のＣＣＤカメラ
を用いたステップ・アンド・リピート動作の測定を行っ
ているのに対し、光学走査部を用いてレーザビームを電
気光学素子上で一次元走査し、被測定物を定速送りしな
がら一走査毎に液晶ＴＦＴ基板の駆動パターンを変えて
順次測定処理するようにしたことにより、不良の特定化
まで含めた高度な検査を大面積の液晶ＴＦＴ基板を対象
にしても迅速且つ高精度に行い得るようになる。
【図１】本発明の液晶ＴＦＴ基板の検査方法に基づく測
定検査の原理を示す検出部を示した側面図である。
定検査の原理を示す検出部を示した側面図である。
【図２】図１に示した検出部のレーザビームに関する電
気光学素子モジュール及び液晶ＴＦＴアレイ基板に対す
る走査方法を説明するための平面図である。
気光学素子モジュール及び液晶ＴＦＴアレイ基板に対す
る走査方法を説明するための平面図である。
【図３】図２で説明したレーザビームの走査に基づく検
査方法の一例を説明するために示した液晶ＴＦＴアレイ
基板の平面図であり、（ａ）は点欠陥に関するもの、
（ｂ）は線欠陥に関するものである。
査方法の一例を説明するために示した液晶ＴＦＴアレイ
基板の平面図であり、（ａ）は点欠陥に関するもの、
（ｂ）は線欠陥に関するものである。
【図４】図４は、液晶ＴＦＴアレイ基板に対して図３
（ａ）及び（ｂ）で説明した点欠陥及び線欠陥を検出す
るために設定する４つの駆動パターンをそれぞれドレイ
ン線，ゲート線，読み込み動作に関して示したタンミン
グチャートであり、（ａ）はゲート線に電圧を印加した
状態での画素電極の電位測定に関するもの、（ｂ）はド
レイン線に電圧を印加した状態での画素電極の電位測定
に関するもの、（ｃ）はハイデータ書き込み後の画素電
極の電位測定に関するもの、（ｄ）はローデータ書き込
み後の画素電極の電位測定に関するものである。
（ａ）及び（ｂ）で説明した点欠陥及び線欠陥を検出す
るために設定する４つの駆動パターンをそれぞれドレイ
ン線，ゲート線，読み込み動作に関して示したタンミン
グチャートであり、（ａ）はゲート線に電圧を印加した
状態での画素電極の電位測定に関するもの、（ｂ）はド
レイン線に電圧を印加した状態での画素電極の電位測定
に関するもの、（ｃ）はハイデータ書き込み後の画素電
極の電位測定に関するもの、（ｄ）はローデータ書き込
み後の画素電極の電位測定に関するものである。
【図５】図４に示した４つの駆動パターンにおけるそれ
ぞれの欠陥モードに関する出力パターンを表わしたもの
である。
ぞれの欠陥モードに関する出力パターンを表わしたもの
である。
【図６】本発明の液晶ＴＦＴアレイ基板の検査方法を適
用した検査装置の基本構成を示した斜視図である。
用した検査装置の基本構成を示した斜視図である。
【図７】図６に示した検査装置の信号処理部の構成を示
したブロック図である。
したブロック図である。
【図８】図６に示した検査装置について、図４（ｂ）に
示した駆動パターンでの走査タイミングチャートに従っ
た１走査におけるデータ取り込み及び液晶ＴＦＴアレイ
基板に対する駆動状態をそれぞれ走査トリガ信号，ドレ
イン線，ゲート線，読み込み動作に関して示したタイミ
ングチャートである。
示した駆動パターンでの走査タイミングチャートに従っ
た１走査におけるデータ取り込み及び液晶ＴＦＴアレイ
基板に対する駆動状態をそれぞれ走査トリガ信号，ドレ
イン線，ゲート線，読み込み動作に関して示したタイミ
ングチャートである。
【図９】従来の液晶ＴＦＴ基板の検査装置の要部構成を
示したものである。
示したものである。
【図１０】図９に示す検査装置による検査対象となるア
クティブマトリックス液晶ディスプレイ基板の一例を示
したものである。
クティブマトリックス液晶ディスプレイ基板の一例を示
したものである。
【図１１】図９に示す検査装置の検出部の構成を示した
ものである。
ものである。
【図１２】図９に示す検査装置による検査対象となる液
晶ＴＦＴ基板の短絡による点欠陥を示した平面図であ
り、（ａ）は符号Ｌに示したスイッチング素子のソース
・ゲート間に短絡がある場合に関するもの、（ｂ）は符
号Ｍとして示したスイッチング素子のゲート・ドレイン
間に短絡がある場合に関するものである。
晶ＴＦＴ基板の短絡による点欠陥を示した平面図であ
り、（ａ）は符号Ｌに示したスイッチング素子のソース
・ゲート間に短絡がある場合に関するもの、（ｂ）は符
号Ｍとして示したスイッチング素子のゲート・ドレイン
間に短絡がある場合に関するものである。
【図１３】液晶ＴＦＴ基板上のスイッチング素子を構成
するトランジスタ内での断線を平面図により示したもの
であり、（ａ）はスイッチング素子の符号Ｎに示したゲ
ートに断線がある場合に関するもの、（ｂ）はスイッチ
ング素子の符号Ｐに示したソースに断線がある場合に関
するものである。
するトランジスタ内での断線を平面図により示したもの
であり、（ａ）はスイッチング素子の符号Ｎに示したゲ
ートに断線がある場合に関するもの、（ｂ）はスイッチ
ング素子の符号Ｐに示したソースに断線がある場合に関
するものである。
【図１４】液晶ＴＦＴ基板上の信号配線の断線を平面図
により示したものであり、（ａ）は符号Ｑに示すゲート
線に断線がある場合に関するもの、（ｂ）は符号Ｒに示
すソース線に断線がある場合に関するものである。
により示したものであり、（ａ）は符号Ｑに示すゲート
線に断線がある場合に関するもの、（ｂ）は符号Ｒに示
すソース線に断線がある場合に関するものである。
【図１５】液晶ＴＦＴ基板の検査時に印加する電圧パタ
ーンを示したもので、（ａ）はスイッチング素子のソー
ス・ゲート間に短絡がある場合にソース線にのみ印加す
る電圧に関するもの、（ｂ）はスイッチング素子のゲー
ト・ドレイン間に短絡がある場合にゲート線にのみ印加
する電圧に関するもの、（ｃ）はスイッチング素子を構
成するトランジスタ内又は信号配線に断線がある場合に
ソース線及びゲート線に印加する電圧に関するものであ
る。
ーンを示したもので、（ａ）はスイッチング素子のソー
ス・ゲート間に短絡がある場合にソース線にのみ印加す
る電圧に関するもの、（ｂ）はスイッチング素子のゲー
ト・ドレイン間に短絡がある場合にゲート線にのみ印加
する電圧に関するもの、（ｃ）はスイッチング素子を構
成するトランジスタ内又は信号配線に断線がある場合に
ソース線及びゲート線に印加する電圧に関するものであ
る。
１，３７ 液晶ＴＦＴアレイ基板 ２ ガラス基板 ３ ＴＦＴ素子 ４，１１３ 画素電極 ５，２２ 電気光学素子モジュール ６，１０２ 電気光学素子 ７ ＩＴＯ透明電極 ８ 誘電体多層膜 ９ レーザビーム １０ 電界 １１ 主走査方向 １２ 副走査方向 １３ 主走査ピッチ １４ 副走査ピッチ １５，１１１ ゲート線 １６ ドレイン線 １７，１８，１１５，１１６ ショーティングバー ２０ 測定ステージ ２１ ステージ制御部 ２３ ギャップ制御部 ２４ 光学走査部 ２５ レーザ ２６ ポリゴンスキャナ ２７ 第１の偏光ビームスプリッタ ２８ ｆθレンズ ２９ 光学検出部 ３０ １／４波長板 ３１，１３１，１３２ レンズ ３２ １／２波長板 ３３ 第１の偏光ビームスプリッタ ３４，３４′ フォトディテクタ ３５ ＴＦＴ駆動制御部 ３６ 信号処理部 ３８ 差動増幅回路 ３９ サンプリング制御回路 ４０，１４１ Ａ／Ｄ変換回路 ４１ メモリ回路 ４２ 判定回路 １０１ 光源 １０３ 受光器 １０４ モニタ １０５ 液晶ディスプレイ基板 １０７ 電圧印加装置 １０８ 液晶シート １０９ 反射体 １１０ ソース線 １１４ スイッチング素子 １２２ 走査ヘッド １３０ ビームスプリッタ １３３ ホルダ １３４ 支持軸 １３５ ズームレンズ １４０ 制御部 １４２ イメージプロセッサ １４３ ドライブサーキット １４４ ＣＰＵ
Claims (5)
- 【請求項１】 マトリックス状に形成された薄膜トラン
ジスタ及び画素電極を有する液晶薄膜トランジスタ基板
の上部に電気光学素子モジュールを微小な間隔をおいて
該液晶薄膜トランジスタ基板に対向配置させると共に、
該電気光学素子モジュールに上部から照射したレーザビ
ームに関して該電気光学素子モジュール上面の透明電極
と該画素電極との間に起こる電場により該電気光学素子
モジュール下面の誘電体多層膜で反射して該電気光学素
子モジュール内を往復する間に光学的変化を受けて受光
したものの電界の強度変化に比例した位相変化を検出す
る液晶薄膜トランジスタ基板の検査方法において、前記
レーザビームを前記画素電極のサイズより小さいスポッ
ト径で該液晶薄膜トランジスタ基板に沿って一方向に照
射してライン走査すると共に、該液晶薄膜トランジスタ
基板を載置したステージを該レーザビームの走査方向と
直交する方向に走査して所要のサンプリング周期で該レ
ーザビームの走査に伴うラインデータを順次取り込む
際、該画素電極の同一なものに対して複数のライン走査
ができるように該ステージの走査ピッチを設定して走査
毎に該液晶薄膜トランジスタ基板に対する駆動条件を替
えて得られる複数組の出力パターンから不良の特定化を
行うことを特徴とする液晶薄膜トランジスタ基板の検査
方法。 - 【請求項２】 液晶薄膜トランジスタ基板を載置する測
定ステージと、前記測定ステージを一定速度で駆動する
ステージ制御部と、前記液晶薄膜トランジスタ基板の上
部に微小な空間ギャップをおいて配置された電気光学素
子モジュールと、前記液晶薄膜トランジスタ基板と前記
電気光学素子モジュールとの空間ギャップを一定に保つ
ギャップ制御部と、前記電気光学素子モジュール上で前
記液晶薄膜トランジスタ基板の画素電極のサイズより小
さいスポット径のレーザビームを前記測定ステージの送
り方向と直交する方向に光学走査する光学走査部と、前
記レーザビームに関して前記電気光学素子モジュール下
面の誘電体多層膜で反射して該電気光学素子モジュール
内を往復する間に該電気光学素子モジュール上面の透明
電極と前記画素電極との間に起こる電場によって光学的
変化を受けて受光したものの電界の強度変化に比例した
位相変化を検出する光学検出部と、前記光学走査部の走
査に同期して走査毎に前記液晶薄膜トランジスタ基板を
駆動する薄膜トランジスタ駆動制御部と、前記光学走査
部に同期して前記光学検出部のそれぞれのラインデータ
を所要のサンプリング周期で取り込んでそれぞれの画素
の複数組の測定データに基づいて不良判定する信号処理
部とを備えたことを特徴とする液晶薄膜トランジスタ基
板の検査装置。 - 【請求項３】 請求項２記載の液晶薄膜トランジスタ基
板の検査装置において、前記光学走査部は、前記レーザ
ビームを照射するレーザと、前記レーザビームを走査す
るポリゴンスキャナと、前記レーザビームに関する偏光
成分の一部を透過させる第１の偏光ビームスプリッタ
と、前記ポリゴンスキャナにより走査された前記レーザ
ビームを前記電気光学素子モジュール下面の誘電体多層
膜の面上で所要のビーム径に収束して走査速度を一定に
するｆθレンズとから成ることを特徴とする液晶薄膜ト
ランジスタ基板の検査装置。 - 【請求項４】 請求項２又は３記載の液晶薄膜トランジ
スタ基板の検査装置において、前記光学検出部は、前記
レーザビームに関して前記電気光学素子モジュールから
前記第１の偏光ビームスプリッタを介して受光された楕
円偏光成分を二つの成分の直線偏光に変換する１／４波
長板と、前記二つの成分の直線偏光のレーザビームを平
行光に変換するレンズと、前記平行なレーザビームの偏
光方向を調整する１／２波長板と、前記平行なレーザビ
ームを二つの成分に分光する第２の偏光ビームスプリッ
タと、前記二つの成分に分光されたレーザビームをそれ
ぞれ受光するフォトディテクタとから成ることを特徴と
する液晶薄膜トランジスタ基板の検査装置。 - 【請求項５】 請求項４記載の液晶薄膜トランジスタ基
板の検査装置において、前記信号処理部は、前記フォト
ディテクタの２つの出力差を増幅する差動増幅回路と、
前記差動増幅回路のアナログ出力をディジタル出力に変
換するＡ／Ｄ変換回路と、前記光学走査部の走査トリガ
信号に同期して前記Ａ／Ｄ変換回路にサンプリング開始
の指令を与えるサンプリング制御回路と、前記Ａ／Ｄ変
換回路の走査ライン毎の出力を格納するメモリ回路と、
前記メモリ回路の画素の出力パターンをそれぞれ論理比
較して良否判定する判定回路とから成ることを特徴とす
る液晶薄膜トランジスタ基板の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4529295A JP2669385B2 (ja) | 1995-03-06 | 1995-03-06 | 液晶薄膜トランジスタ基板の検査方法及びそれを適用した検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4529295A JP2669385B2 (ja) | 1995-03-06 | 1995-03-06 | 液晶薄膜トランジスタ基板の検査方法及びそれを適用した検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08240629A JPH08240629A (ja) | 1996-09-17 |
| JP2669385B2 true JP2669385B2 (ja) | 1997-10-27 |
Family
ID=12715247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4529295A Expired - Fee Related JP2669385B2 (ja) | 1995-03-06 | 1995-03-06 | 液晶薄膜トランジスタ基板の検査方法及びそれを適用した検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669385B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120861A1 (ja) * | 2005-05-02 | 2006-11-16 | Shimadzu Corporation | Ｔｆｔアレイ基板検査装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5408507B2 (ja) * | 2011-04-27 | 2014-02-05 | 株式会社島津製作所 | 液晶アレイ検査装置およびライン座標位置算出方法 |
| CN108603845B (zh) * | 2015-11-06 | 2019-12-03 | Fei 公司 | 用于测试电路的系统和诊断测量方法 |
-
1995
- 1995-03-06 JP JP4529295A patent/JP2669385B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120861A1 (ja) * | 2005-05-02 | 2006-11-16 | Shimadzu Corporation | Ｔｆｔアレイ基板検査装置 |
| CN101107534B (zh) * | 2005-05-02 | 2012-04-25 | 株式会社岛津制作所 | Tft阵列基板检查装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08240629A (ja) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465052A (en) | Method of testing liquid crystal display substrates | |
| JP2671241B2 (ja) | ガラス板の異物検出装置 | |
| KR20070082143A (ko) | 평판 표시 장치의 검사 시스템 | |
| JP2006242821A (ja) | 光学パネルの撮像方法、光学パネルの検査方法、光学パネルの撮像装置、光学パネルの検査装置 | |
| EP2772750A1 (en) | Inspecting device and inspecting method | |
| JP3378795B2 (ja) | 表示装置の検査装置および検査方法 | |
| JP2669385B2 (ja) | 液晶薄膜トランジスタ基板の検査方法及びそれを適用した検査装置 | |
| JPH0875828A (ja) | アレイ電極基板の検査装置 | |
| JP3273971B2 (ja) | 液晶ディスプレイ基板の検査装置 | |
| JP3273973B2 (ja) | アクティブマトリックス液晶ディスプレイ基板の検査装置およびその検査方法並びに検査装置用電気光学素子 | |
| JPH08105926A (ja) | 配線パターン検査装置及び配線パターン検査方法 | |
| JP4873231B2 (ja) | 偏光選択型撮像装置 | |
| JP4104728B2 (ja) | 液晶駆動基板の検査装置及びその検査方法 | |
| JPH08101404A (ja) | Ｔｆｔ基板の欠陥検出方法および欠陥検査装置 | |
| JPH08248372A (ja) | フラットパネルディスプレイの検査方法 | |
| JPH11174106A (ja) | 液晶駆動基板の検査装置及びその検査方法 | |
| JP2002062218A (ja) | 光学的異方性物質評価装置 | |
| KR100478448B1 (ko) | 액정 패널의 에지면 검사 방법 | |
| JP2624481B2 (ja) | 光誘起電流による半導体装置の検査装置 | |
| JPH01144092A (ja) | 液晶表示パネル用プローバ | |
| JP2003177371A (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH0674864A (ja) | 液晶表示パネルのプレチルト角測定方法及び装置 | |
| JPH0950012A (ja) | 液晶駆動基盤の検査方法 | |
| JP2003107398A (ja) | 投光光学系装置及び微小突起物検査装置 | |
| JPH07225195A (ja) | 微細パターンの欠陥測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |
|
| LAPS | Cancellation because of no payment of annual fees |