JP2659463B2 - 時間軸補正装置の時間軸誤差検出回路 - Google Patents
時間軸補正装置の時間軸誤差検出回路Info
- Publication number
- JP2659463B2 JP2659463B2 JP3027200A JP2720091A JP2659463B2 JP 2659463 B2 JP2659463 B2 JP 2659463B2 JP 3027200 A JP3027200 A JP 3027200A JP 2720091 A JP2720091 A JP 2720091A JP 2659463 B2 JP2659463 B2 JP 2659463B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time axis
- circuit
- phase
- sine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フィードフォワード型
の時間軸補正装置においてバースト信号の振幅データに
基づいて時間軸誤差を検出する時間軸補正装置の時間軸
誤差検出回路に関するものである。
の時間軸補正装置においてバースト信号の振幅データに
基づいて時間軸誤差を検出する時間軸補正装置の時間軸
誤差検出回路に関するものである。
【０００２】
【従来の技術】ＶＴＲ等に備えられるフィードフォワー
ド型の時間軸補正装置は、時間軸誤差を含んだ映像信号
を正確な基準クロックでディジタルに変換した振幅デー
タに所定の演算処理を施すことにより時間軸誤差を求
め、この時間軸誤差に基づいて時間軸の補正を行うよう
になっている。以下に、時間軸誤差を検出する時間軸誤
差検出回路について説明する。
ド型の時間軸補正装置は、時間軸誤差を含んだ映像信号
を正確な基準クロックでディジタルに変換した振幅デー
タに所定の演算処理を施すことにより時間軸誤差を求
め、この時間軸誤差に基づいて時間軸の補正を行うよう
になっている。以下に、時間軸誤差を検出する時間軸誤
差検出回路について説明する。
【０００３】この種の時間軸誤差検出回路は、図５に示
すように、４相シリアル／パラレル変換回路（図中、４
相Ｓ／Ｐ）２１と、減算回路２２・２３と、平均化回路
２４・２５と、逆正接演算用ＲＯＭ２６とを備えてい
る。上記時間軸誤差検出回路では、例えば、バースト信
号の４倍の周波数のクロックでディジタルに変換された
映像信号からバーストデータ（バースト信号のディジタ
ルデータ）を抜き出し、このバーストデータを４相シリ
アル／パラレル変換回路２１に通過させることにより、
１周期単位で４つのバーストデータｘ4n，ｘ4n+1，ｘ
4n+2，ｘ4n+3（ｎはバースト信号の周期数）を同時に得
ている。これらバーストデータｘ4n，ｘ4n+1，ｘ4n+2，
ｘ4n+3は、図６に示すように、Ｋをバースト信号の振幅
とし、Ｌを直流レベルとし、θを時間軸誤差とすると、
次式で与えられる。 ｘ4n＝Ｌ＋Ｋ（ｓｉｎθ）n …式１ ｘ4n+1＝Ｌ＋Ｋ（ｃｏｓθ）n …式２ ｘ4n+2＝Ｌ−Ｋ（ｓｉｎθ）n …式３ ｘ4n+3＝Ｌ−Ｋ（ｃｏｓθ）n …式４ 次に、上記バーストデータｘ4n，ｘ4n+1，ｘ4n+2，ｘ
4n+3を用いて、減算回路２２・２３でｘ4nとｘ4n+2との
差分およびｘ4n+1とｘ4n+3との差分を次式のようにして
求める。 ｘ4n−ｘ4n+2＝２Ｋ（ｓｉｎθ）n …式５ ｘ4n+1−ｘ4n+3＝２Ｋ（ｃｏｓθ）n …式６ そして、このようにして求めた差分の正弦成分（式５）
および余弦成分（式６）を、ノイズ等の影響を軽減する
ために、平均化回路２４・２５により次式に基づいてそ
れぞれｎ周期分平均化することにより、図７に示すよう
な正弦データIsinおよび余弦データIcosを得る。
すように、４相シリアル／パラレル変換回路（図中、４
相Ｓ／Ｐ）２１と、減算回路２２・２３と、平均化回路
２４・２５と、逆正接演算用ＲＯＭ２６とを備えてい
る。上記時間軸誤差検出回路では、例えば、バースト信
号の４倍の周波数のクロックでディジタルに変換された
映像信号からバーストデータ（バースト信号のディジタ
ルデータ）を抜き出し、このバーストデータを４相シリ
アル／パラレル変換回路２１に通過させることにより、
１周期単位で４つのバーストデータｘ4n，ｘ4n+1，ｘ
4n+2，ｘ4n+3（ｎはバースト信号の周期数）を同時に得
ている。これらバーストデータｘ4n，ｘ4n+1，ｘ4n+2，
ｘ4n+3は、図６に示すように、Ｋをバースト信号の振幅
とし、Ｌを直流レベルとし、θを時間軸誤差とすると、
次式で与えられる。 ｘ4n＝Ｌ＋Ｋ（ｓｉｎθ）n …式１ ｘ4n+1＝Ｌ＋Ｋ（ｃｏｓθ）n …式２ ｘ4n+2＝Ｌ−Ｋ（ｓｉｎθ）n …式３ ｘ4n+3＝Ｌ−Ｋ（ｃｏｓθ）n …式４ 次に、上記バーストデータｘ4n，ｘ4n+1，ｘ4n+2，ｘ
4n+3を用いて、減算回路２２・２３でｘ4nとｘ4n+2との
差分およびｘ4n+1とｘ4n+3との差分を次式のようにして
求める。 ｘ4n−ｘ4n+2＝２Ｋ（ｓｉｎθ）n …式５ ｘ4n+1−ｘ4n+3＝２Ｋ（ｃｏｓθ）n …式６ そして、このようにして求めた差分の正弦成分（式５）
および余弦成分（式６）を、ノイズ等の影響を軽減する
ために、平均化回路２４・２５により次式に基づいてそ
れぞれｎ周期分平均化することにより、図７に示すよう
な正弦データIsinおよび余弦データIcosを得る。
【０００４】
【数１】
【０００５】さらに、平均化回路２４・２５で得られた
正弦データIsinおよび余弦データIcosを逆正接演算用Ｒ
ＯＭ２６に入力することにより、両データIsin・Icosを
基に、次式で表される逆正接演算データが時間軸誤差θ
として出力される。 θ＝ｔａｎ-1（Isin／Icos） …式９ このように、上記の時間軸誤差検出回路では、バースト
データすなわちバースト信号の振幅を利用して時間軸誤
差θを検出するようになっている。
正弦データIsinおよび余弦データIcosを逆正接演算用Ｒ
ＯＭ２６に入力することにより、両データIsin・Icosを
基に、次式で表される逆正接演算データが時間軸誤差θ
として出力される。 θ＝ｔａｎ-1（Isin／Icos） …式９ このように、上記の時間軸誤差検出回路では、バースト
データすなわちバースト信号の振幅を利用して時間軸誤
差θを検出するようになっている。
【０００６】
【発明が解決しようとする課題】ところで、上記従来の
時間軸誤差検出回路において、時間軸誤差θを正しく検
出するには、正弦データIsinおよび余弦データIcosの位
相を互いに一致させる必要があり、そのために、正弦成
分および余弦成分をノイズの影響を十分軽減できる程度
に平均化回路２４・２５で平均化している。しかしなが
ら、この構成では、平均化の効果を得るために多数のバ
ーストデータが必要であるため、映像信号にバースト信
号が数周期分しか付加されていない場合、平均化によっ
てノイズの影響を十分軽減することができない。
時間軸誤差検出回路において、時間軸誤差θを正しく検
出するには、正弦データIsinおよび余弦データIcosの位
相を互いに一致させる必要があり、そのために、正弦成
分および余弦成分をノイズの影響を十分軽減できる程度
に平均化回路２４・２５で平均化している。しかしなが
ら、この構成では、平均化の効果を得るために多数のバ
ーストデータが必要であるため、映像信号にバースト信
号が数周期分しか付加されていない場合、平均化によっ
てノイズの影響を十分軽減することができない。
【０００７】これによって、例えばノイズ等の影響によ
り、図７に示すように、点Ｐにおける正弦データに対応
する位相θP と点Ｑにおける余弦データに対応する位相
θQ とが互いに一致しなくなる。このため、逆正接演算
用ＲＯＭ２６で時間軸誤差θを特定することができなく
なって、実質的に時間軸誤差θの検出が不可能になると
いう問題が生じる。
り、図７に示すように、点Ｐにおける正弦データに対応
する位相θP と点Ｑにおける余弦データに対応する位相
θQ とが互いに一致しなくなる。このため、逆正接演算
用ＲＯＭ２６で時間軸誤差θを特定することができなく
なって、実質的に時間軸誤差θの検出が不可能になると
いう問題が生じる。
【０００８】本発明は、上記の事情に鑑みてなされたも
のであって、バースト信号が数周期分しか付加されてい
ない映像信号であっても、ノイズ等の影響下にあっても
確実に時間軸誤差を検出することができる時間軸誤差検
出回路の提供を目的としている。
のであって、バースト信号が数周期分しか付加されてい
ない映像信号であっても、ノイズ等の影響下にあっても
確実に時間軸誤差を検出することができる時間軸誤差検
出回路の提供を目的としている。
【０００９】
【課題を解決するための手段】本発明に係る時間軸補正
装置の時間軸誤差検出回路は、映像信号に付加されたバ
ースト信号をその４倍の周波数のクロックでサンプリン
グしてディジタル化することにより得られた振幅データ
を、バースト信号の半周期間隔をおいたもの同士の差分
をバースト信号の１周期単位で求める減算手段と、この
減算手段により得られた差分の正弦成分と余弦成分とを
それぞれバースト信号の周期数分だけ平均化する平均化
手段と、この平均化手段により得られた正弦成分の平均
値および余弦成分の平均値に逆正接演算を施す逆正接演
算手段とを備えた時間軸補正装置の時間軸誤差検出回路
において、上記の課題を解決するために、以下のように
構成されていることを特徴としている。
装置の時間軸誤差検出回路は、映像信号に付加されたバ
ースト信号をその４倍の周波数のクロックでサンプリン
グしてディジタル化することにより得られた振幅データ
を、バースト信号の半周期間隔をおいたもの同士の差分
をバースト信号の１周期単位で求める減算手段と、この
減算手段により得られた差分の正弦成分と余弦成分とを
それぞれバースト信号の周期数分だけ平均化する平均化
手段と、この平均化手段により得られた正弦成分の平均
値および余弦成分の平均値に逆正接演算を施す逆正接演
算手段とを備えた時間軸補正装置の時間軸誤差検出回路
において、上記の課題を解決するために、以下のように
構成されていることを特徴としている。
【００１０】すなわち、上記時間軸補正装置の時間軸誤
差検出回路は、上記正弦成分の平均値に対応する位相と
上記余弦成分の平均値に対応する位相との間にずれが生
じたときに、そのずれをなくすように上記両平均値を補
正する平均値補正手段を備えている。
差検出回路は、上記正弦成分の平均値に対応する位相と
上記余弦成分の平均値に対応する位相との間にずれが生
じたときに、そのずれをなくすように上記両平均値を補
正する平均値補正手段を備えている。
【００１１】
【作用】上記の構成では、ノイズ等による影響を軽減す
るため、平均化手段で正弦成分および余弦成分が平均化
されるが、それぞれの平均値に対応する位相が互いに一
致していないと、逆正接演算手段によって両平均値を用
いて逆正接演算を行うことができなくなる。そこで、正
弦成分の平均値に対応する位相と余弦成分の平均値に対
応する位相との間にずれが生じた場合、平均値補正手段
により、そのずれがなくなるように上記両平均値を補正
することで、上記両平均値にそれぞれ対応する位相を一
致させることができ、逆正接演算手段による逆正接演算
が可能になる。
るため、平均化手段で正弦成分および余弦成分が平均化
されるが、それぞれの平均値に対応する位相が互いに一
致していないと、逆正接演算手段によって両平均値を用
いて逆正接演算を行うことができなくなる。そこで、正
弦成分の平均値に対応する位相と余弦成分の平均値に対
応する位相との間にずれが生じた場合、平均値補正手段
により、そのずれがなくなるように上記両平均値を補正
することで、上記両平均値にそれぞれ対応する位相を一
致させることができ、逆正接演算手段による逆正接演算
が可能になる。
【００１２】それゆえ、時間軸誤差を検出するためのバ
ースト信号が数周期分しか付加されていない映像信号で
あっても、ノイズ等の影響によって時間軸誤差が正しく
検出されないといった不都合がなくなる。
ースト信号が数周期分しか付加されていない映像信号で
あっても、ノイズ等の影響によって時間軸誤差が正しく
検出されないといった不都合がなくなる。
【００１３】
【実施例】本発明の一実施例について図１ないし図４に
基づいて説明すれば、以下の通りである。
基づいて説明すれば、以下の通りである。
【００１４】本実施例に係る時間軸誤差検出回路は、図
１に示すように、４相シリアル／パラレル変換回路（図
中、４相Ｓ／Ｐ）１と、減算回路２・３と、平均化回路
４・５と、データ補正回路６と、逆正接演算用ＲＯＭ７
とを備えている。
１に示すように、４相シリアル／パラレル変換回路（図
中、４相Ｓ／Ｐ）１と、減算回路２・３と、平均化回路
４・５と、データ補正回路６と、逆正接演算用ＲＯＭ７
とを備えている。
【００１５】上記４相シリアル／パラレル変換回路１に
は、バースト信号のディジタルデータであるバーストデ
ータ（振幅データ）が入力されるようになっている。こ
のバーストデータは、バースト信号の４倍の周波数のク
ロックでディジタルに変換された映像信号から取り出さ
れたものであり、バースト信号１周期について４点でサ
ンプリングされたものである（図６参照）。４相シリア
ル／パラレル変換回路１は、シリアルで入力される上記
バーストデータをパラレルに変換して４つのバーストデ
ータｘ4n，ｘ4n+1，ｘ4n+2，ｘ4n+3（ｎはバースト信号
の周期数）を１周期毎に出力するようになっている。
は、バースト信号のディジタルデータであるバーストデ
ータ（振幅データ）が入力されるようになっている。こ
のバーストデータは、バースト信号の４倍の周波数のク
ロックでディジタルに変換された映像信号から取り出さ
れたものであり、バースト信号１周期について４点でサ
ンプリングされたものである（図６参照）。４相シリア
ル／パラレル変換回路１は、シリアルで入力される上記
バーストデータをパラレルに変換して４つのバーストデ
ータｘ4n，ｘ4n+1，ｘ4n+2，ｘ4n+3（ｎはバースト信号
の周期数）を１周期毎に出力するようになっている。
【００１６】減算手段としての減算回路２は、上記バー
ストデータｘ4nからバーストデータｘ4n+2を前述の式５
に従って減算し、両者の差分として正弦成分を求める回
路である。同じく減算手段としての減算回路３は、上記
バーストデータｘ4n+1からバーストデータｘ4n+3を前述
の式６に従って減算し、両者の差分として余弦成分を求
める回路である。すなわち、減算回路２・３は、バース
トデータのバースト信号の半周期間隔をおいたもの同士
の差分をバースト信号の１周期単位で求めるようになっ
ている。
ストデータｘ4nからバーストデータｘ4n+2を前述の式５
に従って減算し、両者の差分として正弦成分を求める回
路である。同じく減算手段としての減算回路３は、上記
バーストデータｘ4n+1からバーストデータｘ4n+3を前述
の式６に従って減算し、両者の差分として余弦成分を求
める回路である。すなわち、減算回路２・３は、バース
トデータのバースト信号の半周期間隔をおいたもの同士
の差分をバースト信号の１周期単位で求めるようになっ
ている。
【００１７】平均化手段としての平均化回路４・５は、
上記正弦成分および余弦成分にノイズ等の影響で発生す
る誤差を軽減するために設けられている。平均化回路４
は、減算回路２で得られた正弦成分を前述の式７に従っ
てバースト信号の周期数分だけ平均化して、正弦成分の
平均値として正弦データIsinを求める回路である。平均
化回路５は、減算回路３で得られた余弦成分を前述の式
８に従ってバースト信号の周期数分だけ平均化して、余
弦成分の平均値として余弦データIcosを求める回路であ
る。
上記正弦成分および余弦成分にノイズ等の影響で発生す
る誤差を軽減するために設けられている。平均化回路４
は、減算回路２で得られた正弦成分を前述の式７に従っ
てバースト信号の周期数分だけ平均化して、正弦成分の
平均値として正弦データIsinを求める回路である。平均
化回路５は、減算回路３で得られた余弦成分を前述の式
８に従ってバースト信号の周期数分だけ平均化して、余
弦成分の平均値として余弦データIcosを求める回路であ
る。
【００１８】平均値補正手段としてのデータ補正回路６
は、上記正弦データIsinに対応する位相と余弦データIc
osに対応する位相との間に生じる位相差の１／２を求め
てこれを補正データとし、進んでいる位相に対してその
補正データを減算する一方、遅れている位相に対してそ
の補正データを加算する回路である。すなわち、データ
補正回路６は、上記の処理を行うことにより、正弦デー
タIsinと余弦データIcosとにそれぞれ対応する位相同士
のずれをなくすように補正を行い、正弦データIsinおよ
び余弦データIcosの代わりに、補正した位相のデータを
後述する逆正接演算用ＲＯＭ７の入力データとして出力
するようになっている。
は、上記正弦データIsinに対応する位相と余弦データIc
osに対応する位相との間に生じる位相差の１／２を求め
てこれを補正データとし、進んでいる位相に対してその
補正データを減算する一方、遅れている位相に対してそ
の補正データを加算する回路である。すなわち、データ
補正回路６は、上記の処理を行うことにより、正弦デー
タIsinと余弦データIcosとにそれぞれ対応する位相同士
のずれをなくすように補正を行い、正弦データIsinおよ
び余弦データIcosの代わりに、補正した位相のデータを
後述する逆正接演算用ＲＯＭ７の入力データとして出力
するようになっている。
【００１９】逆正接演算手段としての逆正接演算用ＲＯ
Ｍ７は、データ補正回路６により補正された後述の位相
データΣＲsin ・ΣＩcos （それぞれ正弦データIsinと
余弦データIcosに対応している）に基づいて前述の式９
によって決まる時間軸誤差θを、予め個々の位相データ
ΣＲsin ・ΣＩcos の組み合わせに応じて記憶している
関数発生ＲＯＭである。すなわち、逆正接演算用ＲＯＭ
７は、位相データΣＲsin ・ΣＩcos を入力データ（ア
ドレス）として、時間軸誤差θを読出すように構成され
ている。
Ｍ７は、データ補正回路６により補正された後述の位相
データΣＲsin ・ΣＩcos （それぞれ正弦データIsinと
余弦データIcosに対応している）に基づいて前述の式９
によって決まる時間軸誤差θを、予め個々の位相データ
ΣＲsin ・ΣＩcos の組み合わせに応じて記憶している
関数発生ＲＯＭである。すなわち、逆正接演算用ＲＯＭ
７は、位相データΣＲsin ・ΣＩcos を入力データ（ア
ドレス）として、時間軸誤差θを読出すように構成され
ている。
【００２０】ここで、データ補正回路６について図２を
参照してさらに詳しく説明する。
参照してさらに詳しく説明する。
【００２１】データ補正回路６は、ＲＯＭ８と、加減算
回路９と、演算処理判定回路１０と、加減算判定回路１
１と、減算回路１２と、理論値設定回路１３と、１／２
演算回路１４と、補正データ加減算回路１５・１６と、
補正データ加減算判定回路１７とを備えている。
回路９と、演算処理判定回路１０と、加減算判定回路１
１と、減算回路１２と、理論値設定回路１３と、１／２
演算回路１４と、補正データ加減算回路１５・１６と、
補正データ加減算判定回路１７とを備えている。
【００２２】ＲＯＭ８は、平均化回路４からの正弦デー
タIsinと、平均化回路５からの余弦データIcosとのそれ
ぞれに対応する位相データΣＲsin ・ΣＩcos を出力す
るメモリである。このＲＯＭ８は、図３に示すように、
１周期（２π）の範囲を等分（例えば６４等分）して、
正弦データIsinと余弦データIcosとが存在する範囲を所
定位相の間隔で定める位相データΣＲsin （図中、α1
・α2 …）と位相データΣＩcos （図中、β1 ・β
2 …）とが予め記憶されている。例えば、正弦データIs
inが、そのレベルをａとしたときに０＜ａ＜２Ｋとなる
ものである場合、１つの正弦データに対して２つの位相
データΣＲsin が記憶されている。すなわち、ＲＯＭ８
は、入力された正弦データIsinと余弦データIcosとを入
力データ（アドレス）として、それぞれに対応する位相
データΣＲsin ・ΣＩcos を出力するようになってい
る。
タIsinと、平均化回路５からの余弦データIcosとのそれ
ぞれに対応する位相データΣＲsin ・ΣＩcos を出力す
るメモリである。このＲＯＭ８は、図３に示すように、
１周期（２π）の範囲を等分（例えば６４等分）して、
正弦データIsinと余弦データIcosとが存在する範囲を所
定位相の間隔で定める位相データΣＲsin （図中、α1
・α2 …）と位相データΣＩcos （図中、β1 ・β
2 …）とが予め記憶されている。例えば、正弦データIs
inが、そのレベルをａとしたときに０＜ａ＜２Ｋとなる
ものである場合、１つの正弦データに対して２つの位相
データΣＲsin が記憶されている。すなわち、ＲＯＭ８
は、入力された正弦データIsinと余弦データIcosとを入
力データ（アドレス）として、それぞれに対応する位相
データΣＲsin ・ΣＩcos を出力するようになってい
る。
【００２３】加減算回路９は、図３に示すように、正弦
データIsinおよび余弦データIcosの１周期を４つのブロ
ックに分割して、同一のブロックに属する位相データΣ
Ｒsin ・ΣＩcos に対し、ブロック毎に定められた加算
または減算を施す回路である。加減算回路９は、例え
ば、上記４つのブロックをＡ〜Ｄブロックとし、位相デ
ータΣＲsin ・ΣＩcos をそれぞれα・βとすると、各
ブロックに対し以下に示す式で演算を行うようになって
いる。 Ａブロック： α−β＝Ｘ …式１０ Ｂ・Ｄブロック：α＋β＝Ｘ …式１１ Ｃブロック： β−α＝Ｘ …式１２ また、αおよびβは、正弦データIsinおよび余弦データ
Icosにノイズ等の影響がなく正常である場合、すなわ
ち、正弦データIsinと余弦データIcosとにそれぞれ対応
する位相同士にずれがない場合、上記の各式による演算
結果Ｘが一定の理論値となるように設定されている。
データIsinおよび余弦データIcosの１周期を４つのブロ
ックに分割して、同一のブロックに属する位相データΣ
Ｒsin ・ΣＩcos に対し、ブロック毎に定められた加算
または減算を施す回路である。加減算回路９は、例え
ば、上記４つのブロックをＡ〜Ｄブロックとし、位相デ
ータΣＲsin ・ΣＩcos をそれぞれα・βとすると、各
ブロックに対し以下に示す式で演算を行うようになって
いる。 Ａブロック： α−β＝Ｘ …式１０ Ｂ・Ｄブロック：α＋β＝Ｘ …式１１ Ｃブロック： β−α＝Ｘ …式１２ また、αおよびβは、正弦データIsinおよび余弦データ
Icosにノイズ等の影響がなく正常である場合、すなわ
ち、正弦データIsinと余弦データIcosとにそれぞれ対応
する位相同士にずれがない場合、上記の各式による演算
結果Ｘが一定の理論値となるように設定されている。
【００２４】演算処理判定回路１０は、加減算回路９が
どのような演算を行うかを、ＲＯＭ８からの位相データ
ΣＲsin ・ΣＩcos が上記のどのブロックに属するかに
よって判定する回路であり、その判定により上式のうち
いずれかを加減算回路９に対して指定するようになって
いる。一方、加減算判定回路１１は、上記のように判定
された演算を実行するための加算または減算の選択を、
演算処理判定回路１０と同様にＲＯＭ８からの位相デー
タΣＲsin ・ΣＩcos により判定する回路であり、加減
算回路９に対しその判定結果を指定するようになってい
る。
どのような演算を行うかを、ＲＯＭ８からの位相データ
ΣＲsin ・ΣＩcos が上記のどのブロックに属するかに
よって判定する回路であり、その判定により上式のうち
いずれかを加減算回路９に対して指定するようになって
いる。一方、加減算判定回路１１は、上記のように判定
された演算を実行するための加算または減算の選択を、
演算処理判定回路１０と同様にＲＯＭ８からの位相デー
タΣＲsin ・ΣＩcos により判定する回路であり、加減
算回路９に対しその判定結果を指定するようになってい
る。
【００２５】減算回路１２は、各ブロック毎に上記理論
値を記憶しており、この理論値から加減算回路９で得ら
れる演算結果を減算して位相差データＹを発生する回路
であり、それぞれの理論値が理論値設定回路１３により
設定されるようになっている。また、理論値設定回路１
３は、ＲＯＭ８からの位相データΣＲsin ・ΣＩcosに
基づいて、減算回路１２における理論値をブロック毎に
設定する回路である。
値を記憶しており、この理論値から加減算回路９で得ら
れる演算結果を減算して位相差データＹを発生する回路
であり、それぞれの理論値が理論値設定回路１３により
設定されるようになっている。また、理論値設定回路１
３は、ＲＯＭ８からの位相データΣＲsin ・ΣＩcosに
基づいて、減算回路１２における理論値をブロック毎に
設定する回路である。
【００２６】そして、１／２演算回路１４は、減算回路
１２の減算結果を１／２に除して位相データΣＲsin ・
ΣＩcos にそれぞれ応じた補正データＹ1 ・Ｙ2 を発生
する回路である。この１／２演算回路１４は、除算結果
の小数点以下を切り捨てて補正データＹ1 とする一方、
除算結果の小数点以下を切り上げて補正データＹ2 とす
るようになっている。
１２の減算結果を１／２に除して位相データΣＲsin ・
ΣＩcos にそれぞれ応じた補正データＹ1 ・Ｙ2 を発生
する回路である。この１／２演算回路１４は、除算結果
の小数点以下を切り捨てて補正データＹ1 とする一方、
除算結果の小数点以下を切り上げて補正データＹ2 とす
るようになっている。
【００２７】補正データ加減算回路１５は、位相データ
ΣＲsin に補正データＹ1 を加算または減算する回路で
あり、補正データ加減算回路１６は、位相データΣＩco
s に補正データＹ2 を加算または減算する回路である。
すなわち、これら補正データ加減算回路１５・１６は、
各ブロックに対し以下に示す式で演算を行うようになっ
ている。 Ａブロック： α＋Ｙ1 ，β−Ｙ2 …式１３ Ｂ・Ｄブロック：α＋Ｙ1 ，β＋Ｙ2 …式１４ Ｃブロック： α−Ｙ1 ，β＋Ｙ2 …式１５ 補正データ加減算判定回路１７は、補正データ加減算回
路１５・１６で上記の各式を実行するための加算または
減算の選択を、ＲＯＭ８からの位相データΣＲsin ・Σ
Ｉcos により判定する回路であり、補正データ加減算回
路１５・１６に対しその判定結果を指定するようになっ
ている。
ΣＲsin に補正データＹ1 を加算または減算する回路で
あり、補正データ加減算回路１６は、位相データΣＩco
s に補正データＹ2 を加算または減算する回路である。
すなわち、これら補正データ加減算回路１５・１６は、
各ブロックに対し以下に示す式で演算を行うようになっ
ている。 Ａブロック： α＋Ｙ1 ，β−Ｙ2 …式１３ Ｂ・Ｄブロック：α＋Ｙ1 ，β＋Ｙ2 …式１４ Ｃブロック： α−Ｙ1 ，β＋Ｙ2 …式１５ 補正データ加減算判定回路１７は、補正データ加減算回
路１５・１６で上記の各式を実行するための加算または
減算の選択を、ＲＯＭ８からの位相データΣＲsin ・Σ
Ｉcos により判定する回路であり、補正データ加減算回
路１５・１６に対しその判定結果を指定するようになっ
ている。
【００２８】上記の構成において、４相シリアル／パラ
レル変換回路１にシリアルのバーストデータが入力され
ると、ここから４つのバーストデータｘ4n，ｘ4n+1，ｘ
4n+2，ｘ4n+3が出力され、減算回路２・３でこれらを用
いて式５および式６の演算が行われることにより、正弦
成分と余弦成分とが得られる。正弦成分は、平均化回路
４でｎ周期分平均されて正弦データIsinとなり、余弦成
分は、平均化回路５でｎ周期分平均されて余弦データIc
osとなる。
レル変換回路１にシリアルのバーストデータが入力され
ると、ここから４つのバーストデータｘ4n，ｘ4n+1，ｘ
4n+2，ｘ4n+3が出力され、減算回路２・３でこれらを用
いて式５および式６の演算が行われることにより、正弦
成分と余弦成分とが得られる。正弦成分は、平均化回路
４でｎ周期分平均されて正弦データIsinとなり、余弦成
分は、平均化回路５でｎ周期分平均されて余弦データIc
osとなる。
【００２９】ここで、例えば、時間軸補正が施される映
像信号にバースト信号が比較的短い期間、例えば数周期
分しか付加されていない場合、図４に示すように、点Ｐ
における正弦データIsinおよび点Ｑにおける余弦データ
Icosは、ノイズ等の影響が十分軽減されず、それぞれに
対応する位相θP ・θQ が一致しなくなる。そこで、、
このような場合は、データ補正回路６によって以下のよ
うにデータの補正が施される。
像信号にバースト信号が比較的短い期間、例えば数周期
分しか付加されていない場合、図４に示すように、点Ｐ
における正弦データIsinおよび点Ｑにおける余弦データ
Icosは、ノイズ等の影響が十分軽減されず、それぞれに
対応する位相θP ・θQ が一致しなくなる。そこで、、
このような場合は、データ補正回路６によって以下のよ
うにデータの補正が施される。
【００３０】正弦データIsinおよび余弦データIcosを入
力データとしてＲＯＭ８に入力すると、それに応じて位
相データΣＲsin ・ΣＩcos が読出される。これら位相
データΣＲsin ・ΣＩcos に対し、加減算回路９にて演
算処理判定回路１０と加減算判定回路１１とによって指
定された式１０ないし式１２のいずれかの演算が行われ
る。例えば、位相データΣＲsin ・ΣＩcos がともにＣ
ブロックに属している場合、式１２による演算が行われ
るが、その減算結果Ｘは、ノイズ等の影響によって理論
値と異なる値になっている。次いで、減算回路１２で
は、例えば、＄１０という理論値が理論値設定回路１３
により設定されると、＄１０から上記減算結果Ｘが減算
されることにより位相差データＹが得られる。この位相
差データＹは、勿論、位相差｜θQ −θP ｜に応じたも
のである。
力データとしてＲＯＭ８に入力すると、それに応じて位
相データΣＲsin ・ΣＩcos が読出される。これら位相
データΣＲsin ・ΣＩcos に対し、加減算回路９にて演
算処理判定回路１０と加減算判定回路１１とによって指
定された式１０ないし式１２のいずれかの演算が行われ
る。例えば、位相データΣＲsin ・ΣＩcos がともにＣ
ブロックに属している場合、式１２による演算が行われ
るが、その減算結果Ｘは、ノイズ等の影響によって理論
値と異なる値になっている。次いで、減算回路１２で
は、例えば、＄１０という理論値が理論値設定回路１３
により設定されると、＄１０から上記減算結果Ｘが減算
されることにより位相差データＹが得られる。この位相
差データＹは、勿論、位相差｜θQ −θP ｜に応じたも
のである。
【００３１】この位相差データは、１／２演算回路１４
により１／２に除算されて、補正データＹ1 ・Ｙ2 とな
る。これら、補正データＹ1 ・Ｙ2 は、補正データ加減
算判定回路１７による判定で、それぞれ補正データ加減
算回路１５・１６にて、位相データΣＲsin ・ΣＩcos
に加算または減算される。これによって、補正データＹ
1 ・Ｙ2 により補正された位相データΣＲsin ±Ｙ1 ・
ΣＩcos ±Ｙ2 が得られる。例えば、Ｃブロックに属す
る位相データΣＲsin ・ΣＩcos に対しては、式１５に
よる演算が行われ、その結果、位相データΣＲsin −Ｙ
1 ・ΣＩcos ＋Ｙ2 が得られることになる。
により１／２に除算されて、補正データＹ1 ・Ｙ2 とな
る。これら、補正データＹ1 ・Ｙ2 は、補正データ加減
算判定回路１７による判定で、それぞれ補正データ加減
算回路１５・１６にて、位相データΣＲsin ・ΣＩcos
に加算または減算される。これによって、補正データＹ
1 ・Ｙ2 により補正された位相データΣＲsin ±Ｙ1 ・
ΣＩcos ±Ｙ2 が得られる。例えば、Ｃブロックに属す
る位相データΣＲsin ・ΣＩcos に対しては、式１５に
よる演算が行われ、その結果、位相データΣＲsin −Ｙ
1 ・ΣＩcos ＋Ｙ2 が得られることになる。
【００３２】このようにして、位相データΣＲsin ・Σ
Ｉcos の補正を行うことにより、図４に示すように、結
果として、正弦データIsinと余弦データIcosとが、それ
ぞれ互いに一致する位相における点Ｐ0 と点Ｑ0 とに補
正されたことになる。そして、補正された位相データΣ
Ｒsin ±Ｙ1 ・ΣＩcos ±Ｙ2が逆正接演算用ＲＯＭ７
に入力されると、それに応じた時間軸誤差θ0 が出力さ
れる。
Ｉcos の補正を行うことにより、図４に示すように、結
果として、正弦データIsinと余弦データIcosとが、それ
ぞれ互いに一致する位相における点Ｐ0 と点Ｑ0 とに補
正されたことになる。そして、補正された位相データΣ
Ｒsin ±Ｙ1 ・ΣＩcos ±Ｙ2が逆正接演算用ＲＯＭ７
に入力されると、それに応じた時間軸誤差θ0 が出力さ
れる。
【００３３】以上述べたように、本実施例によれば、映
像信号にバースト信号が数周期分しか付加されていない
場合に、正弦データIsinおよび余弦データIcosが平均化
回路４・５によりノイズ等の影響を十分軽減されなくて
も、常に時間軸誤差θ（θ0）を検出することができ
る。
像信号にバースト信号が数周期分しか付加されていない
場合に、正弦データIsinおよび余弦データIcosが平均化
回路４・５によりノイズ等の影響を十分軽減されなくて
も、常に時間軸誤差θ（θ0）を検出することができ
る。
【００３４】
【発明の効果】本発明の時間軸補正装置の時間軸誤差検
出回路は、以上のように、平均化手段により得られた正
弦成分の平均値に対応する位相と、同じく平均化手段に
より得られた上記余弦成分の平均値に対応する位相との
間にずれが生じたときに、そのずれをなくすように上記
両平均値を補正する平均値補正手段を備えており、この
平均値補正手段により補正された上記両平均値に基づい
て逆正接演算手段による逆正接演算を行うようにした構
成である。
出回路は、以上のように、平均化手段により得られた正
弦成分の平均値に対応する位相と、同じく平均化手段に
より得られた上記余弦成分の平均値に対応する位相との
間にずれが生じたときに、そのずれをなくすように上記
両平均値を補正する平均値補正手段を備えており、この
平均値補正手段により補正された上記両平均値に基づい
て逆正接演算手段による逆正接演算を行うようにした構
成である。
【００３５】これにより、上記両平均値がそれぞれに対
応する位相同士のずれがなくなるように補正されるの
で、その補正値を用いて逆正接演算手段による逆正接演
算が可能になる。それゆえ、バースト信号が数周期分し
か付加されていない映像信号に対しても、ノイズ等の影
響を受けることなく時間軸誤差を確実に検出することが
できる。従って、本発明を採用すれば、ノイズ等に対し
て時間軸誤差の検出が不能になる事態を回避して、時間
軸補正装置の信頼性を向上させることができるという効
果を奏する。
応する位相同士のずれがなくなるように補正されるの
で、その補正値を用いて逆正接演算手段による逆正接演
算が可能になる。それゆえ、バースト信号が数周期分し
か付加されていない映像信号に対しても、ノイズ等の影
響を受けることなく時間軸誤差を確実に検出することが
できる。従って、本発明を採用すれば、ノイズ等に対し
て時間軸誤差の検出が不能になる事態を回避して、時間
軸補正装置の信頼性を向上させることができるという効
果を奏する。
【図１】本発明の時間軸誤差検出回路の要部の構成を示
すブロック図である。
すブロック図である。
【図２】図１の時間軸誤差検出回路におけるデータ補正
回路の概略構成を示すブロック図である。
回路の概略構成を示すブロック図である。
【図３】図２のデータ補正回路における位相データの割
り当てを示す正弦データおよび余弦データをアナログ的
に表した波形図である。
り当てを示す正弦データおよび余弦データをアナログ的
に表した波形図である。
【図４】図２のデータの補正動作を説明する正弦データ
および余弦データをアナログ的に表した波形図である。
および余弦データをアナログ的に表した波形図である。
【図５】従来の時間軸誤差検出回路の要部の構成を示す
ブロック図である。
ブロック図である。
【図６】標本化点を付記したバースト信号の波形図であ
る。
る。
【図７】図５の時間軸誤差検出回路の動作を説明する正
弦データおよび余弦データをアナログ的に表した波形図
である。
弦データおよび余弦データをアナログ的に表した波形図
である。
１ ４相シリアル／パラレル変換回路 ２・３ 減算回路（減算手段） ４・５ 平均化回路（平均化手段） ６ データ補正回路（平均値補正手段） ７ 逆正接演算用ＲＯＭ（逆正接演算手段）
Claims (1)
- 【請求項１】映像信号に付加されたバースト信号をその
４倍の周波数のクロックでサンプリングしてディジタル
化することにより得られた振幅データを、バースト信号
の半周期間隔をおいたもの同士の差分をバースト信号の
１周期単位で求める減算手段と、この減算手段により得
られた差分の正弦成分と余弦成分とをそれぞれバースト
信号の周期数分だけ平均化する平均化手段と、この平均
化手段により得られた正弦成分の平均値および余弦成分
の平均値に逆正接演算を施す逆正接演算手段とを備えた
時間軸補正装置の時間軸誤差検出回路において、上記正
弦成分の平均値に対応する位相と上記余弦成分の平均値
に対応する位相との間にずれが生じたときに、そのずれ
をなくすように上記両平均値を補正する平均値補正手段
を備えていることを特徴とする時間軸補正装置の時間軸
誤差検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027200A JP2659463B2 (ja) | 1991-02-21 | 1991-02-21 | 時間軸補正装置の時間軸誤差検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027200A JP2659463B2 (ja) | 1991-02-21 | 1991-02-21 | 時間軸補正装置の時間軸誤差検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266279A JPH04266279A (ja) | 1992-09-22 |
| JP2659463B2 true JP2659463B2 (ja) | 1997-09-30 |
Family
ID=12214454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027200A Expired - Fee Related JP2659463B2 (ja) | 1991-02-21 | 1991-02-21 | 時間軸補正装置の時間軸誤差検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659463B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10534018B1 (en) * | 2019-01-16 | 2020-01-14 | Guzik Technical Enterprises | Time base correction method for high accuracy sampling scope-based measurements |
-
1991
- 1991-02-21 JP JP3027200A patent/JP2659463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04266279A (ja) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH06167354A (ja) | スケールの内挿処理装置 | |
| US7541951B2 (en) | Tracking loop type digital angle converter and angle/digital converting apparatus | |
| US7825839B2 (en) | Measuring device and measuring method for measuring the power of a high-frequency signal | |
| NO864053L (no) | Krets for frembringelse av et flerfaset sinusformet utsignal. | |
| JP4470614B2 (ja) | 電源異常検出装置 | |
| US20020021776A1 (en) | Jitter detecting apparatus and phase locked loop using the detected jitter | |
| JP2659463B2 (ja) | 時間軸補正装置の時間軸誤差検出回路 | |
| JP6405504B2 (ja) | レゾルバ誤差補正構造、レゾルバおよびレゾルバ誤差補正方法 | |
| JPH08101045A (ja) | 位置検出装置 | |
| JP4294114B2 (ja) | ディジタルｆｍ検波回路 | |
| JP2008151723A (ja) | 瞬時電圧低下検出装置 | |
| JPH08146160A (ja) | 時間測定装置 | |
| JP2736810B2 (ja) | 平均値測定装置 | |
| JPH1028053A (ja) | Ａ／ｄ変換誤差補正回路 | |
| JP3592432B2 (ja) | エンコーダにおける正弦波信号の振幅補正方法 | |
| JP2001339303A (ja) | Ａ／ｄ変換回路 | |
| JPH1062203A (ja) | 位置検出装置 | |
| JP2002054948A (ja) | レゾルバ変換装置 | |
| JPH04262272A (ja) | 三相入力状態判定装置 | |
| JP3617189B2 (ja) | ディジタル保護継電器の入力回路点検方法 | |
| JPS63278471A (ja) | ビデオ信号のクランプ回路 | |
| JPH0738777A (ja) | ディジタル・ペデスタル・クランパ | |
| JPH0878956A (ja) | 信号発生装置 | |
| JPH077048B2 (ja) | 方位測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |