JPH1028053A - Ａ／ｄ変換誤差補正回路 - Google Patents
Ａ／ｄ変換誤差補正回路Info
- Publication number
- JPH1028053A JPH1028053A JP8180537A JP18053796A JPH1028053A JP H1028053 A JPH1028053 A JP H1028053A JP 8180537 A JP8180537 A JP 8180537A JP 18053796 A JP18053796 A JP 18053796A JP H1028053 A JPH1028053 A JP H1028053A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conversion
- difference
- signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 複数のＡＤＣで１映像信号を同時にサンプリ
ングし、順次切換え直列にして出力する場合のＡＤＣ間
のオフセット差による誤差を補正する。 【解決手段】 映像信号をＡＤＣ１、２に印加し、所
要のクロックでサンプリングしディジタル信号、に
変換する。映像信号の水平同期信号の幅に相当する幅
の信号の期間、差検出部３で信号と信号の差を演
算しオフセット差を検出し、この差分の信号をメモリ
部４に書込み、映像信号の走査期間中、加算部５でメモ
リ部より読出した信号をＡＤＣ２よりの信号に加算
する（）。この加算部よりの信号とＡＤＣ１よりの
信号とをスイッチ６で交互に切換え、直列の信号にし
て出力する。
ングし、順次切換え直列にして出力する場合のＡＤＣ間
のオフセット差による誤差を補正する。 【解決手段】 映像信号をＡＤＣ１、２に印加し、所
要のクロックでサンプリングしディジタル信号、に
変換する。映像信号の水平同期信号の幅に相当する幅
の信号の期間、差検出部３で信号と信号の差を演
算しオフセット差を検出し、この差分の信号をメモリ
部４に書込み、映像信号の走査期間中、加算部５でメモ
リ部より読出した信号をＡＤＣ２よりの信号に加算
する（）。この加算部よりの信号とＡＤＣ１よりの
信号とをスイッチ６で交互に切換え、直列の信号にし
て出力する。
Description
【０００１】
【発明の属する技術分野】本発明はＡ／Ｄ変換誤差補正
回路に係り、複数のＡ／Ｄ変換回路を用いてＡ／Ｄ変換
の速度を上げる場合にＡ／Ｄ変換回路のオフセットの差
に起因する誤差を補正するものに関する。
回路に係り、複数のＡ／Ｄ変換回路を用いてＡ／Ｄ変換
の速度を上げる場合にＡ／Ｄ変換回路のオフセットの差
に起因する誤差を補正するものに関する。
【０００２】
【従来の技術】Ａ／Ｄ変換回路の変換速度が不足する場
合、図３に示す如く２つのＡ／Ｄ変換回路（ＡＤＣ）１
および２を設け、同一の信号を並列にサンプリング
し、ＡＤＣ１および２の出力をスイッチ６で交互に切換
え、直列にして出力し、全体としてＡ／Ｄ変換の速度を
上げる方法がある。ところが、ＡＤＣは、例えば、図４
に示す如くに構成されており、分圧用の抵抗11〜14のば
らつき等によりコンパレータ15〜17のリファレンス電圧
がばらつき、ＡＤＣ１およびＡＤＣ２の間にオフセット
差が生じ、同一の入力信号をＡ／Ｄ変換したにも拘らず
バイナリ変換回路18の出力信号に差を生じる場合があ
る。この差により、例えば、映像信号を処理し画面に表
示した場合、図５に示す如く画面に等間隔の濃淡の縦縞
が生じる。濃淡の差はＡＤＣ間のリファレンス電圧の差
に応じて大きくなる。しかも、このオフセット差は温度
変化あるいは時間の経過等により変化する。
合、図３に示す如く２つのＡ／Ｄ変換回路（ＡＤＣ）１
および２を設け、同一の信号を並列にサンプリング
し、ＡＤＣ１および２の出力をスイッチ６で交互に切換
え、直列にして出力し、全体としてＡ／Ｄ変換の速度を
上げる方法がある。ところが、ＡＤＣは、例えば、図４
に示す如くに構成されており、分圧用の抵抗11〜14のば
らつき等によりコンパレータ15〜17のリファレンス電圧
がばらつき、ＡＤＣ１およびＡＤＣ２の間にオフセット
差が生じ、同一の入力信号をＡ／Ｄ変換したにも拘らず
バイナリ変換回路18の出力信号に差を生じる場合があ
る。この差により、例えば、映像信号を処理し画面に表
示した場合、図５に示す如く画面に等間隔の濃淡の縦縞
が生じる。濃淡の差はＡＤＣ間のリファレンス電圧の差
に応じて大きくなる。しかも、このオフセット差は温度
変化あるいは時間の経過等により変化する。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、入力信号の変動しない期間、例えば、水平同期
信号をＡＤＣでサンプリングしたときのＡＤＣ間の出力
信号の差を検出し、差分を一方に加えることによりＡ／
Ｄ変換誤差を補正することにある。
に鑑み、入力信号の変動しない期間、例えば、水平同期
信号をＡＤＣでサンプリングしたときのＡＤＣ間の出力
信号の差を検出し、差分を一方に加えることによりＡ／
Ｄ変換誤差を補正することにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、複数のＡＤＣで同一の映像信号をディジタ
ル信号に変換し、ＡＤＣよりの信号を切換えて出力する
ものにおいて、同一信号入力時、例えば、水平同期信号
の期間の第１のＡＤＣの出力信号と他のＡＤＣの出力信
号との差を検出する差検出部と、差検出部よりの信号を
他のＡＤＣの出力信号に加算する加算部を設け、第１の
ＡＤＣよりの信号および加算部よりの信号を順次切換え
て出力するようにしたＡ／Ｄ変換誤差補正回路を提供す
るものである。
決するため、複数のＡＤＣで同一の映像信号をディジタ
ル信号に変換し、ＡＤＣよりの信号を切換えて出力する
ものにおいて、同一信号入力時、例えば、水平同期信号
の期間の第１のＡＤＣの出力信号と他のＡＤＣの出力信
号との差を検出する差検出部と、差検出部よりの信号を
他のＡＤＣの出力信号に加算する加算部を設け、第１の
ＡＤＣよりの信号および加算部よりの信号を順次切換え
て出力するようにしたＡ／Ｄ変換誤差補正回路を提供す
るものである。
【０００５】
【発明の実施の形態】本発明によるＡ／Ｄ変換誤差補正
回路では、ＡＤＣを２つ並列し、同一映像信号を２つの
ＡＤＣで並行してサンプリングし、水平同期信号をサン
プリングしたときの２つのＡＤＣの出力信号の差を差検
出部で検出し、一旦メモリ部に記録し、この信号を読出
し、加算部により一方のＡＤＣの出力信号に加算し、加
算部よりの信号と加算部を有しないＡＤＣの出力信号と
をスイッチで切換えて出力する。なお、メモリ部は、差
検出部よりの次の信号出力にてこの信号に書替える。
回路では、ＡＤＣを２つ並列し、同一映像信号を２つの
ＡＤＣで並行してサンプリングし、水平同期信号をサン
プリングしたときの２つのＡＤＣの出力信号の差を差検
出部で検出し、一旦メモリ部に記録し、この信号を読出
し、加算部により一方のＡＤＣの出力信号に加算し、加
算部よりの信号と加算部を有しないＡＤＣの出力信号と
をスイッチで切換えて出力する。なお、メモリ部は、差
検出部よりの次の信号出力にてこの信号に書替える。
【０００６】
【実施例】以下、図面に基づいて本発明によるＡ／Ｄ変
換誤差補正回路の実施例を詳細に説明する。図１は本発
明によるＡ／Ｄ変換誤差補正回路の一実施例の要部ブロ
ック図で、Ａ／Ｄ変換回路（ＡＤＣ）を２つ用いる場合
の例である。図において、１および２はＡＤＣで、アナ
ログの映像信号を所要の周波数、例えば、映像信号の
色副搬送波信号の４倍の周波数のクロックでサンプリン
グする。３は差検出部で、サンプリング信号（映像信
号の水平同期信号の期間に印加される信号）にてＡＤ
Ｃ１およびＡＤＣ２の出力信号の差を検出する。４はメ
モリ部で、差検出部３よりの信号を記憶する。５は加算
部で、メモリ部４より読出した信号をＡＤＣ２の出力信
号に加算する。６はスイッチで、ＡＤＣ１、２のサンプ
リングクロックと同期させＡＤＣ１の出力信号と加算部
５よりの信号とを切換える。
換誤差補正回路の実施例を詳細に説明する。図１は本発
明によるＡ／Ｄ変換誤差補正回路の一実施例の要部ブロ
ック図で、Ａ／Ｄ変換回路（ＡＤＣ）を２つ用いる場合
の例である。図において、１および２はＡＤＣで、アナ
ログの映像信号を所要の周波数、例えば、映像信号の
色副搬送波信号の４倍の周波数のクロックでサンプリン
グする。３は差検出部で、サンプリング信号（映像信
号の水平同期信号の期間に印加される信号）にてＡＤ
Ｃ１およびＡＤＣ２の出力信号の差を検出する。４はメ
モリ部で、差検出部３よりの信号を記憶する。５は加算
部で、メモリ部４より読出した信号をＡＤＣ２の出力信
号に加算する。６はスイッチで、ＡＤＣ１、２のサンプ
リングクロックと同期させＡＤＣ１の出力信号と加算部
５よりの信号とを切換える。
【０００７】次に、本発明によるＡ／Ｄ変換誤差補正回
路の動作を説明する。図１の符号およびは図２に示
す信号波形図の符号およびに該当する。アナログの
映像信号はＡＤＣ１およびＡＤＣ２に同時に入力し、
例えば、映像信号の色副搬送波信号の４倍の周波数（Ｎ
ＴＳＣの場合で約3.58MHz ×４＝約14.32MHz）のクロッ
クでそれぞれサンプリングする。２つのＡＤＣの間に
は、前述の如く各コンパレータのリファレンス電圧のば
らつき等に起因するオフセット差があり、同一の信号を
サンプリングしてもＡＤＣ１とＡＤＣ２とで出力信号に
差が生じる。例えば、Ａ／Ｄ変換が８ビットで、ＡＤＣ
１の出力信号が「０００１００００」、ＡＤＣ２の出
力信号が「００００１１１１」の場合、２つの信号
ととの差は「０００００００１」となる。この例は最
下位のビットに差が生じた場合であるが、オフセット差
の大きさによっては信号差が拡大され、前述した図５の
画面の濃淡の差が目立つようになる。
路の動作を説明する。図１の符号およびは図２に示
す信号波形図の符号およびに該当する。アナログの
映像信号はＡＤＣ１およびＡＤＣ２に同時に入力し、
例えば、映像信号の色副搬送波信号の４倍の周波数（Ｎ
ＴＳＣの場合で約3.58MHz ×４＝約14.32MHz）のクロッ
クでそれぞれサンプリングする。２つのＡＤＣの間に
は、前述の如く各コンパレータのリファレンス電圧のば
らつき等に起因するオフセット差があり、同一の信号を
サンプリングしてもＡＤＣ１とＡＤＣ２とで出力信号に
差が生じる。例えば、Ａ／Ｄ変換が８ビットで、ＡＤＣ
１の出力信号が「０００１００００」、ＡＤＣ２の出
力信号が「００００１１１１」の場合、２つの信号
ととの差は「０００００００１」となる。この例は最
下位のビットに差が生じた場合であるが、オフセット差
の大きさによっては信号差が拡大され、前述した図５の
画面の濃淡の差が目立つようになる。
【０００８】このため、映像信号に変動要素のない期
間、例えば、水平同期信号と同期した水平同期信号と同
じ幅の信号（サンプリング信号）を差検出部３に印加
し、差検出部３でＡＤＣ１の出力信号からＡＤＣ２の
出力信号を減算し、差分を検出する。この演算は、
信号および信号のサンプリング値の平均を求め、両
信号の平均値の差を算出するようにする。上述の例では
この差分の信号は「０００００００１」である。差検
出部３よりの信号をメモリ部４に一旦書込み、映像信
号の走査期間中、メモリ部４の信号を読出し、加算部
５に入力し、ＡＤＣ２よりの信号に加算し、信号と
する。なお、メモリ部４はこの信号を次の水平同期信号
時まで保持し、新しい信号の入力にてこれに書替える。
間、例えば、水平同期信号と同期した水平同期信号と同
じ幅の信号（サンプリング信号）を差検出部３に印加
し、差検出部３でＡＤＣ１の出力信号からＡＤＣ２の
出力信号を減算し、差分を検出する。この演算は、
信号および信号のサンプリング値の平均を求め、両
信号の平均値の差を算出するようにする。上述の例では
この差分の信号は「０００００００１」である。差検
出部３よりの信号をメモリ部４に一旦書込み、映像信
号の走査期間中、メモリ部４の信号を読出し、加算部
５に入力し、ＡＤＣ２よりの信号に加算し、信号と
する。なお、メモリ部４はこの信号を次の水平同期信号
時まで保持し、新しい信号の入力にてこれに書替える。
【０００９】これにより、スイッチ６で切換えられる信
号は２つのＡＤＣ間のオフセット差を補正した信号とな
り、例えば、ＡＤＣ１およびＡＤＣ２のサンプリング時
の映像信号が同一レベルで、信号が「１０００００
００」、信号が「０１１１１１１１」の場合、信号
は信号に信号を加算した信号「１０００００００」
となり、Ａ／Ｄ変換による誤差が補正され、前述の図５
に示す如き縦縞は解消する。なお、上記サンプリング信
号は、例えば、映像信号より水平同期信号のみを分
離して生成する、あるいは、水平同期信号に同期した水
平同期信号と略同じ幅に生成した信号である。
号は２つのＡＤＣ間のオフセット差を補正した信号とな
り、例えば、ＡＤＣ１およびＡＤＣ２のサンプリング時
の映像信号が同一レベルで、信号が「１０００００
００」、信号が「０１１１１１１１」の場合、信号
は信号に信号を加算した信号「１０００００００」
となり、Ａ／Ｄ変換による誤差が補正され、前述の図５
に示す如き縦縞は解消する。なお、上記サンプリング信
号は、例えば、映像信号より水平同期信号のみを分
離して生成する、あるいは、水平同期信号に同期した水
平同期信号と略同じ幅に生成した信号である。
【００１０】上記ではＡＤＣを２個並列した例で説明し
たが、必要とするＡ／Ｄ変換速度あるいは使用するＡＤ
Ｃの能力によっては３個以上のＡＤＣを並列し、何れか
のＡＤＣを基準とし、基準のＡＤＣと他のＡＤＣとのオ
フセット差をそれぞれ検出し、それぞれの差分を他のＡ
ＤＣの後段にそれぞれ設けた加算部に印加し、出力信号
に加算するようにしてもよい。
たが、必要とするＡ／Ｄ変換速度あるいは使用するＡＤ
Ｃの能力によっては３個以上のＡＤＣを並列し、何れか
のＡＤＣを基準とし、基準のＡＤＣと他のＡＤＣとのオ
フセット差をそれぞれ検出し、それぞれの差分を他のＡ
ＤＣの後段にそれぞれ設けた加算部に印加し、出力信号
に加算するようにしてもよい。
【００１１】
【発明の効果】以上に説明したように、本発明によるＡ
／Ｄ変換誤差補正回路によれば、Ａ／Ｄ変換速度を上げ
るため複数のＡＤＣで一つの映像信号等を同時にサンプ
リングし、出力を順次切換え、直列にして出力する場合
の、ＡＤＣ間のオフセット差に起因する出力信号の誤差
を補正するので、画面に生じる縦縞が除去され、しか
も、これを簡単な回路構成で実現することができる有用
なものである。
／Ｄ変換誤差補正回路によれば、Ａ／Ｄ変換速度を上げ
るため複数のＡＤＣで一つの映像信号等を同時にサンプ
リングし、出力を順次切換え、直列にして出力する場合
の、ＡＤＣ間のオフセット差に起因する出力信号の誤差
を補正するので、画面に生じる縦縞が除去され、しか
も、これを簡単な回路構成で実現することができる有用
なものである。
【図１】本発明によるＡ／Ｄ変換誤差補正回路の一実施
例の要部ブロック図である。
例の要部ブロック図である。
【図２】図１に示すブロック図のおよびの波形図の
一例である。
一例である。
【図３】従来のＡ／Ｄ変換回路の一例の要部ブロック図
である。
である。
【図４】オフセット差を説明するためのＡ／Ｄ変換回路
の回路構成の一例である。
の回路構成の一例である。
【図５】オフセット差による画面の縦縞を説明する図で
ある。
ある。
１、２ Ａ／Ｄ変換回路（ＡＤＣ） ３ 差検出部 ４ メモリ部 ５ 加算部 ６ スイッチ 11〜14 抵抗器 15〜17 コンパレータ 18 バイナリ変換回路
Claims (7)
- 【請求項１】 複数のＡ／Ｄ変換回路で同一の映像信号
をディジタル信号に変換し、Ａ／Ｄ変換回路よりの信号
を切換えて出力するものにおいて、同一信号入力時の第
１のＡ／Ｄ変換回路の出力信号と他のＡ／Ｄ変換回路の
出力信号との差を検出する差検出部と、差検出部よりの
信号を他のＡ／Ｄ変換回路の出力信号に加算する加算部
を設け、第１のＡ／Ｄ変換回路よりの信号および加算部
よりの信号を順次切換えて出力するようにしたＡ／Ｄ変
換誤差補正回路。 - 【請求項２】 前記差検出部は、前記各Ａ／Ｄ変換回路
で水平同期信号をサンプリングしたときの出力信号の差
を検出する請求項１記載のＡ／Ｄ変換誤差補正回路。 - 【請求項３】 前記差検出部は、前記各Ａ／Ｄ変換回路
で各水平同期信号をサンプリングしたときの出力信号の
差をサンプリングの都度検出する請求項１記載のＡ／Ｄ
変換誤差補正回路。 - 【請求項４】 前記差検出部は、前記各Ａ／Ｄ変換回路
で各水平同期信号を所要回数サンプリングしたときの出
力信号の差の平均値を出力する請求項１記載のＡ／Ｄ変
換誤差補正回路。 - 【請求項５】 前記差検出部は、前記各Ａ／Ｄ変換回路
で各水平同期信号を映像信号の色副搬送波信号の４倍の
周波数でサンプリングしたときの出力信号の差の平均値
を出力する請求項１記載のＡ／Ｄ変換誤差補正回路。 - 【請求項６】 前記差検出部よりの信号を記憶するメモ
リ部を設け、前記加算部によりメモリ部より読出した信
号を所要のＡ／Ｄ変換回路の出力信号に加算するように
した請求項１、請求項２、請求項３、請求項４または請
求項５記載のＡ／Ｄ変換誤差補正回路。 - 【請求項７】 前記メモリ部は、前記差検出部より信号
の出力される都度、新しい信号に書替える請求項６記載
のＡ／Ｄ変換誤差補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18053796A JP3356258B2 (ja) | 1996-07-10 | 1996-07-10 | Ａ／ｄ変換誤差補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18053796A JP3356258B2 (ja) | 1996-07-10 | 1996-07-10 | Ａ／ｄ変換誤差補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1028053A true JPH1028053A (ja) | 1998-01-27 |
| JP3356258B2 JP3356258B2 (ja) | 2002-12-16 |
Family
ID=16085008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18053796A Expired - Fee Related JP3356258B2 (ja) | 1996-07-10 | 1996-07-10 | Ａ／ｄ変換誤差補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3356258B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396334B1 (en) | 2000-08-28 | 2002-05-28 | Marvell International, Ltd. | Charge pump for reference voltages in analog to digital converter |
| US6400214B1 (en) | 2000-08-28 | 2002-06-04 | Marvell International, Ltd. | Switched capacitor filter for reference voltages in analog to digital converter |
| US6417725B1 (en) | 2000-08-28 | 2002-07-09 | Marvell International, Ltd. | High speed reference buffer |
| US6545628B1 (en) | 2000-08-22 | 2003-04-08 | Marvell International, Ltd. | Analog-to-digital converter with enhanced differential non-linearity |
| JP2011146952A (ja) * | 2010-01-15 | 2011-07-28 | Nec Corp | Ａｄ変換器 |
| US10084464B1 (en) | 2017-11-10 | 2018-09-25 | Mitsubishi Electric Corporation | Ad converter, semiconductor integrated circuit, and rotation detector |
-
1996
- 1996-07-10 JP JP18053796A patent/JP3356258B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545628B1 (en) | 2000-08-22 | 2003-04-08 | Marvell International, Ltd. | Analog-to-digital converter with enhanced differential non-linearity |
| US6396334B1 (en) | 2000-08-28 | 2002-05-28 | Marvell International, Ltd. | Charge pump for reference voltages in analog to digital converter |
| US6400214B1 (en) | 2000-08-28 | 2002-06-04 | Marvell International, Ltd. | Switched capacitor filter for reference voltages in analog to digital converter |
| US6417725B1 (en) | 2000-08-28 | 2002-07-09 | Marvell International, Ltd. | High speed reference buffer |
| JP2011146952A (ja) * | 2010-01-15 | 2011-07-28 | Nec Corp | Ａｄ変換器 |
| US10084464B1 (en) | 2017-11-10 | 2018-09-25 | Mitsubishi Electric Corporation | Ad converter, semiconductor integrated circuit, and rotation detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3356258B2 (ja) | 2002-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2241620A (en) | Delay devices | |
| WO2009090703A1 (ja) | ランプ波出力回路、アナログデジタル変換回路、及びカメラ | |
| GB2214738A (en) | Analog to digital converter | |
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH0125276B2 (ja) | ||
| US4095259A (en) | Video signal converting system having quantization noise reduction | |
| JP3356258B2 (ja) | Ａ／ｄ変換誤差補正回路 | |
| GB2144302A (en) | Signal processing circuit | |
| US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
| JP2756851B2 (ja) | デジタルクランプ回路 | |
| US4768015A (en) | A/D converter for video signal | |
| KR100276784B1 (ko) | 데이터-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법 및 아날로그-디지틀 변환 회로 | |
| JPS60107932A (ja) | アナログ・デイジタル変換装置 | |
| JP3782911B2 (ja) | Ａｄコンバータ回路 | |
| US5532758A (en) | Feedback clamp circuit for analog-to-digital conversion | |
| JP4588278B2 (ja) | アナログ−デジタル変換器 | |
| JPH08330961A (ja) | Ａ／ｄ変換器 | |
| JP2932973B2 (ja) | アナログディジタル変換回路 | |
| JPS63278471A (ja) | ビデオ信号のクランプ回路 | |
| JP3355556B2 (ja) | Ａ／ｄ変換回路 | |
| JPH06237172A (ja) | アナログ−ディジタル コンバータのドリフト補正方法 | |
| JP2770854B2 (ja) | 直流再生回路 | |
| JPH08228152A (ja) | Ａ／ｄ変換回路 | |
| JPH0537376A (ja) | Ａｄ変換器 | |
| JPH09233424A (ja) | 映像信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |