JP2659194B2 - 電源回路 - Google Patents

電源回路

Info

Publication number
JP2659194B2
JP2659194B2 JP62210183A JP21018387A JP2659194B2 JP 2659194 B2 JP2659194 B2 JP 2659194B2 JP 62210183 A JP62210183 A JP 62210183A JP 21018387 A JP21018387 A JP 21018387A JP 2659194 B2 JP2659194 B2 JP 2659194B2
Authority
JP
Japan
Prior art keywords
power supply
cpu
voltage
supply circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62210183A
Other languages
English (en)
Other versions
JPS6455013A (en
Inventor
由隆 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62210183A priority Critical patent/JP2659194B2/ja
Publication of JPS6455013A publication Critical patent/JPS6455013A/ja
Application granted granted Critical
Publication of JP2659194B2 publication Critical patent/JP2659194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は中央演算処理装置を用いた電子機器の電源回
路に関する。
[従来の技術] 一般に、中央演算処理装置(CPU)をCPUの周辺機器の
制御用に用いる電子機器では、電源電圧が所定電圧以下
になると、CPUが暴走したり、ランダムアクセスメモリ
(RAM)などに記憶されているデータが消失するので、
電源回路に電圧監視用の電圧検出回路を設けている。
この電圧検出回路により電源回路が所定電圧以下にな
ったことを検出すると、電源回路は電源をオフし、か
つ、リセット回路により電子機器を構成する各装置にリ
セットをかけていた。
[発明が解決しようとする問題点] リセット回路や電圧回路は従来よりよく知られている
が回路構成が複雑であり、かつ、装置スペースが大きく
なるという問題点があった。
そこで、本発明の目的はこのような問題点を解決し、
リセット機能や電圧検出機能を有する小型の電源回路を
提供することにある。
[問題点を解決するための手段] このような目的を達成するために、本発明は、機器に
電力を供給する直流電源と、該直流電源の出力レベルを
検出する検出手段と、当該検出された前記直流電源の出
力レベルが所定範囲内にあるか否かを判定する判定手段
と、該判定手段の判定により、前記出力レベルが前記所
定範囲内にないときは、前記機器に対してリセットを指
示するリセット信号を送信してから所定時間経過後に、
前記直流電源から前記機器への電力供給を遮断するため
の信号を出力する遮断手段とを具えたことを特徴とす
る。
さらに本発明は、前記検出手段は、前記直流電源のア
ナログ出力を、デジタル出力に変換した値により出力レ
ベルを検出することを特徴とする。
[作 用] 本発明は、直流電源の電圧レベルをアナログ−デジタ
ル変換器によりデジタル値に変換し、このデジタル値を
中央演算処理装置により比較して、この比較結果に応じ
て中央演算処理装置により直流電源のオン・オフの指示
を行うようにしたので、直流電源のオフの指示に先立っ
て中央演算処理装置からリセットの指示に加えて、各種
の処理についての指示を出力することも可能であり、小
型で、かつ、機器のリセット機能をも有する電源回路を
提供することができる。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明す
る。
第1図は本発明実施例の構成の一例を示す。
CPUを用いる機器といてポータブルのワードプロセッ
サを例に取り本実施例を説明する。第1図において、21
はCPUであり、装置全体の制御を行う。22はゲートアレ
イであり、後述のCPUと制御情報の授受を行う。23はポ
ータブルのワードプロセッサと外部機器を接続するため
のインターフェース(I/O)である。24は情報を入力す
るキーボード、25は情報を表示する液晶表示器(LCD)
である。
26はCPU21の演算処理に係わる情報を記憶するランダ
ムアクセスメモリ(RAM)である。27はCPU21が実行する
制御プログラムを記憶したリードオンメモリ(ROM)で
ある。
29はプリンタであり、プリンタコントローラ28の制御
のもとに情報を印刷する。
上述の機器は従来よりよく知られているものを用いる
ことができる。
1点鎖線ブロック100は本発明に係わる電源回路であ
り、電源回路1は上述の各機器に対して駆動電圧を供給
する。
次に、この電源回路100の詳細な回路構成について説
明する。
1−1はCPUであり、CPU11はリセット信号発生手段お
よび遮断手段としての機能を果たす。
12はアナログ−デジタル(A/D)変換器であり、電源1
4の電圧をデジタル化する。13は電源をオンする電源ス
イッチである。14は上述の機器21〜29に電力を供給する
直流電源である。
15はトランジスタであり、電源14のオン・オフを行
う。16はROMであり、CPU11が実行する制御手順(第2図
参照)を記憶している。
第2図は第1図CPU11が実行する制御手順の一例を示
す。第2図を参照しながら電源回路100の動作を説明す
る。
操作者が電源スイッチ13を押下すると、信号線P4を介
してレベル“L"の信号がCPU11に送られる。CPU11はこの
信号を入力して電源スイッチ13の押下を確認する(ステ
ップS1)。次に、CPU11はA/Dコンバータ12によりデジタ
ル化された電圧値を信号線P3を介して読み取り、電源14
の電圧が所定電圧以内にあるか否かを確認する。本例に
おいては上限値を4.5V、下限値を4Vとする(ステップS2
〜S6)。
次に、電源スイッチ13の押下がないことを確認し(ス
テップS7)、以下、ステップS2〜S7の手順を繰り返すこ
とによりCPU11は電源14の電圧を監視する。このループ
(ステップS2〜S7)の中で電源のの電圧が第1下限電圧
(4V)以下もしくは電圧が上限電圧以上になったとき
は、CPU11は信号線P1,ゲートアレイ22を介してCPUに対
してリセット信号を送り、システムを初期状態に戻した
後に信号線P2を介してオフ信号をトランジスタ15に送
り、電源14のシステムへの電力供給をオフする(ステッ
プS8〜S9)。
さらに、電源14がオンの状態で操作者が電源スイッチ
13を押下すると、ステップS7で電源スイッチ13の押下が
検出され、上述と同様にCPU11はリセット信号を発生
し、電源14をオフする。
なお、本実施例では電圧を監視とリセット信号の発生
をCPU11により行う例を示したが、電源電圧の値に応じ
て特定の機器を停止することも可能である。これには、
特定機器供給ラインをスイッチにより遮断することによ
り簡単に実行できる。また、CPU21からの電源オフ指令
をCPU11が受け取り、電源オフすることも可能である。
さらに、本実施例ではCPU11が実行する第2図の電圧監
視プログラムをROM16に記憶しておくようにしている
が、ROM16に代わり不揮発性のRAMを用いてキーボード24
から入力する電圧監視プログラムを不揮発性のRAMへ記
憶するようにすればハード構成を変更することなく電源
オン・オフに関する種々のシーケンスを組むことが可能
となる。
[発明の効果] 以上説明したように、本発明によれば、CPUを用いて
電圧監視を行うようにしたので、複雑なハード構成を用
いることなく、簡単な構成で電源のシーケンス回路を設
定でき、電源回路の小型化,低コスト化に寄与できると
いう効果が得られる。
【図面の簡単な説明】
第1図は本発明実施例の構成の一例を示すブロック図、 第2図は本発明実施例の動作手順の一例を示すフローチ
ャートである。 100……電源回路、 11,21……CPU、 12……A/Dコンバータ、 13……電源スイッチ、 14……電源、 15……トランジスタ、 16……ROM。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】機器に電力を供給する直流電源と、 該直流電源の出力レベルを検出する検出手段と、 当該検出された前記直流電源の出力レベルが所定範囲内
    にあるか否かを判定する判定手段と、 該判定手段の判定により、前記出力レベルが前記所定範
    囲内にないときは、前記機器に対してリセットを指示す
    るリセット信号を送信してから所定時間経過後に、前記
    直流電源から前記機器への電力供給を遮断するための信
    号を出力する遮断手段と を具えたことを特徴とする電源回路。
  2. 【請求項2】前記検出手段は、前記直流電源のアナログ
    出力を、デジタル出力に変換した値により出力レベルを
    検出することを特徴とする特許請求の範囲第1項に記載
    の電源回路。
JP62210183A 1987-08-26 1987-08-26 電源回路 Expired - Fee Related JP2659194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62210183A JP2659194B2 (ja) 1987-08-26 1987-08-26 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62210183A JP2659194B2 (ja) 1987-08-26 1987-08-26 電源回路

Publications (2)

Publication Number Publication Date
JPS6455013A JPS6455013A (en) 1989-03-02
JP2659194B2 true JP2659194B2 (ja) 1997-09-30

Family

ID=16585158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62210183A Expired - Fee Related JP2659194B2 (ja) 1987-08-26 1987-08-26 電源回路

Country Status (1)

Country Link
JP (1) JP2659194B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5201824A (en) * 1989-10-06 1993-04-13 Alps Electric Co., Ltd. Push button switch
JP2557557Y2 (ja) * 1991-02-12 1997-12-10 ミネベア株式会社 キースイッチ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162924A (en) * 1980-05-16 1981-12-15 Hitachi Electronics Voltage monitoring device for power source
JPS61258627A (ja) * 1985-05-07 1986-11-17 富士通株式会社 電源制御回路

Also Published As

Publication number Publication date
JPS6455013A (en) 1989-03-02

Similar Documents

Publication Publication Date Title
KR970002550A (ko) 정보처리장치 및 그 제어 방법
US5592583A (en) Voice output device for outputting vocal instructions when the waiting time for a key input operation exceeds a set time limit
JP2659194B2 (ja) 電源回路
KR960024874A (ko) 마이컴을 이용한 디스플레이 장치의 암호 설정 장치 및 암호 설정 방법
US5778205A (en) Data communication system and portable data processing terminal used therein
KR20040095510A (ko) 컴퓨터
JP4543323B2 (ja) プログラマブルコントローラおよびユーザ認証装置
JP2646648B2 (ja) 携帯用電話装置
KR0173408B1 (ko) 통신단말장치의 모래시계기능 구현방법
JPH09282030A (ja) シーケンス制御装置
JPH0256620A (ja) 端末装置の表示装置
JPH03156515A (ja) システムリセツト回路方式
JPH04335318A (ja) 液晶ディスプレイを有する情報処理装置
JPS60217453A (ja) ワ−ドプロセツサ
JPS60217402A (ja) シ−ケンサ
JPS6151526A (ja) ロ−ドセル秤
JPH01291126A (ja) 重量測定装置
JPH06242857A (ja) 電源制御装置
JP2827237B2 (ja) 電子機器テスト回路
JPH0962404A (ja) 電源制御装置
KR970068406A (ko) 간이교환 장치의 국선신호 설정방법
JPH02272951A (ja) 情報処理装置
JPH1078832A (ja) シャットダウン装置
JPS62266609A (ja) 電子計算機
JPH1144747A (ja) 測定器における信号変換装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees