JP2655617B2 - 折り返し回路 - Google Patents
折り返し回路Info
- Publication number
- JP2655617B2 JP2655617B2 JP1227106A JP22710689A JP2655617B2 JP 2655617 B2 JP2655617 B2 JP 2655617B2 JP 1227106 A JP1227106 A JP 1227106A JP 22710689 A JP22710689 A JP 22710689A JP 2655617 B2 JP2655617 B2 JP 2655617B2
- Authority
- JP
- Japan
- Prior art keywords
- ami
- data
- terminal
- digital
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ信号の折り返し回路に関する。
従来の折り返し回路は、リレーを使用して実現されて
いる。
いる。
従来の折り返し回路は、リレーで構成されているので
消費電力が大きく、実装面積も大きいという欠点があ
る。
消費電力が大きく、実装面積も大きいという欠点があ
る。
本発明の目的は、消費電力が小さく、更に実装面積も
小さく、安定で安価な折り返し回路を提供することにあ
る。
小さく、安定で安価な折り返し回路を提供することにあ
る。
本発明の折り返し回路は、送信データの入力端と線路
送信端および折り返し回路の入力端との間に設けてあり
通信および折り返しの切り換えを指示する制御信号に応
答して前記送信データを前記線路送信端および前記折り
返し回路の入力端のいずれか一方にのみ接続する第１の
トランジスタスイッチ回路と、前記折り返し回路の出力
を前記制御信号に応答して切断する第２のトランジスタ
スイッチ回路と、該第２のトランジスタスイッチ回路を
介して前記折り返し回路の出力端に接続したデータ識別
回路の入力端と線路受信端との間に設けており前記制御
信号に応答して該データ識別回路の入力端および該線路
受信端との間の接続を接断する第３トランジスタスイッ
チ回路とを備えている。
送信端および折り返し回路の入力端との間に設けてあり
通信および折り返しの切り換えを指示する制御信号に応
答して前記送信データを前記線路送信端および前記折り
返し回路の入力端のいずれか一方にのみ接続する第１の
トランジスタスイッチ回路と、前記折り返し回路の出力
を前記制御信号に応答して切断する第２のトランジスタ
スイッチ回路と、該第２のトランジスタスイッチ回路を
介して前記折り返し回路の出力端に接続したデータ識別
回路の入力端と線路受信端との間に設けており前記制御
信号に応答して該データ識別回路の入力端および該線路
受信端との間の接続を接断する第３トランジスタスイッ
チ回路とを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図であり、第２図は
本実施例の動作を説明するための信号波形図である。第
１図において、参照番号１はAMIプラス側データ入力用
の端子、２はAMIマイナス側データ入力用の端子、３は
制御入力用の端子、４はAMIプラス側データ出力用の端
子、５はAMIマイナス側データ出力用の端子、６は線路
送信端、７は線路受信端、８はインバータ回路、９はAM
Iプラス側のコンパレータ、10はAMIマイナス側のコンパ
レータ、R1〜R4は電流制限用の抵抗、R5〜R8は第１の基
準電位設定用の抵抗、R9〜R10は第２の基準電位設定用
の抵抗、R11〜R13は折り返し電位設定用の抵抗、Tr1はA
MIプラス側データ出力用のトランジスタ、Tr2はAMIマイ
ナス側データ出力用のトランジスタ、Tr3〜Tr6は制御用
のトランジスタ、SW1〜SW4は制御スイッチ、T1は送信用
のトランス、T2は受信用のトランスをそれぞれ示す。
本実施例の動作を説明するための信号波形図である。第
１図において、参照番号１はAMIプラス側データ入力用
の端子、２はAMIマイナス側データ入力用の端子、３は
制御入力用の端子、４はAMIプラス側データ出力用の端
子、５はAMIマイナス側データ出力用の端子、６は線路
送信端、７は線路受信端、８はインバータ回路、９はAM
Iプラス側のコンパレータ、10はAMIマイナス側のコンパ
レータ、R1〜R4は電流制限用の抵抗、R5〜R8は第１の基
準電位設定用の抵抗、R9〜R10は第２の基準電位設定用
の抵抗、R11〜R13は折り返し電位設定用の抵抗、Tr1はA
MIプラス側データ出力用のトランジスタ、Tr2はAMIマイ
ナス側データ出力用のトランジスタ、Tr3〜Tr6は制御用
のトランジスタ、SW1〜SW4は制御スイッチ、T1は送信用
のトランス、T2は受信用のトランスをそれぞれ示す。
第１図において、端子３の制御入力信号がＬレベルに
なると、インバータ回路８からＨレベルが送出されて、
Tr5およびTr6とSW3およびSW4とをオンにし、Tr3およびT
r4とSW1およびSW2とをオフにする。この時、端子１また
は端子２がＨレベルになると、Tr1またはTr2がオンとな
りトランスT1の１次巻線の中点と片端に電圧が現れ線路
送信端６を介してデータが線路に送出される。また、線
路受信端７に入力された受信データは、トランスT2を介
して抵抗R5〜R8により設定している第１の基準電位とコ
ンパレータ９および10で比較され、端子４または端子５
から比較結果が出力される。したがって、端子３がＬレ
ベルの場合には、端子１または端子２のデータが線路送
信端６に出力され、線路受信端７のデータが端子４また
は端子５に出力され、通常の通信モードとなる。通常の
通信モードの時SW1およびSW2はオフになっているから端
子１または端子２のデータが端子４または端子５に折り
返ることはない。
なると、インバータ回路８からＨレベルが送出されて、
Tr5およびTr6とSW3およびSW4とをオンにし、Tr3およびT
r4とSW1およびSW2とをオフにする。この時、端子１また
は端子２がＨレベルになると、Tr1またはTr2がオンとな
りトランスT1の１次巻線の中点と片端に電圧が現れ線路
送信端６を介してデータが線路に送出される。また、線
路受信端７に入力された受信データは、トランスT2を介
して抵抗R5〜R8により設定している第１の基準電位とコ
ンパレータ９および10で比較され、端子４または端子５
から比較結果が出力される。したがって、端子３がＬレ
ベルの場合には、端子１または端子２のデータが線路送
信端６に出力され、線路受信端７のデータが端子４また
は端子５に出力され、通常の通信モードとなる。通常の
通信モードの時SW1およびSW2はオフになっているから端
子１または端子２のデータが端子４または端子５に折り
返ることはない。
端子３がＨレベルになると、Tr5およびTr6とSW3およ
びSW4とがオフになり、Tr3およびTr4とSW1およびSW2と
がオンとなる。この時、端子１または端子２がＨレベル
になると、Tr1またはTr2がオンとなり抵抗R13のどちら
かが片端の電位をさげる。抵抗R13両端の電位はそれぞ
れコンパレータ９および10の入力電位になっている。し
たがって、この点の電位を変えることは相対的にコンパ
レータ９または10の比較電位変えることであり、これに
より端子１または端子２のデータが、端子４または端子
５に折り返して出力される。この時の各部の信号波形を
第２図に示す。第２図より端子１データが端子４に、ま
た端子２データが端子５に折り返っていることがわかる
（注、端子４と端子５との出力はそれぞれ端子１と端子
２との入力に対して反転している。）。
びSW4とがオフになり、Tr3およびTr4とSW1およびSW2と
がオンとなる。この時、端子１または端子２がＨレベル
になると、Tr1またはTr2がオンとなり抵抗R13のどちら
かが片端の電位をさげる。抵抗R13両端の電位はそれぞ
れコンパレータ９および10の入力電位になっている。し
たがって、この点の電位を変えることは相対的にコンパ
レータ９または10の比較電位変えることであり、これに
より端子１または端子２のデータが、端子４または端子
５に折り返して出力される。この時の各部の信号波形を
第２図に示す。第２図より端子１データが端子４に、ま
た端子２データが端子５に折り返っていることがわかる
（注、端子４と端子５との出力はそれぞれ端子１と端子
２との入力に対して反転している。）。
なお、端子３がＬレベルになると、Tr5・Tr6がオフし
ているため、トランスT1の１次側が開放となり、線路送
信端６は無信号状態となる。また、SW3・SW4はオフして
いるため線路受信端７に入力データはコンパレータ９・
10側には伝達されない。
ているため、トランスT1の１次側が開放となり、線路送
信端６は無信号状態となる。また、SW3・SW4はオフして
いるため線路受信端７に入力データはコンパレータ９・
10側には伝達されない。
なお、制御スイッチSW1〜SW4は、CMOS集積回路で実現
してある。
してある。
以上説明したように本発明によれば、消費電力が小さ
く、更に実装面積も小さく、安定で安価な折り返し回路
を実現できる。
く、更に実装面積も小さく、安定で安価な折り返し回路
を実現できる。
第１図は本発明の実施例の回路図、第２図は本発明の実
施例における各部の信号波形図である。 １〜５……端子、６……線路送信端、７……線路受信
端、８……インバータ回路、9,10……コンパレータ、R1
〜R13……抵抗、Tr1〜Tr6……トランジスタ、SW1〜SW4
……制御スイッチ、T1,T2……送信トランス。
施例における各部の信号波形図である。 １〜５……端子、６……線路送信端、７……線路受信
端、８……インバータ回路、9,10……コンパレータ、R1
〜R13……抵抗、Tr1〜Tr6……トランジスタ、SW1〜SW4
……制御スイッチ、T1,T2……送信トランス。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−42328（ＪＰ，Ａ) 特開 昭55−100758（ＪＰ，Ａ) 特開 昭59−207767（ＪＰ，Ａ)
Claims (2)
- 【請求項１】ディジタル送信データが入力される入力端
と、 前記ディジタル送信データをAMI送信データに変換するA
MI変換部と、 前記AMI送信データを送信するAMI送信端と、 AMI受信データを受信するAMI受信端と、 前記AMI受信データをディジタル受信データに変換する
ディジタル受信データ変換部と、 前記ディジタル受信データを送出する出力端と、 前記入力端とAMI変換部との間に配置され、外部から与
えられる制御信号に応じて前記AMI変換部への送出およ
び前記ディジタル受信データ変換部の入力側いずれか一
方にのみ接続するスイッチ回路と を備えている折り返し回路において、 前記ディジタル受信データ変換部は、コンパレータと該
コンパレータに接続される基準電源とを含み、 前記折り返し回路は、さらに前記スイッチ回路と前記デ
ィジタル受信データ変換部の間に配置され、前記ディジ
タル送信データの電位を前記コンパレータの差動電位に
変換するレベル変換回路を備え、 前記ディジタル送信データが折り返される場合に、前記
ディジタル送信データの波形が維持されて前記出力端よ
り出力されること特徴とする折り返し回路。 - 【請求項２】前記入力端と、前記AMI送信端と、前記出
力端と、前記AMI受信端はそれぞれ正負の両極データの
各局性ごとに対をなして設けてあることを特徴とする請
求項（１）記載の折り返し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227106A JP2655617B2 (ja) | 1989-08-31 | 1989-08-31 | 折り返し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227106A JP2655617B2 (ja) | 1989-08-31 | 1989-08-31 | 折り返し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389649A JPH0389649A (ja) | 1991-04-15 |
| JP2655617B2 true JP2655617B2 (ja) | 1997-09-24 |
Family
ID=16855572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1227106A Expired - Lifetime JP2655617B2 (ja) | 1989-08-31 | 1989-08-31 | 折り返し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655617B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55100758A (en) * | 1979-01-26 | 1980-07-31 | Nec Corp | Fault-point orientation system |
| JPS5842328A (ja) * | 1981-09-07 | 1983-03-11 | Hitachi Ltd | 遠隔折返し制御方式 |
| JPS59207767A (ja) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | 遠隔折返しル−プ確立認識方式 |
-
1989
- 1989-08-31 JP JP1227106A patent/JP2655617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0389649A (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| JPH07312629A (ja) | 電話加入者回路 | |
| JP2655617B2 (ja) | 折り返し回路 | |
| JP2885472B2 (ja) | ディジタル伝送装置 | |
| JPS59160336A (ja) | 折り返し回路 | |
| JP3747636B2 (ja) | 遠隔監視制御システムのリレー端末器 | |
| JP3345919B2 (ja) | リモコン装置 | |
| JPH04358493A (ja) | ２極性信号ドライブ／レシーブ方式 | |
| JP3525480B2 (ja) | 側音低減回路 | |
| JP4144158B2 (ja) | Ｄｓｕ内蔵ｉｓｄｎ端末装置 | |
| JPH0332121Y2 (ja) | ||
| JPH042479Y2 (ja) | ||
| KR950009006Y1 (ko) | 사설교환기의 국선접속회로 | |
| JPS631485Y2 (ja) | ||
| JP2685765B2 (ja) | ダイヤルパルス安定送出回路 | |
| JPS599471Y2 (ja) | ダイヤル信号変換回路 | |
| JPS5873256A (ja) | 送受信回路 | |
| JPH09205494A (ja) | ノーリンギング通信用網制御装置 | |
| JPS61218253A (ja) | パルスダイヤル回路網 | |
| JPS6084051A (ja) | 折り返し回路 | |
| JP2002176663A (ja) | ダイヤルパルス送出回路 | |
| JPH05292228A (ja) | 直流受電回路 | |
| JPS60105352A (ja) | 電話機回路 | |
| JPH03188713A (ja) | 接点入力回路 | |
| JPS6268324A (ja) | バイポ−ラ信号駆動回路 |