JP2651217B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JP2651217B2 JP2651217B2 JP63271783A JP27178388A JP2651217B2 JP 2651217 B2 JP2651217 B2 JP 2651217B2 JP 63271783 A JP63271783 A JP 63271783A JP 27178388 A JP27178388 A JP 27178388A JP 2651217 B2 JP2651217 B2 JP 2651217B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- defective
- address
- data
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ICカード、特にEEPROM内蔵マイクロコントローラを搭
載したICカードのEEPROM（電気的消去再書き込み可能読
み出し専用記憶装置）の書き込み処理時に発生するデー
タ領域の不良箇所の対処方式に関し、 該EEPROMのデータ領域に不良箇所が発生した場合、外
部制御手段により、一群のデータ領域全体を使用不能に
することなく、該マイクロコントローラ独自の制御によ
り、不良箇所のデータ領域のみを使用不能にすることを
目的とし、 EEPROMと制御部とを具備し、該EEPROMはデータ領域
と、不良箇所カウント領域と、不良箇所アドレス書込み
領域と、不良箇所代行領域とを有し、前記制御部は、前
記データ領域の書き込み処理時に、該データ領域に不良
箇所を発見した場合、前記不良箇所を発見する毎に不良
箇所カウント領域の書き換えをし、前記不良箇所のアド
レスを不良箇所アドレス書き込み領域に登録し、前記不
良箇所のアドレスの代行をする不良箇所代行領域にデー
タを書き込み、以後不良箇所のアドレスに書き込み又は
読み出し処理があったときに、前記不良箇所代行領域に
対して書き込み又は読み出し処理をすることを含み構成
する。
載したICカードのEEPROM（電気的消去再書き込み可能読
み出し専用記憶装置）の書き込み処理時に発生するデー
タ領域の不良箇所の対処方式に関し、 該EEPROMのデータ領域に不良箇所が発生した場合、外
部制御手段により、一群のデータ領域全体を使用不能に
することなく、該マイクロコントローラ独自の制御によ
り、不良箇所のデータ領域のみを使用不能にすることを
目的とし、 EEPROMと制御部とを具備し、該EEPROMはデータ領域
と、不良箇所カウント領域と、不良箇所アドレス書込み
領域と、不良箇所代行領域とを有し、前記制御部は、前
記データ領域の書き込み処理時に、該データ領域に不良
箇所を発見した場合、前記不良箇所を発見する毎に不良
箇所カウント領域の書き換えをし、前記不良箇所のアド
レスを不良箇所アドレス書き込み領域に登録し、前記不
良箇所のアドレスの代行をする不良箇所代行領域にデー
タを書き込み、以後不良箇所のアドレスに書き込み又は
読み出し処理があったときに、前記不良箇所代行領域に
対して書き込み又は読み出し処理をすることを含み構成
する。
本発明はICカードに関するものであり、更に詳しく言
えばEEPROM内蔵マイクロコントローラを搭載したICカー
ドのEEPROM（Electrically Erasable Programmable Rea
d Only Memory）の書き込み又は読み出し処理中に発生
するデータ領域の不良箇所に対する処理方式に関するも
のである。
えばEEPROM内蔵マイクロコントローラを搭載したICカー
ドのEEPROM（Electrically Erasable Programmable Rea
d Only Memory）の書き込み又は読み出し処理中に発生
するデータ領域の不良箇所に対する処理方式に関するも
のである。
近年、EEPROMを内蔵したマイクロコントローラがICカ
ードや家電製品等に多く組み込まれている。特にCPU,RO
M,RAM及びEEPROMを搭載した多機能ICカードが飛躍的に
開発されている。
ードや家電製品等に多く組み込まれている。特にCPU,RO
M,RAM及びEEPROMを搭載した多機能ICカードが飛躍的に
開発されている。
しかし、EEPROMの情報書き換え回数が多くなるとその
データ保持特性が劣化し、データ領域に不良箇所を生ず
るという問題がある。
データ保持特性が劣化し、データ領域に不良箇所を生ず
るという問題がある。
そこで、ICカード等のEEPROM内蔵マイクロコントロー
ラのデータ領域の不良箇所に対する処理方法の要求があ
る。
ラのデータ領域の不良箇所に対する処理方法の要求があ
る。
第５図（ａ）〜（ｃ）は、従来例aICカードのデータ
領域不良箇所の対処方式に係る説明図である。
領域不良箇所の対処方式に係る説明図である。
同図（ａ）は、ICカードシステムを模式する図を示し
ている。
ている。
図において、１はチップマイクロコントローラ1aを内
蔵する現金管理カード等ICカードである。２は、ICカー
ド１の専用端末機であり、３は、ICカード１の１チップ
マイクロコントローラ1aを制御するホストコンピュータ
である。
蔵する現金管理カード等ICカードである。２は、ICカー
ド１の専用端末機であり、３は、ICカード１の１チップ
マイクロコントローラ1aを制御するホストコンピュータ
である。
なお、ICカードは、顧客の使用態様によって例えば銀
行口座の入出金や残高等を管理する場合、専用端末機２
に接続され、該専用端末機２と１チップマイクロコント
ローラ1aとの間で入出金データ等情報の書き込み又は読
み出し処理がされる。
行口座の入出金や残高等を管理する場合、専用端末機２
に接続され、該専用端末機２と１チップマイクロコント
ローラ1aとの間で入出金データ等情報の書き込み又は読
み出し処理がされる。
同図（ｂ）はICカードに搭載される１チップマイクロ
コントローラ1aを模式する構成図を示している。
コントローラ1aを模式する構成図を示している。
図において、４はRAM（随時書き込み読み出し専用メ
モリ）、５はROM（読み出し専用メモリ）、６はCPU（中
央演算処理装置）、７はEEPROM（電気的消去可能な読み
出し専用メモリ）、L1は外部データ入出力線、L2は制御
線をそれぞれ示している。
モリ）、５はROM（読み出し専用メモリ）、６はCPU（中
央演算処理装置）、７はEEPROM（電気的消去可能な読み
出し専用メモリ）、L1は外部データ入出力線、L2は制御
線をそれぞれ示している。
同図（ｃ）は１チップマイクロコントローラ1aのEEPR
OM7のデータ領域を模式する図を示している。
OM7のデータ領域を模式する図を示している。
図において８はデータ領域であり、一群のデータ領域
NO1〜NOn毎に分割されている。９は、EEPROMセル容量抜
け等を原因とするデータ領域の不良箇所である。
NO1〜NOn毎に分割されている。９は、EEPROMセル容量抜
け等を原因とするデータ領域の不良箇所である。
ところで従来例によれば、第５図（ａ）のICカードシ
ステムにおいて、ICカードのEEPROM7のデータ領域の書
き込み処理中に同図（ｃ）のNO1のデータ領域に不良箇
所９を発見した場合、ICカード１のCPUは、専用端末機
２を介して、ホストコンピュータ３にエラーコードを送
信する。
ステムにおいて、ICカードのEEPROM7のデータ領域の書
き込み処理中に同図（ｃ）のNO1のデータ領域に不良箇
所９を発見した場合、ICカード１のCPUは、専用端末機
２を介して、ホストコンピュータ３にエラーコードを送
信する。
ここで、ホストコンピュータ３はICカード１に対して
EEPROM7の一群のデータ領域NO1全体の使用を不可能に
し、またはICカード１その物の交換要求処理をする。
EEPROM7の一群のデータ領域NO1全体の使用を不可能に
し、またはICカード１その物の交換要求処理をする。
このためICカード１の多くのEEPROMデータ領域８を無
駄にしたり、ICカード１の使用期間を著しく短くするこ
とがある。また、顧客が所持するICカード１毎に、かつ
データ領域８に不良箇所が発生する毎に、ホストコンピ
ュータ３がデータ領域不良箇所の直接処理をしてなくて
はならず、ホストコンピュータの処理負担が増加すると
いう問題がある。
駄にしたり、ICカード１の使用期間を著しく短くするこ
とがある。また、顧客が所持するICカード１毎に、かつ
データ領域８に不良箇所が発生する毎に、ホストコンピ
ュータ３がデータ領域不良箇所の直接処理をしてなくて
はならず、ホストコンピュータの処理負担が増加すると
いう問題がある。
本発明は、かかる従来例の問題点に鑑みて創作された
ものであり、EEPROMのデータ領域に不良箇所が発生した
場合、外部制御手段による一群のデータ領域全体を使用
不能にすることなく、マイクロコントローラ独自の制御
により、不良箇所のデータ領域のみを使用不能にするこ
とを可能とするICカードの提供を目的とする。
ものであり、EEPROMのデータ領域に不良箇所が発生した
場合、外部制御手段による一群のデータ領域全体を使用
不能にすることなく、マイクロコントローラ独自の制御
により、不良箇所のデータ領域のみを使用不能にするこ
とを可能とするICカードの提供を目的とする。
本発明のICカードは、その原理図を第１図に、その一
実施例を第２〜４図に示すように、EEPROM27と制御部27
bとを具備し、該EEPROM27はデータ領域11と、不良箇所
カウント領域13と、不良箇所アドレス書込み領域14と、
不良箇所代行領域15とを有し、前記制御部27bは、前記
データ領域11の書き込み処理時に、該データ領域11に不
良箇所12を発見した場合、前記不良箇所12を発見する毎
に不良箇所カウント領域13の書き換えをし、前記不良箇
所12のアドレスAddxを不良箇所アドレス書き込み領域14
に登録し、前記不良箇所12のアドレスAddxの代行をする
不良箇所代行領域15にデータを書き込み、以後不良箇所
12のアドレスAddxに書き込み又は読み出し処理があった
ときに、前記不良箇所代行領域15に対して書き込み又は
読み出し処理をすることを特徴とし、上記目的を達成す
る。
実施例を第２〜４図に示すように、EEPROM27と制御部27
bとを具備し、該EEPROM27はデータ領域11と、不良箇所
カウント領域13と、不良箇所アドレス書込み領域14と、
不良箇所代行領域15とを有し、前記制御部27bは、前記
データ領域11の書き込み処理時に、該データ領域11に不
良箇所12を発見した場合、前記不良箇所12を発見する毎
に不良箇所カウント領域13の書き換えをし、前記不良箇
所12のアドレスAddxを不良箇所アドレス書き込み領域14
に登録し、前記不良箇所12のアドレスAddxの代行をする
不良箇所代行領域15にデータを書き込み、以後不良箇所
12のアドレスAddxに書き込み又は読み出し処理があった
ときに、前記不良箇所代行領域15に対して書き込み又は
読み出し処理をすることを特徴とし、上記目的を達成す
る。
本発明によれば、EEPROM内蔵マイクロコントローラ搭
載ICカード（以下ICカードという）21のデータ領域（EE
PROMのデータ領域）11の一部に、不良箇所カウント領域
13と、不良箇所アドレス書き込み領域14と、不良箇所代
行領域15とを割り付けている。
載ICカード（以下ICカードという）21のデータ領域（EE
PROMのデータ領域）11の一部に、不良箇所カウント領域
13と、不良箇所アドレス書き込み領域14と、不良箇所代
行領域15とを割り付けている。
このため、外部からICカードに情報データの書き込み
又は読み出し処理がされた場合、例えば、不良箇所12の
データ領域11のアドレスAddxと、同番地のアドレスAddx
が指定されると、不良箇所カウント領域13の内容がチェ
ックされ、カウンタ値が存在する場合には、不良箇所ア
ドレス書き込み領域14のアドレスAddxがチェックされ、
指定されたアドレスAddxと不良箇所アドレスAddxとが一
致する場合には、不良箇所代行領域15の代行アドレス＃
Addxに自動的に転送され、不良箇所12を避けて、その番
地に情報データの書き込み処理をしたり、その番地から
情報データの読み出し処理をすることができる。
又は読み出し処理がされた場合、例えば、不良箇所12の
データ領域11のアドレスAddxと、同番地のアドレスAddx
が指定されると、不良箇所カウント領域13の内容がチェ
ックされ、カウンタ値が存在する場合には、不良箇所ア
ドレス書き込み領域14のアドレスAddxがチェックされ、
指定されたアドレスAddxと不良箇所アドレスAddxとが一
致する場合には、不良箇所代行領域15の代行アドレス＃
Addxに自動的に転送され、不良箇所12を避けて、その番
地に情報データの書き込み処理をしたり、その番地から
情報データの読み出し処理をすることができる。
次に図を参照しながら本発明の実施例について説明を
する。
する。
第２〜４図は、本発明の実施例に係るICカードを説明
する図であり、第２図は、本発明の実施例のEEPROM内蔵
マイクロコントローラ搭載のICカードに係る構成図を示
している。
する図であり、第２図は、本発明の実施例のEEPROM内蔵
マイクロコントローラ搭載のICカードに係る構成図を示
している。
図において、21は現金管理カードやショッピング管理
カード等に用いられるEEPROM内蔵マイクロコントローラ
を搭載したICカードである。ICカード21は、I/Oポート2
2、割り込み処理回路23、RAM24、ROM25、CPU26、EEPROM
27、EEPROMアドレス発生回路28、EEPROMデータ入出力回
路29及びEEPROM制御信号入出力回路30から構成されてい
る。
カード等に用いられるEEPROM内蔵マイクロコントローラ
を搭載したICカードである。ICカード21は、I/Oポート2
2、割り込み処理回路23、RAM24、ROM25、CPU26、EEPROM
27、EEPROMアドレス発生回路28、EEPROMデータ入出力回
路29及びEEPROM制御信号入出力回路30から構成されてい
る。
なお、ROM25には、EEPROM27のデータ領域11の不良箇
所12の取り出し解釈（発見）やその不良箇所のアドレス
の書き込み処理（実行）などの各種例外処理などを行う
手順（ファームウエア）が記憶されている。
所12の取り出し解釈（発見）やその不良箇所のアドレス
の書き込み処理（実行）などの各種例外処理などを行う
手順（ファームウエア）が記憶されている。
また、EEPROM27は、EEPROMセル27a、制御回路27b、デ
ータ制御部27c、アドレス制御部27dから成り、MOS構造
のトランジスタ等から構成される。なお、EEPROMセル27
aは書き込みデータを電気的に消去したり、プログラム
したりすることができる。
ータ制御部27c、アドレス制御部27dから成り、MOS構造
のトランジスタ等から構成される。なお、EEPROMセル27
aは書き込みデータを電気的に消去したり、プログラム
したりすることができる。
S1は情報番地を指定するアドレス信号、S2は情報内容
を電気信号に変換したデータ信号、S3はデータ書き込み
と読み出しとを区別するリード／ライト信号、S4はEEPR
OM27によるデータ書き込み処理中を示すbusy信号であ
る。S5はEEPROM27からCPU26に割り込み要求をする信号
制御線、S6はCPU26からEEPROM27に割り込み受け付けを
する信号制御線である。L1はユーザの情報等のデータを
入力する外部データ入力線であり、L2は電源、クロッ
ク、リセットおよびアース等の制御線である。
を電気信号に変換したデータ信号、S3はデータ書き込み
と読み出しとを区別するリード／ライト信号、S4はEEPR
OM27によるデータ書き込み処理中を示すbusy信号であ
る。S5はEEPROM27からCPU26に割り込み要求をする信号
制御線、S6はCPU26からEEPROM27に割り込み受け付けを
する信号制御線である。L1はユーザの情報等のデータを
入力する外部データ入力線であり、L2は電源、クロッ
ク、リセットおよびアース等の制御線である。
第３図は、本発明の実施例のICカードのデータ領域不
良箇所の対処方法に係る説明図であり、ICカードに搭載
したEEPROM27のデータ領域を示している。
良箇所の対処方法に係る説明図であり、ICカードに搭載
したEEPROM27のデータ領域を示している。
図において、11aはICカードのデータ領域、すなわちE
EPROM27のデータ領域である。12はICカードのデータ領
域11aに生じた不良箇所であり、CPU26がEEPROMアドレス
発生回路28、アドレス制御27d、EEPROMデータ入出力回
路29、データ制御部27c、EEPROM制御信号入出力回路3
0、制御回路27bを介して、EEPROMセル27aに情報の書き
込みを数回実施し、その書き込み又は読み出し動作がで
きなかった場合について認定されるものである。13は不
良箇所カウント領域であり、ICカード２のデータ領域11
aに不良箇所を発見する毎に、１が加算される。
EPROM27のデータ領域である。12はICカードのデータ領
域11aに生じた不良箇所であり、CPU26がEEPROMアドレス
発生回路28、アドレス制御27d、EEPROMデータ入出力回
路29、データ制御部27c、EEPROM制御信号入出力回路3
0、制御回路27bを介して、EEPROMセル27aに情報の書き
込みを数回実施し、その書き込み又は読み出し動作がで
きなかった場合について認定されるものである。13は不
良箇所カウント領域であり、ICカード２のデータ領域11
aに不良箇所を発見する毎に、１が加算される。
14は、不良箇所アドレス書き込み領域（１〜ｎ）であ
り、Addxは不良箇所12のアドレス（例えば1000番地）で
ある。15は、不良箇所代行領域（１〜ｎ）であり、＃Ad
dxは代行アドレス（例えば10番地）である。
り、Addxは不良箇所12のアドレス（例えば1000番地）で
ある。15は、不良箇所代行領域（１〜ｎ）であり、＃Ad
dxは代行アドレス（例えば10番地）である。
なお、不良箇所カウント領域13、不良箇所アドレス書
き込み領域14及び不良箇所代行領域15はICカード21のデ
ータ領域（＝EEPROMのデータ領域）の一部に割り付けら
れている。
き込み領域14及び不良箇所代行領域15はICカード21のデ
ータ領域（＝EEPROMのデータ領域）の一部に割り付けら
れている。
第４図は、本発明の実施例のICカードのデータ領域不
良箇所の対処方法に係るフローチャートである。
良箇所の対処方法に係るフローチャートである。
図において、例えば、外部よりデータ入出力線L1を経
てCPU26に情報データが入力されているとする。まず、
１バイト書き込み処理をする場合、ステップP1で不良箇
所カウント領域13のカウンタ値が「０」か否かを判断す
る。ここで、不良箇所カウント領域13が「０」の場合
（不良箇所がない場合）には、ステップP4に移行し、１
バイト書き込み処理を行う。なお、CPU26を介して、EEP
ROMアドレス発生回路28によりアドレス信号S1をアドレ
ス制御部27dに出力し、同様にEEPROMデータ入出力回路2
9からデータ制御部27cにデータ信号S2を出力し、EEPROM
27のEEPROMセルに１バイトの情報データを書き込む。こ
の時、EEPROM制御信号入出力回路30は、リード／ライト
信号S3を制御部27bに出力し、制御回路27bは、EEPROM制
御信号入出力回路30にBusy信号S4を出力する。
てCPU26に情報データが入力されているとする。まず、
１バイト書き込み処理をする場合、ステップP1で不良箇
所カウント領域13のカウンタ値が「０」か否かを判断す
る。ここで、不良箇所カウント領域13が「０」の場合
（不良箇所がない場合）には、ステップP4に移行し、１
バイト書き込み処理を行う。なお、CPU26を介して、EEP
ROMアドレス発生回路28によりアドレス信号S1をアドレ
ス制御部27dに出力し、同様にEEPROMデータ入出力回路2
9からデータ制御部27cにデータ信号S2を出力し、EEPROM
27のEEPROMセルに１バイトの情報データを書き込む。こ
の時、EEPROM制御信号入出力回路30は、リード／ライト
信号S3を制御部27bに出力し、制御回路27bは、EEPROM制
御信号入出力回路30にBusy信号S4を出力する。
次いで、ステップP5で前ステップP4の書き込みエラー
の判断を行う。ここで書き込みエラーでない場合（NO）
は、書き込み処理を終了する。
の判断を行う。ここで書き込みエラーでない場合（NO）
は、書き込み処理を終了する。
なお、書き込みエラーの場合（YES）は、ステップP6
に移行し、不良箇所アドレスの登録を行う。例えば第３
図において、データ領域11に不良箇所12が発生し、その
番地が1000番地とすれば、Addx＝1000を登録する。
に移行し、不良箇所アドレスの登録を行う。例えば第３
図において、データ領域11に不良箇所12が発生し、その
番地が1000番地とすれば、Addx＝1000を登録する。
次に、ステップP7で不良箇所カウンタ領域13のカウン
ト値に１を加算し、ステップP2に戻る。
ト値に１を加算し、ステップP2に戻る。
ステップP2で、例えば不良箇所12のアドレスAddx＝10
00と書き込みアドレスとが等しいか否かの判断をする。
ここで、不良箇所アドレスAddx＝1000と書き込みアドレ
スとが等しい場合（YES）には、ステップP3に移行す
る。
00と書き込みアドレスとが等しいか否かの判断をする。
ここで、不良箇所アドレスAddx＝1000と書き込みアドレ
スとが等しい場合（YES）には、ステップP3に移行す
る。
次に、ステップP3で書き込みアドレスを不良箇所代行
領域15の代行アドレス＃Addx＝10に代行させ、ステップ
P4に移行し、先の不良箇所カウント領域13が「０」のと
きと同様にステップP4で１バイト書き込み処理を行う。
領域15の代行アドレス＃Addx＝10に代行させ、ステップ
P4に移行し、先の不良箇所カウント領域13が「０」のと
きと同様にステップP4で１バイト書き込み処理を行う。
なお、ステップP2において、不良箇所12のアドレスAd
dx＝1000と、書き込みアドレスとが異なる場合（NO）に
は、ステップP8に移行する。ここで不良カウント領域13
のカウント値から１を減算する。これは、不良箇所12が
データ領域11aに複数存在する場合に、全ての不良箇所1
2を検索するためである。
dx＝1000と、書き込みアドレスとが異なる場合（NO）に
は、ステップP8に移行する。ここで不良カウント領域13
のカウント値から１を減算する。これは、不良箇所12が
データ領域11aに複数存在する場合に、全ての不良箇所1
2を検索するためである。
次いで、ステップP9で不良箇所カウンタ領域13が
「０」であるか否かの判断を行う。ここで「０」の場合
（YES）には、ステップP4に移行し、１バイト書き込み
処理を行い、「０」でない場合（NO）には、ステップP
10に移行する。
「０」であるか否かの判断を行う。ここで「０」の場合
（YES）には、ステップP4に移行し、１バイト書き込み
処理を行い、「０」でない場合（NO）には、ステップP
10に移行する。
次にステップP10で、第３図で示すように不良箇所ア
ドレス書き込み領域のアドレスの値に２を加算し、ステ
ップP11に移行する。
ドレス書き込み領域のアドレスの値に２を加算し、ステ
ップP11に移行する。
ステップP11で、同図に示すように不良箇所代行領域1
5の、例えば代行アドレス＃Addx＝10について代行する
毎に不良箇所カウント領域13のカウント値に１を加算を
し、ステップP2に戻る。
5の、例えば代行アドレス＃Addx＝10について代行する
毎に不良箇所カウント領域13のカウント値に１を加算を
し、ステップP2に戻る。
次いで、ステップP2で、例えば不良箇所12のアドレス
Addx＝1000と書き込みアドレスとが等しいかの判断をす
る。この検索処理（チェック）を繰り返すことによっ
て、不良箇所12のデータ領域に指定される情報データの
書き込みについて、ステップP4で１バイト書き込み処理
をし、P5で書き込みエラーのない場合、その処理動作を
終了する。
Addx＝1000と書き込みアドレスとが等しいかの判断をす
る。この検索処理（チェック）を繰り返すことによっ
て、不良箇所12のデータ領域に指定される情報データの
書き込みについて、ステップP4で１バイト書き込み処理
をし、P5で書き込みエラーのない場合、その処理動作を
終了する。
このようにして、ICカード21のデータ領域（EEPROMの
データ領域）11の一部に、不良箇所カウント領域13と、
不良箇所アドレス書き込み領域14と、不良箇所代行領域
15とを割り付けている。
データ領域）11の一部に、不良箇所カウント領域13と、
不良箇所アドレス書き込み領域14と、不良箇所代行領域
15とを割り付けている。
このため、外部からICカードに情報データの書き込み
又は読み出し処理がされた場合、例えば、不良箇所12の
データ領域11のアドレスAddxと同番地のアドレスAddxが
指定されると、不良箇所カウント領域13の内容がチェッ
クされ、カウント値が存在する場合には、不良箇所アド
レス書き込み領域14のアドレスAddxがチェックされ、指
定されたアドレスAddxと不良箇所12のアドレスAddxとが
一致する場合には、不良箇所代行領域15の代行アドレス
＃Addxに自動的に転送され、不良箇所12を避けて、その
番地に情報データの書き込み処理をしたり、その番地か
ら情報データの読み出し処理をすることが可能となる。
又は読み出し処理がされた場合、例えば、不良箇所12の
データ領域11のアドレスAddxと同番地のアドレスAddxが
指定されると、不良箇所カウント領域13の内容がチェッ
クされ、カウント値が存在する場合には、不良箇所アド
レス書き込み領域14のアドレスAddxがチェックされ、指
定されたアドレスAddxと不良箇所12のアドレスAddxとが
一致する場合には、不良箇所代行領域15の代行アドレス
＃Addxに自動的に転送され、不良箇所12を避けて、その
番地に情報データの書き込み処理をしたり、その番地か
ら情報データの読み出し処理をすることが可能となる。
以上説明したように本発明によれば、EEPROMのデータ
領域に不良箇所が発生した場合、EEPROM内蔵マイクロコ
ントローラ独自の制御により不良箇所のデータ領域を不
良箇所代行領域に代行させることができる。
領域に不良箇所が発生した場合、EEPROM内蔵マイクロコ
ントローラ独自の制御により不良箇所のデータ領域を不
良箇所代行領域に代行させることができる。
このため、従来のようなホストコンピュータによる一
群のデータ領域全体を使用不能にしたり、ICカードその
物を使用不能にするという無駄を無くすることが可能と
なる。これにより、該ICカードの長寿命化と、ホストコ
ンピュータの大幅な負担の軽減とを図ることが可能とな
る。
群のデータ領域全体を使用不能にしたり、ICカードその
物を使用不能にするという無駄を無くすることが可能と
なる。これにより、該ICカードの長寿命化と、ホストコ
ンピュータの大幅な負担の軽減とを図ることが可能とな
る。
第１図は、本発明のEEPROM内蔵マイクロコントローラ搭
載のICカードのデータ領域に係る原理図、 第２図は、本発明の実施例のEEPROM内蔵マイクロコント
ローラ搭載のICカードに係る構成図、 第３図は、本発明の実施例のICカードのデータ領域不良
箇所の対処方法に係る説明図、 第４図は、本発明の実施例のICカードのデータ領域不良
箇所の対処方法に係るフローチャート、 第５図は、従来例のICカードのデータ領域不良箇所の対
処方式に係る説明図である。 （符号の説明） 11,11a……EEPROM内蔵マイクロコントローラのデータ領
域（ICカードのデータ領域） 9,12……不良箇所、 13……不良箇所カウント領域、 14……不良箇所アドレス書き込み領域、 15……不良箇所代行領域、 1a,21……EEPROM内蔵マイクロコントローラ搭載のICカ
ード（ICカード）、 22……I/Oポート、 ２……専用端末機、 23……割り込み処理回路、 ３……ホストコンピュータ、 4,24……RAM、 5,25……ROM、 6,26……CPU、 7,27……EEPROM、 27a……EEPROMセル、 27b……制御回路（制御部）、 27c……データ制御部、 27d……アドレス制御部、 28……EEPROMアドレス発生回路、 29……EEPROMデータ入出力回路、 30……EEPROM制御信号入出力回路、 ８……データ領域、 S1……アドレス信号、 S2……データ信号、 S3……リード／ライト信号、 S4……Busy信号、 S5……割り込み要求信号、 S6……割り込み受付信号、 Addx……不良箇所のアドレス、（不良箇所書き込み領域
のアドレス）＃ Addx……代行アドレス、 L1……外部データ入出力線、 L2……制御線。
載のICカードのデータ領域に係る原理図、 第２図は、本発明の実施例のEEPROM内蔵マイクロコント
ローラ搭載のICカードに係る構成図、 第３図は、本発明の実施例のICカードのデータ領域不良
箇所の対処方法に係る説明図、 第４図は、本発明の実施例のICカードのデータ領域不良
箇所の対処方法に係るフローチャート、 第５図は、従来例のICカードのデータ領域不良箇所の対
処方式に係る説明図である。 （符号の説明） 11,11a……EEPROM内蔵マイクロコントローラのデータ領
域（ICカードのデータ領域） 9,12……不良箇所、 13……不良箇所カウント領域、 14……不良箇所アドレス書き込み領域、 15……不良箇所代行領域、 1a,21……EEPROM内蔵マイクロコントローラ搭載のICカ
ード（ICカード）、 22……I/Oポート、 ２……専用端末機、 23……割り込み処理回路、 ３……ホストコンピュータ、 4,24……RAM、 5,25……ROM、 6,26……CPU、 7,27……EEPROM、 27a……EEPROMセル、 27b……制御回路（制御部）、 27c……データ制御部、 27d……アドレス制御部、 28……EEPROMアドレス発生回路、 29……EEPROMデータ入出力回路、 30……EEPROM制御信号入出力回路、 ８……データ領域、 S1……アドレス信号、 S2……データ信号、 S3……リード／ライト信号、 S4……Busy信号、 S5……割り込み要求信号、 S6……割り込み受付信号、 Addx……不良箇所のアドレス、（不良箇所書き込み領域
のアドレス）＃ Addx……代行アドレス、 L1……外部データ入出力線、 L2……制御線。
Claims (1)
- 【請求項１】EEPROM（27）と制御部（27b）とを具備
し、該EEPROM（27）はデータ領域（11）と、不良箇所カ
ウント領域（13）と、不良箇所アドレス書込み領域（1
4）と、不良箇所代行領域（15）とを有し、 前記制御部（27b）は、前記データ領域（11）の書き込
み処理時に、該データ領域（11）に不良箇所（12）を発
見した場合、 前記不良箇所（12）を発見する毎に不良箇所カウント領
域（13）の書き換えをし、 前記不良箇所（12）のアドレス（Addx）を不良箇所アド
レス書き込み領域（14）に登録し、 前記不良箇所（12）のアドレス（Addx）の代行をする不
良箇所代行領域（15）にデータを書き込み、 以後不良箇所（12）のアドレス（Addx）に書き込み又は
読み出し処理があったときに、 前記不良箇所代行領域（15）に対して書き込み又は読み
出し処理をすることを特徴とするICカード
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271783A JP2651217B2 (ja) | 1988-10-27 | 1988-10-27 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271783A JP2651217B2 (ja) | 1988-10-27 | 1988-10-27 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02118999A JPH02118999A (ja) | 1990-05-07 |
| JP2651217B2 true JP2651217B2 (ja) | 1997-09-10 |
Family
ID=17504790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271783A Expired - Fee Related JP2651217B2 (ja) | 1988-10-27 | 1988-10-27 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2651217B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133149A (ja) * | 1990-09-26 | 1992-05-07 | Yamatake Honeywell Co Ltd | データ記憶装置 |
| JP2584120B2 (ja) * | 1990-09-28 | 1997-02-19 | 富士写真フイルム株式会社 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
| EP0492450B1 (en) * | 1990-12-25 | 2002-08-28 | Fuji Photo Film Co., Ltd. | Memory card having an EEPROM |
| JPH05242688A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | フラッシュｅｅｐｒｏｍを用いた記録再生装置 |
| KR0121800B1 (ko) * | 1992-05-08 | 1997-11-22 | 사또오 후미오 | 메모리 카드장치 |
| JPH07334999A (ja) * | 1994-06-07 | 1995-12-22 | Hitachi Ltd | 不揮発性半導体記憶装置及びデータプロセッサ |
| JP2009266258A (ja) * | 2008-04-22 | 2009-11-12 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-10-27 JP JP63271783A patent/JP2651217B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02118999A (ja) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100343377B1 (ko) | 비-휘발성메모리에의데이타기입 | |
| CA2245271C (en) | Method for controlling non-volatile semiconductor memory system | |
| KR100531192B1 (ko) | 비휘발성 메모리의 제어방법 | |
| JP3472008B2 (ja) | フラッシュメモリ管理方法 | |
| JP5007485B2 (ja) | 半導体記憶装置およびそのアクセス方法、並びにメモリ制御システム | |
| JP3576625B2 (ja) | フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置 | |
| CN112256207A (zh) | 提高非易失型闪存擦写寿命方法、装置、存储介质和终端 | |
| US5615381A (en) | Security for a data processing system having multiple distinct program instruction sections | |
| JP2651217B2 (ja) | Ｉｃカード | |
| US20050207232A1 (en) | Access method for a NAND flash memory chip, and corresponding NAND flash memory chip | |
| JP3471842B2 (ja) | データ管理装置、データ記憶装置およびデータ管理方法 | |
| JP3651886B2 (ja) | 電子システム | |
| JPH07141479A (ja) | Ｉｃメモリカードおよびそのｉｃメモリカードを使用したファイル管理システム | |
| JP2000243093A (ja) | フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法 | |
| JP2006107363A (ja) | 携帯可能電子装置と携帯可能電子装置に用いられるメモリアクセス方法 | |
| JPH07122087A (ja) | Ｅｅｐｒｏｍエラーチェック方式 | |
| JP3446397B2 (ja) | Ｅｅｐｒｏｍの制御方法 | |
| JPS63200399A (ja) | デ−タ処理システム | |
| JP2627370B2 (ja) | 開発支援システム | |
| JP2538906B2 (ja) | Ｉｃカ―ド | |
| JP3120804B2 (ja) | Ｉｃカード及びｉｃカードシステム | |
| JP2000082122A (ja) | メモリカード | |
| JP2537198B2 (ja) | 携帯可能電子装置 | |
| JPS6188359A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH0554158B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |