JPH02118999A - Icカード - Google Patents

Icカード

Info

Publication number
JPH02118999A
JPH02118999A JP63271783A JP27178388A JPH02118999A JP H02118999 A JPH02118999 A JP H02118999A JP 63271783 A JP63271783 A JP 63271783A JP 27178388 A JP27178388 A JP 27178388A JP H02118999 A JPH02118999 A JP H02118999A
Authority
JP
Japan
Prior art keywords
area
defective
address
data
defective location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63271783A
Other languages
English (en)
Other versions
JP2651217B2 (ja
Inventor
Hideaki Kijima
来嶋 秀昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Microcomputer Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Microcomputer Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Microcomputer Systems Ltd filed Critical Fujitsu Ltd
Priority to JP63271783A priority Critical patent/JP2651217B2/ja
Publication of JPH02118999A publication Critical patent/JPH02118999A/ja
Application granted granted Critical
Publication of JP2651217B2 publication Critical patent/JP2651217B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] ICカード、特にEEPROM内蔵マイクロコントロー
ラを搭載したIcカードの17.EPr!OM(電気的
消去再書き込み可能読み出し専用記憶装置)の書き込み
処理時に発生するデータ領域の不良箇所の対処方式に関
し、 該EEPROMのデータ領域に不良箇所が発生した場合
、外部制御手段により、−群のデータ領域全体を使用不
能にすることなく、該マイクロコントローラ独自の制御
により、不良箇所のデータ領域のみを使用不能にするこ
とを目的とし、EEPROMと制御部とを具備し、該E
EFROMはデータ領域と、不良箇所カウント領域と、
不良箇所アドレス書込み9■域と、不良箇所代行領域と
を有し、前記制御部は、前記データzn域の書き込み処
理時に、該データ領域に不良箇所を発見した場合、前記
不良箇所を発見する毎に不良箇所カウント領域の書き換
えをし、前記不良箇所のアドレスを不良箇所アドレス書
き込み領域に登録し、前記不良箇所のアドレスの代行を
する不良箇所代行領域にデータを書き込み、以後不良箇
所のアドレスに書き込み又は読み出し処理があったとき
に、前記不良箇所代行領域に対して書き込み又は読み出
し処理をすることを含み構成する。
れている。特にCPU、ROM、RAM及びEEPRO
Mを搭載した多機能ICカードが飛躍的に開発されてい
る。
しかし、EEFROMの情報書き換え回数が多くなると
そのデータ保持特性が劣化し、データ領域に不良箇所を
生ずるという問題がある。
そこで、ICカード等のEEFROM内蔵マイクロコン
トローラのデータ?■域の不良箇所に対する処理方法の
要求がある。
〔産業上の利用分野〕
本発明はICカードに関するものであり、更に詳しく言
えばEEFROM内蔵マイクロコントローラを搭載した
ICカードのE E P ROM (Electric
ally Erasable I’rogrammab
le Read 0nly Memory)の書き込み
又は読み出し処理中に発生するデータ領域の不1箇所に
対する処理方式に関するものである。
近年、EEPROMを内蔵したマイクロコントローラが
ICカードや家電製品等に多く組み込ま〔従来の技術〕 第5図(a) 〜(c)は、従来例aICカードのデー
タ領域不良箇所の対処方式に係る説明図である。
同図(a)は、ICカードシステムを模式する図を示し
ている。
図において、1は1チツプマイクロコントローラ1aを
内蔵する現金管理カード等ICカードである。2は、I
Cカード1の専用端末機であり、3は、ICカード1の
1チツプマイクロコントローラ1aを制御するホストコ
ンピュータである。
なお、Icカードは、顧客の使用態様によって例えば銀
行口座の入出金や残高等を管理する場合、専用端末機2
に接続され、該専用端末機2とlチップマイクロコント
ローラlaとの間で入出金データ等情報の書き込み又は
読み出し処理がされる。
同図(b)はICカードに搭載される1千ノブマイクロ
コントローラ1aを模式する構成図を示している。
図において、4はRAM(随時書き込み読み出し専用メ
モリ)、5はROM(読み出し専用メモリ)、6はCP
tJ(中央演算処理装置)、7はEEPROM(?i気
的消去可能な読み出し専用メモリ)、L、は外部データ
入出力線、■4□は制御線をそれぞれ示している。
同図(C)は1チツプマイクロコントローラlaのE 
T”、 F ROM 7のデータ領域を模式する図を示
している。
[4において8はデータ領域であり、−群のデータ領域
N O1= N On毎に分割されている。9は、EE
FROMセル容量抜は等を原因とするデータ領域の不良
箇所である。
[発明が解決しようとする課題) ところで従来例によれば、第5図(a)のICカードシ
ステムにおいて、ICカードのEEFROM7のデータ
領域の書き込み処理中に同図(c)のNOIのデータ領
域に不良箇所9を発見した場合、ICカード1のCPU
は、専用端末機2を介して、ホストコンピュータ3にエ
ラーコードを送信する。
ここで、ホストコンピュータ3はTCカートlに対して
EEFROM7の一群のデータ領域N01全体の使用を
不可能にし、またはICカード1その物の交換要求処理
をする。
このためICカード1の多くのEEPROMデータ領域
8を無駄にしたり、ICカード1の使用期間を著しく短
くすることがある。また、顧客が所持するICカードl
毎に、かつデータ領域8に不良箇所が発生する毎に、ホ
ストコピユータ3がデータ領域不良箇所の直接処理をし
なくてはならず、ホストコンピュータの処理負担が増加
するという問題ある。
本発明は、かかる従来例の問題点に鑑みて創作されたも
のであり、EEPROMのデータや■域に不良箇所が発
生した場合、外部制御n手段による一部のデータ領域全
体を使用不能にすることなく、マイクロコントローラ独
自の制御により、不良箇所のデータ領域のみを使用不能
にすることを可能とするICカードの提供を目的とする
場合、前記不良箇所12を発見する毎に不良箇所カウン
ト令頁域13の書き換えをし、前記不良箇所12のアド
レスAddxを不良箇所アドレス書き込み領域14に登
録し、前記不良箇所12のアドレスへddxの代行をす
る不良箇所代行領域15にデータを書き込み、以後不良
箇所12のアドレスAddxに書き込み又は読み出し処
理があったときに、前記不良箇所代行領域15に対して
書き込み又は読み出し処理をすることを特徴とし、上記
目的を達成する。
[課題を解決するための手段] 本発明のICカードは、その原理図を第1図に、その一
実施例を第2〜4図に示すように、EEPROM27と
制御部27bとを具備し、該EEPROM27はデータ
領域11と、不良箇所カウント領域13と、不良箇所ア
ドレス書込み領域14と、不良箇所代行領域15とを有
し、前記制御部27bは、前記データ領域11の書き込
み処理時に、該データ領域11に不良箇所12を発見し
た〔作用〕 本発明によれば、EI7.FROM内蔵マイクロコント
ローラ搭載I Cカード(以下ICカードという)21
のデータ領域(EEPROMのデータ制御部)11の一
部に、不良箇所カウント領域13と、不良箇所アドレス
書き込み領域14と、不良箇所代行領域15とを割り付
けている。
このため、外部からICカードに情報データの書き込み
又は読み出し処理がされた場合、例えば、不良箇所12
のデータ領域11のアドレスAddxと、同番地のアド
レスAddxが指定されると、不良箇所カウントθ■域
13の内容がチエツクされ、カウンタ値が存在する場合
には、不良箇所アドレス書き込み領域14のアドレスA
ddxがチエツクされ、指定さね、たアドレスAddx
と不良箇所アドレスAddxとが一部する場合には、不
良箇所代行領域15の代行アドレス”Addxに自動的
に転送され、不良箇所12を避けて、その番地に情報デ
ータの書き込み処理をしたり、その番地から情報データ
の読み出し処理をすることができる。
〔実施例〕 次に図を参照しながら本発明の実施例について説明をす
る。
第2〜4図は、本発明の実施例に係るICカードを説明
する図であり、第2図は、本発明の実施例のEEPRO
M内蔵マイクロコントローラ搭載のICカードに係る構
成圓を示している。
図において、21は現金管理カードやソg2ピング管理
カード等に用いられるI”、 EP ROM内蔵マイク
ロコントローラをf5 ff1iしたICカードである
。ICカード21は、I10ポート22、υ1り込み処
理回路23、RA M 24、R(1425、CPU2
6、EEPROM27、E[’、FROMアドレス発生
回路28、EEFROMデータ入出力回路29及びEE
PROMEPROM制御力信号入出力回路30れている
なお、ROlvイ25には、[’、 E P ROM 
27のデータ%iJ!!11の不良箇所12の取り出し
解釈(発見)やその不良箇所のアドレスの書き込み処理
(実行)などの各種例外処理などを行う手I噴(ファー
ムウェア)が記憶されている。
また、EEPROM27は、EEPROMセル27a、
制御回路27b、データ制御部27c、アドレス制御部
27dから成り、MO3構造のトランジスタ等から構成
される。なお、EEPROMセル27aは書き込みデー
タを電気的に消去したり、プログラムしたりすることが
できる。
Slは情報番地を指定するアドレス信号、S2は情報内
容を電気信号に変換したデータ信号、S。
はデータ書き込みと読み出しとを区別するり−ド/ライ
ト信号、S4はEEPROM27によるデータ書き込み
処理中を示すbusy信号である。S。
は巳EPROM27からCPU26に割り込み要求をす
る信号制御線、S6はCPU26からEEPROM27
に割り込み受は付けをする信号制御線である。L、はユ
ーザの情報等のデータを入力する外部データ入力線であ
り、L2は電源、クロンク、リセントおよびアース等の
制御線である。
第3図は、本発明の実施例のICカードのデータ領域不
良箇所の対処方法に係る説明図であり、ICカードに搭
載したEEPROM27のデータ領域を示している。
図において、llaはICカードのデータ領域、すなわ
ちEEFROM27のデータ令π域である。
12はICカードのデータ領域11aに生じた不良箇所
であり、CPU26がEEPROMアドレス発生回路2
8、アドレス制御27d、EEPRO〜fデータ入出力
回路29、データ制御部27c、EEPROM制御信号
入出力回路30、制御回路27bを介して、EEPRO
Mセル27aに情報の書き込みを数回実施し、その書き
込み又は読み出し動作ができなかった場合について認定
されるものである。13は不良箇所カウント領域であり
、ICカード2のデータ領J、&11aに不良箇所を発
見する毎に、■が加ゴγされる。
14は、不良箇所アドレス書き込み領域(1〜n)であ
り、Addxは不良箇所12のアドレス(例えば100
0番地)である。15は、不良箇所代行領域(1〜n)
であり、”Addxは代行アドレス(例えば10番地)
である。
なお、不良箇所カウンHIT域13、不良箇所アドレス
書き込み領域14及び不良箇所代行領域15はICカー
ド21のデータ領域(=EEFROMのブータフ■域)
の一部に割り付けられている。
第4図は、本発明の実施例のICカードのデータ領域不
良箇所の対処方法に係るフローチャートである。
図において、例えば、外部よりデータ入出力線り、を経
てCPU26に情報データが入力されているとする。ま
ず、1バイト書き込み処理をする場合、ステ、ブP1で
不良箇所カウント領域13のカウンク値が「0」か否か
を判断する。ここで、不良箇所カウント領域13が「0
」の場合(不良箇所がない場合)には、ステップP4に
移行し、1バイト書き込み処理を行う。なお、CPU2
6を介して、EEPROMアドレス発生回路28により
アドレス信号S1をアドレス制御部27dに出力し、同
様にE E F ROMデータ入出力回路29からデー
タ制御部27cにデータ信号S2を出力し、EEPRO
M27のEEPROMセルに1バイトの情報データを書
き込む。この時、EEPROM制御信号入出力回路30
は、リード/ライト信号S3を制御部27bに出力し、
制御回路27bは、EEPROM制御信号入出力回路3
0にBusy信号S4を出力する。
次いで、ステップP、で前ステップP、の書き込みエラ
ーの判断を行う。ここで書き込みエラーでない場合(N
o)は、書き込み処理を終了する。
なお、書き込みエラーの場合(YES)は、ステップP
6に移行し、不良箇所アドレスの登録を行う。例えば第
3図において、データ領域11に不良箇所12が発生し
、その番地が1000番地とすれば、Addx−100
0を登録する。
次に、ステップP7で不良箇所カウンタ領域13のカウ
ント値に1を加〕γし、ステ、プP2に戻る。
ステ、ブP2で、例えば不良箇所12のアドレスAdd
x = 1000と書き込みアドレスとが等しいか否か
の判断をする。ここで、不良箇所アドレスAddx=1
000と書き込みアドレスとが等しい場合(YES)に
は、ステップP、に移行する。
次に、ステップP、で書き込みアドレスを不良箇所代行
領域15の代行アドレス”Addx= l Qに代行さ
せ、ステップP4に移行し、先の不良箇所カウント領域
13が「0」のときと同様にステップP、で1バイト書
き込み処理を行う。
なお、ステップP2において、不良箇所12のアドレス
Addx−1000と、書き込みアドレスとが異なる場
合(NO)には、ステップP、に移行する。
ココで不良カウント領域13のカウント値から1を減算
する。これは、不良箇所12がデータ領域11aに複数
存在する場合に、全ての不良箇所12を検索するためで
ある。
次いで、ステップP、で不良箇所カウンタ領域13が「
0」であるか否かの判断を行う。ここで「o」の場合(
YES)には、ステップP4に移行し、1バイト書き込
み処理を行い、「0」でない場合(NO)には、ステッ
プPIGに移行する。
次にステップP 10で、第3図で示すように不良箇所
アドレス書き込み領域のアドレスの値に2を加算し、ス
テップP 11に移行する。
ステップP IIで、同図に示すように不良箇所代行領
域15の、例えば代行アドレス−Addx= 10につ
いて代行する毎に不良箇所カウンHm域13のカラン日
直に1を加算をし、ステップP2に戻る。
次いで、ステップP2で、例えば不良箇所12のアドレ
スAddx = 1000と書き込みアドレスとが等し
いかの判断をする。この検索処理(チエ、り)を繰り返
すことによって、不良箇所12のデータ領域に指定され
る情報データの書き込みについて、ステップP4で1バ
イト書き込み処理をし、P。
で書き込みエラーのない場合、その処理動作を紡了する
このようにして、I゛CCカード21−タ領域(EEP
ROMのデータ領域)11の一部に、不良箇所カウンH
IT域13と、不良箇所アドレス書き込み領域14と、
不良箇所代行領域15とを割り付けている。
このため、外部からIcカードに情報データの書き込み
又は読み出し処理がされた場合、例えば、不良箇所12
のデータ領域11のアドレスAddxと同番地のアドレ
スAddxが指定されると、不良箇所カウント領域I3
の内容がチエツクされ、カウント値が存在する場合には
、不良箇所アドレス書き込み領域14のアドレスAdd
xがチエツクされ、指定されたアドレスAddxと不良
箇所12のアドレスAddxとが一致する場合には、不
良箇所代行領域15の代行アドレス”Addxに自動的
に転送され、不良箇所12を避けて、その番地に情報デ
ータの書き込み処理をしたり、その番地から情報データ
の読み出し処理をすることが可能となる。
〔発明の効果] 以上説明したように本発明によれば、EEFROMのデ
ータ領域に不良箇所が発生した場合、EEPROM内蔵
マイクロコントローラ独自の制御により不良箇所のデー
タ領域を不良箇所代行領域に代行させることができる。
このため、従来のようなホストコンピュータによる一部
のデータ領域全体を使用不能にしたり、ICカードその
物を使用不能にするという無駄を無くすることが可能と
なる。これにより、該ICカードの長寿命化と、ホスト
コンピュータの大幅な負担の軽減とを図ることが可能と
なる。
【図面の簡単な説明】
第1図は、本発明のEEFROM内蔵マイクロコントロ
ーラ搭載のIcカードのデータ領域に係る原理図、 第2凹は、本発明の実施例のEEFROM内蔵マイクロ
コントローラ搭叔のICカードに係る構成図、 第3図は、本発明の実施例のICカードのデク領域不良
箇所の対処方法に係る説明図、第4図は、本発明の実施
例のICカードのデク領域不良箇所の対処方法に係るフ
ローヂャート、第5図は、従来例のICカードのデータ
領域不良箇所の対処方式に係る説明図である。 (符号の説明) 11.11 a−EEPROM内蔵マイクnコントロー
ラのデータ領域 (Icカードのデータ領域) 9.12・・・不良箇所、 13・・・不良箇所カラン[領域、 14・・・不良箇所アドレス書き込み領域、15・・・
不良箇所代行領域、 1a 21・・・E E P ROM内蔵マイクロコン
トローラ搭載のICカード(ICカード)、22・・・
I10ポート、 2・・・専用端末機、 23・・・割り込み処理回路、 3・・・ホストコンピュータ、 424・・・RAM。 525・・・ROM。 6.26・・・CPU。 727・・EEPROM、 27a=−EEFROMセル、 27b・・・制御回路(制御部)、 27c・・・データ制御部、 27d・・・アドレス制御部、 28・・・EEPROMアドレス発生回路、29・・・
EEPROMデータ入出力回路、30・・・EEPRO
MEPROM制御比l信号入出力回路データ領域、 S、・・・アドレス信号、 S2・・・データ信号、 S3・・・リード/ライト信号、 S、・・・Busy信号、 S、・・・割り込み要求信号、 S6・・・割り込み受付信号、 Addx・・・不良箇所のアドレス、 (不良箇所書き込み令j域のアドレス)”Addx・・
・代行アドレス、 Ll・・・外部データ入出力線、 L2・・・制御線。

Claims (1)

  1. 【特許請求の範囲】 EEPROM(27)と制御部(27b)とを具備し、
    該EEPROM(27)はデータ領域(11)と、不良
    箇所カウント領域(13)と、不良箇所アドレス書込み
    領域(14)と、不良箇所代行領域(15)とを有し、 前記制御部(27b)は、前記データ領域 (11)の書き込み処理時に、該データ領域(11)に
    不良箇所(12)を発見した場合、前記不良箇所(12
    )を発見する毎に不良箇所カウント領域(13)の書き
    換えをし、 前記不良箇所(12)のアドレス(Addx)を不良箇
    所アドレス書き込み領域(14)に登録し、前記不良箇
    所(12)のアドレス(Addx)の代行をする不良箇
    所代行領域(15)にデータを書き込み、 以後不良箇所(12)のアドレス(Addx)に書き込
    み又は読み出し処理があったときに、 前記不良箇所代行領域(15)に対して書き込み又は読
    み出し処理をすることを特徴とするICカード
JP63271783A 1988-10-27 1988-10-27 Icカード Expired - Fee Related JP2651217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63271783A JP2651217B2 (ja) 1988-10-27 1988-10-27 Icカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63271783A JP2651217B2 (ja) 1988-10-27 1988-10-27 Icカード

Publications (2)

Publication Number Publication Date
JPH02118999A true JPH02118999A (ja) 1990-05-07
JP2651217B2 JP2651217B2 (ja) 1997-09-10

Family

ID=17504790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63271783A Expired - Fee Related JP2651217B2 (ja) 1988-10-27 1988-10-27 Icカード

Country Status (1)

Country Link
JP (1) JP2651217B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133149A (ja) * 1990-09-26 1992-05-07 Yamatake Honeywell Co Ltd データ記憶装置
JPH04137078A (ja) * 1990-09-28 1992-05-12 Fuji Photo Film Co Ltd メモリカードにおけるデータ記録方法およびメモリカードシステム
EP0492450A2 (en) * 1990-12-25 1992-07-01 Fuji Photo Film Co., Ltd Memory card having an eeprom
JPH05242688A (ja) * 1992-02-27 1993-09-21 Hitachi Ltd フラッシュeepromを用いた記録再生装置
EP0569040A2 (en) * 1992-05-08 1993-11-10 Kabushiki Kaisha Toshiba Memory card device
US5561627A (en) * 1994-06-07 1996-10-01 Hitachi, Ltd. Nonvolatile semiconductor memory device and data processor
JP2009266258A (ja) * 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133149A (ja) * 1990-09-26 1992-05-07 Yamatake Honeywell Co Ltd データ記憶装置
JPH04137078A (ja) * 1990-09-28 1992-05-12 Fuji Photo Film Co Ltd メモリカードにおけるデータ記録方法およびメモリカードシステム
JP2584120B2 (ja) * 1990-09-28 1997-02-19 富士写真フイルム株式会社 メモリカードにおけるデータ記録方法およびメモリカードシステム
EP0492450A2 (en) * 1990-12-25 1992-07-01 Fuji Photo Film Co., Ltd Memory card having an eeprom
JPH05242688A (ja) * 1992-02-27 1993-09-21 Hitachi Ltd フラッシュeepromを用いた記録再生装置
EP0569040A2 (en) * 1992-05-08 1993-11-10 Kabushiki Kaisha Toshiba Memory card device
EP0569040A3 (en) * 1992-05-08 1995-03-08 Tokyo Shibaura Electric Co Memory card device.
US6161195A (en) * 1992-05-08 2000-12-12 Kabushiki Kaisha Toshiba EEPROM memory card device having defect relieving means
US5561627A (en) * 1994-06-07 1996-10-01 Hitachi, Ltd. Nonvolatile semiconductor memory device and data processor
JP2009266258A (ja) * 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
US8482997B2 (en) 2008-04-22 2013-07-09 Hitachi, Ltd. Method of manufacturing non-volatile memory module

Also Published As

Publication number Publication date
JP2651217B2 (ja) 1997-09-10

Similar Documents

Publication Publication Date Title
KR100343377B1 (ko) 비-휘발성메모리에의데이타기입
US4361868A (en) Device for increasing the length of a logic computer address
CN100538659C (zh) 非易失性存储器系统内有效允许失序写处理的方法和装置
EP1403771A1 (en) Non-volatile memory control method
US8732385B2 (en) Non-volatile memory, controller controlling next access
JPS58151648A (ja) プログラムパツチ手段を有するデ−タ処理装置
JPS63788A (ja) Icカード
JPS63240632A (ja) 情報処理装置
JP2002278781A (ja) 記憶装置、記憶装置制御方法及びプログラム
JPH09198884A (ja) フラッシュメモリ管理方法
JPH02118999A (ja) Icカード
JP3916253B2 (ja) プログラム記憶式制御装置に対する命令から成るユーザープログラムを生成かつ記憶するための方法およびプログラム記憶式制御装置の作動方法
AU589047B2 (en) Method and device to execute two instruction sequences in an order determined in advance
CN101840520B (zh) 一种智能卡及访问智能卡闪存的方法
JPH05233844A (ja) マイクロコンピュータ
JP3120804B2 (ja) Icカード及びicカードシステム
JPH09282426A (ja) Icカード及びその通信方法
US7415602B2 (en) Apparatus and method for processing a sequence of jump instructions
CN117850916A (zh) 一种应用程序加载方法、装置、可读存储介质及终端设备
CN114296767A (zh) 固件更新方法及系统
TWI406175B (zh) 記憶卡以及用於記憶卡之方法
JP2684664B2 (ja) 情報処理装置
JPH03141444A (ja) データ処理装置
JPH11328980A (ja) 不揮発性半導体メモリ
JPS5914060A (ja) メモリバンク切換回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees