JP2647086B2 - 回路設計支援装置 - Google Patents
回路設計支援装置Info
- Publication number
- JP2647086B2 JP2647086B2 JP62077294A JP7729487A JP2647086B2 JP 2647086 B2 JP2647086 B2 JP 2647086B2 JP 62077294 A JP62077294 A JP 62077294A JP 7729487 A JP7729487 A JP 7729487A JP 2647086 B2 JP2647086 B2 JP 2647086B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- circuit design
- delay
- design support
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、集積回路等の設計段階で用いられる回路設
計支援装置に関する。
計支援装置に関する。
(従来の技術) 従来から、集積回路等の設計段階ではグラフィック処
理機能を備えたコンピュータシステムによる回路設計支
援装置が用いられている。
理機能を備えたコンピュータシステムによる回路設計支
援装置が用いられている。
この装置は例えば第3図に示したように3つのモード
に対応するメモリ、すなわち図面作成モード用コマンド
メモリ1、シミュレーションモード用コマンドメモリ2
および図面検証モード用コマンドメモリ3を備え、CPU4
がこれらメモリを選択する一方、データ用メモリ5から
必要な設計データを抽出する。
に対応するメモリ、すなわち図面作成モード用コマンド
メモリ1、シミュレーションモード用コマンドメモリ2
および図面検証モード用コマンドメモリ3を備え、CPU4
がこれらメモリを選択する一方、データ用メモリ5から
必要な設計データを抽出する。
そしてキーボード6やタブレット7を用い、CRTディ
スプレイ8上において回路設計図を作成および検証した
後、必要に応じて修正し、さらにシミュレーションを行
ない、最終的にプロッタ9により回路設計図をプリント
アウトするような構成にされている。
スプレイ8上において回路設計図を作成および検証した
後、必要に応じて修正し、さらにシミュレーションを行
ない、最終的にプロッタ9により回路設計図をプリント
アウトするような構成にされている。
ところでこのような回路設計支援装置は、図面作成モ
ード、図面検証モード、シミュレーションモード等を備
えてはいるものの、各モードは重複して選択することが
出来ない。
ード、図面検証モード、シミュレーションモード等を備
えてはいるものの、各モードは重複して選択することが
出来ない。
例えば図面作成モード下で図面を作成した後、図面検
証モード下で検証を行なったとする。
証モード下で検証を行なったとする。
このときエラーがあった場合には修正しなければなら
ないが、これを行なうためには再度図面作成モードに戻
らなければならない。
ないが、これを行なうためには再度図面作成モードに戻
らなければならない。
また図面を作成している場合に回路中のある部分のデ
ィレイ(遅延特性)を計算したい場合が頻繁にあるが、
従来の回路設計支援装置では、図面作成モードを一旦解
除して、その計算処理を行なわなければならなかった。
ィレイ(遅延特性)を計算したい場合が頻繁にあるが、
従来の回路設計支援装置では、図面作成モードを一旦解
除して、その計算処理を行なわなければならなかった。
(発明が解決しようとする問題点) このように従来の回路設計支援装置は、モードの変更
を頻繁に行なわなければならないので、相当の時間が無
駄になり、操作が煩雑であるという問題があった。
を頻繁に行なわなければならないので、相当の時間が無
駄になり、操作が煩雑であるという問題があった。
本発明はこのように事情によりなされたもので、設計
中のモード変更の手間を解消し、設計作業を効率よく進
めることができる回路設計支援装置の提供を目的として
いる。
中のモード変更の手間を解消し、設計作業を効率よく進
めることができる回路設計支援装置の提供を目的として
いる。
[発明の構成] (問題点を解決するための手段) 本発明の回路設計支援装置は、回路設計図の作成処理
を行い、作成された設計図面をディスプレイに表示する
回路設計モードと、前記作成された設計図面の遅延特性
を計算するディレイ計算モードとを有する回路設計支援
装置において、前記回路設計モードによる作業中、前記
ディスプレイ上に表示された設計図面上の任意の入力点
と出力点が指定された場合、前記回路設計モードから前
記ディレイ計算モードに切り替え、前記入力点から出力
点までのディレイを計算させるモード制御手段を備えた
ものである。
を行い、作成された設計図面をディスプレイに表示する
回路設計モードと、前記作成された設計図面の遅延特性
を計算するディレイ計算モードとを有する回路設計支援
装置において、前記回路設計モードによる作業中、前記
ディスプレイ上に表示された設計図面上の任意の入力点
と出力点が指定された場合、前記回路設計モードから前
記ディレイ計算モードに切り替え、前記入力点から出力
点までのディレイを計算させるモード制御手段を備えた
ものである。
(作 用) 第1の発明になる回路設計支援装置は、記憶手段およ
び制御手段の機能により回路設計図の作成処理と回路設
計図の検証処理とを並行して実行することができるの
で、回路設計図の検証を行なった後、モードを変更する
ことなく回路設計図の訂正を行なうことができる。
び制御手段の機能により回路設計図の作成処理と回路設
計図の検証処理とを並行して実行することができるの
で、回路設計図の検証を行なった後、モードを変更する
ことなく回路設計図の訂正を行なうことができる。
また第2の発明になる回路設計支援装置は、第2の記
憶手段および制御手段の機能により回路設計図の作成処
理と前記回路設計図の遅延特性を求める処理とを並行し
て実行することができるので、回路設計図を作成してい
る最中に所望部分の遅延特性を容易に求めることができ
る。
憶手段および制御手段の機能により回路設計図の作成処
理と前記回路設計図の遅延特性を求める処理とを並行し
て実行することができるので、回路設計図を作成してい
る最中に所望部分の遅延特性を容易に求めることができ
る。
(実施例) 以下、本発明の実施例の詳細を図面に基づいて説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図で
ある。
ある。
同図において11は図面を作成しながら図面の検証を行
なうために設けられた図面作成および検証モード用コマ
ンドメモリである。
なうために設けられた図面作成および検証モード用コマ
ンドメモリである。
また12は機能(論理)シミュレーションを行なう際に
必要なコマンドが格納されたシミュレーションモード用
コマンドメモリである。
必要なコマンドが格納されたシミュレーションモード用
コマンドメモリである。
13は図面の作成しながら回路のディレィ計算を行なう
際に必要なスペックデータが格納されているディレイス
ペックデータ用メモリである。
際に必要なスペックデータが格納されているディレイス
ペックデータ用メモリである。
そして14はこれらメモリを選択するCPU、15は設計デ
ータを格納するデータ用メモリ、16は設計データや各コ
マンドを入力するキーボード、17は座標を入力するタブ
レット、18は図形および文字を画面に表示するCRTディ
スプレイ、19は回路図をプリントアウトするプロッタで
ある。
ータを格納するデータ用メモリ、16は設計データや各コ
マンドを入力するキーボード、17は座標を入力するタブ
レット、18は図形および文字を画面に表示するCRTディ
スプレイ、19は回路図をプリントアウトするプロッタで
ある。
本実施例装置において、図面作成時には図面作成およ
び検証モード用コマンドメモリ11がアクティブになる。
び検証モード用コマンドメモリ11がアクティブになる。
そして図面作成中にエラーが発生すると、CRTディス
プレイ18にエラーメッセージが出る。
プレイ18にエラーメッセージが出る。
また図面作成中にCRTディスプレイ18上のある入力点
からある出力点までのディレイを計算したい場合には、
外部からその入力点と出力点とを指定した時点でディレ
イスペックデータ用メモリ13がアクティブになり、CRT
ディスプレイ18を確認しながらその部分のディレイ計算
を実行することができる。
からある出力点までのディレイを計算したい場合には、
外部からその入力点と出力点とを指定した時点でディレ
イスペックデータ用メモリ13がアクティブになり、CRT
ディスプレイ18を確認しながらその部分のディレイ計算
を実行することができる。
なお機能シミュレーションを行なう場合にはキーボー
ド16を操作してモードを変更すれば、シミュレーション
モード用コマンドメモリ12がアクティブになる。
ド16を操作してモードを変更すれば、シミュレーション
モード用コマンドメモリ12がアクティブになる。
第2図に本実施例装置のメモリ部分の具体的な構成を
示す。なお図においてMAはアドレスバス、MDはデータバ
スである。
示す。なお図においてMAはアドレスバス、MDはデータバ
スである。
この例ではCPU14がイネーブル信号Aを出力すると、
図面作成および検証モード用コマンドメモリ11からディ
レイスペックデータ用メモリ13にアドレス信号が出力さ
れ、このアドレス信号によりディレイスペックデータ用
メモリ13がアクセスされる。
図面作成および検証モード用コマンドメモリ11からディ
レイスペックデータ用メモリ13にアドレス信号が出力さ
れ、このアドレス信号によりディレイスペックデータ用
メモリ13がアクセスされる。
すなわち本実施例装置ではイネーブル信号Aの出力に
より、図面作成および検証モード下において並行してデ
ィレイ計算を行なうことができる。
より、図面作成および検証モード下において並行してデ
ィレイ計算を行なうことができる。
またCPU14がイネーブル信号Bを出力すると、CPU14か
らのアドレス信号によりディレイスペックデータ用メモ
リ13がアクセスされる。
らのアドレス信号によりディレイスペックデータ用メモ
リ13がアクセスされる。
このように本実施例装置は、図面作成および検証モー
ド用コマンドメモリ11を有しているので、図面を作成し
ながら同時にその検証を行なうことができる。したがっ
て図面の検証を行なった後、エラーがあった場合でも、
モードを変更することなくその修正を行なうことができ
る。
ド用コマンドメモリ11を有しているので、図面を作成し
ながら同時にその検証を行なうことができる。したがっ
て図面の検証を行なった後、エラーがあった場合でも、
モードを変更することなくその修正を行なうことができ
る。
またディレイスペック用データメモリ13を備え、図面
作成および検証モード用コマンドメモリ11からそのアク
セスを行なうことができるので、CRTディスプレイ18の
画面上を確認しながら図面作成中にディレイの計算を行
なうことができる。
作成および検証モード用コマンドメモリ11からそのアク
セスを行なうことができるので、CRTディスプレイ18の
画面上を確認しながら図面作成中にディレイの計算を行
なうことができる。
この結果、開発時間の削減を図ることができ、オペレ
ータの負担が大幅に軽減される。
ータの負担が大幅に軽減される。
なお本実施例はLSI開発用のEWSをはじめとしてLSI開
発用のホストコンピュータシステムに幅広く適用するこ
とができる。
発用のホストコンピュータシステムに幅広く適用するこ
とができる。
[発明の効果] 以上説明したように本発明の回路設計支援装置は、図
面を作成しながら図面の検証を行なえるので、設計図を
作成中にモードを変更することなく設計図の修正を行な
うことができる。またディレイスペック用データメモリ
を備えているので、CRTディスプレイの画面上で設計図
を作成中にディレイの計算を行なうことができる。した
がって設計中のモード変更の手間が不要になり設計作業
を効率よくすすめることができる。
面を作成しながら図面の検証を行なえるので、設計図を
作成中にモードを変更することなく設計図の修正を行な
うことができる。またディレイスペック用データメモリ
を備えているので、CRTディスプレイの画面上で設計図
を作成中にディレイの計算を行なうことができる。した
がって設計中のモード変更の手間が不要になり設計作業
を効率よくすすめることができる。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は同実施例のメモリ部分の具体的な構成を示す回路
図、第3図は従来の回路設計支援装置の構成の一例を示
すブロック図である。 1……図面作成コマンド用メモリ 2、12……シミュレーションモード用コマンドメモリ 3……図面検証モード用コマンドメモリ 4、14……CPU 5、15……データ用メモリ 6、16……キーボード 7、17……タブレット 8、18……CRTディスプレイ 9、19……プロッタ 11……図面作成および検証モード用コマンドメモリ 13……ディレイスペックデータ用メモリ
2図は同実施例のメモリ部分の具体的な構成を示す回路
図、第3図は従来の回路設計支援装置の構成の一例を示
すブロック図である。 1……図面作成コマンド用メモリ 2、12……シミュレーションモード用コマンドメモリ 3……図面検証モード用コマンドメモリ 4、14……CPU 5、15……データ用メモリ 6、16……キーボード 7、17……タブレット 8、18……CRTディスプレイ 9、19……プロッタ 11……図面作成および検証モード用コマンドメモリ 13……ディレイスペックデータ用メモリ
Claims (1)
- 【請求項1】回路設計図の作成処理を行い、作成された
設計図面をディスプレイに表示する回路設計モードと、
前記作成された設計図面の遅延特性を計算するディレイ
計算モードとを有する回路設計支援装置において、 前記回路設計モードによる作業中、前記ディスプレイ上
に表示された設計図面上の任意の入力点と出力点が指定
された場合、前記回路設計モードから前記ディレイ計算
モードに切り替え、前記入力点から出力点までのディレ
イを計算させるモード制御手段の具備したことを特徴と
する回路設計支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62077294A JP2647086B2 (ja) | 1987-03-30 | 1987-03-30 | 回路設計支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62077294A JP2647086B2 (ja) | 1987-03-30 | 1987-03-30 | 回路設計支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63244170A JPS63244170A (ja) | 1988-10-11 |
JP2647086B2 true JP2647086B2 (ja) | 1997-08-27 |
Family
ID=13629864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62077294A Expired - Fee Related JP2647086B2 (ja) | 1987-03-30 | 1987-03-30 | 回路設計支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2647086B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60209875A (ja) * | 1984-04-04 | 1985-10-22 | Hitachi Ltd | 配線装置 |
JPS6154567A (ja) * | 1984-08-24 | 1986-03-18 | Hitachi Ltd | シミユレ−シヨン方法および装置 |
-
1987
- 1987-03-30 JP JP62077294A patent/JP2647086B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63244170A (ja) | 1988-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030160782A1 (en) | CAD system, design-support program for CAD system, and design methods | |
JP2647086B2 (ja) | 回路設計支援装置 | |
JP3356530B2 (ja) | 表示制御装置用のデータ作成支援装置 | |
US6145093A (en) | Debugging method and method of displaying information for data processing for use in programmable display device | |
JP3011558B2 (ja) | プリント基板レイアウト設計方法 | |
KR970008189B1 (ko) | 메모리 공간 제어방법 및 메모리 장치 | |
JP2713219B2 (ja) | 図形表示装置 | |
JPH08328613A (ja) | シーケンス・プログラムの作成・データ設定方法 | |
JP3021766B2 (ja) | 図面作成装置 | |
JP2721364B2 (ja) | 図編集装置 | |
JP3268144B2 (ja) | 文字表示方法 | |
JP2845519B2 (ja) | データパスシミュレーション装置 | |
JPS5949609A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
JPH0261719A (ja) | 記憶装置 | |
JPS63247818A (ja) | タブレツトメニユ入力方法 | |
JPS6139092A (ja) | 表示装置 | |
JPS6151264A (ja) | 文書処理装置 | |
JPH02302812A (ja) | タッチパネル制御方式 | |
JPS60175106A (ja) | 数値制御装置 | |
JPH05250124A (ja) | データ処理装置とその表示データ変換方法 | |
JPS6218596A (ja) | 作業領域表示方式 | |
JPS629913B2 (ja) | ||
JPH03217987A (ja) | 描画装置 | |
JPH02201688A (ja) | イメージデータ編集装置 | |
JPH03176716A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |