JP2641858B2 - 圧縮伸長処理装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、コードデータをイメージデータに伸長し、
イメージデータをコードデータに圧縮する圧縮伸長処理
装置に関し、特に、同期型あるいは非同期型の外部装置
をインターフェイスすることができる汎用性の高い圧縮
伸長処理装置に関する。

（従来の技術） ２値データを圧縮伸長処理する方式としては、ファク
シミリ用にMH方式、MR方式、およびMMR方式などの符号
化方式を使用することがCCITT（国際電信電話諮問委員
会）によって勧告され、国際的に標準化され、広く認め
られている。

こらの方式による２値データの圧縮伸長処理装置は、
従来一般に汎用マイクロコンピュータを使用してソフト
ウェア的に逐次処理により行われていた。このような処
理においては、データ伝送速度が制限されているファク
シミリとして使用することには問題がない。しかしなが
ら、コンピュータシステムのワークステーションにイメ
ージデータを表示するために、前述のような方法を用い
ようとすると、動作速度が大幅におち、良好なマン・マ
シン・インターフェイスを実現できないという問題があ
った。

このような問題を解決するために、並行処理、さきま
わり処理、パイプライン処理を採用した圧縮伸長処理装
置が提案された。ところが、そのような圧縮伸長処理装
置は同期型パイプライン方式のインターフェイスを持つ
ので、非同期型のインターフェイスを有するパーソナル
コンピュータ等と接続するためには、変換用の外部回路
を必要とするという問題がある。すなわち、一般の非同
期型のインターフェイスを有する外部装置への適用性が
良くなく、その圧縮伸長処理装置をLSI化したとき汎用
性が狭いという問題があった。

（発明が解決しようとする問題点） 本発明は、上記事情に鑑みてなされたもので、同期型
のパイプラインモードと日同期型のDMAモードの２主の
インターフェイスを持つインターフェイス部を設け、外
部からパイプラインモードとDMAモードを切換えること
ができ、また、処理の高速性を損わなず、それにより、
汎用性を向上したLSI化された圧縮伸長処理装置を提供
することを目的とする。

［発明の構成］ （問題を解決するための手段とその作用） 本発明による圧縮伸長処理装置は、入力される処理前
イメージデータあるいは処理前コードデータをパイプラ
イン的に圧縮処理あるいは伸長処理し、処理後コードデ
ータあるいは処理後イメージデータを出力するための圧
縮伸長処理手段と、同期転送モードでは入力される処理
前イメージデータあるいは処理前コードデータを前記圧
縮伸長処理手段に出力し、非同期転送モードの伸長処理
では入力される処理前コードデータを前記圧縮伸長処理
手段にバッファして出力し、非同期転送モードの圧縮処
理では処理後コードデータを出力するためのコードバッ
ファ手段と、同期転送モードでは第１のデータバスから
入力される処理前イメージデータあるいは処理前コード
データを前記コードバッファ手段に出力し、非同期転送
モードの伸長処理では入力される処理前コードデータを
前記コードバッファ手段に出力し、非同期転送モードの
圧縮処理では前記コードバッファ手段から入力される処
理後コードデータを前記第１のデータバスに出力するた
めの第１の入出力手段と、同期転送モードでは前記圧縮
伸長処理手段から入力される処理後コードデータあるい
は処理後イメージデータを出力し、非同期転送モードの
伸長処理では前記圧縮伸長処理手段から入力される処理
後イメージデータをバッファして出力し、非同期転送モ
ードの圧縮処理では入力される処理前イメージデータを
バッファして出力するためのイメージバッファ手段と、
同期転送モードでは前記イメージバッファ手段から入力
される処理後イメージデータあるいは処理後コードデー
タを第２のデータバスに出力し、非同期転送モードの伸
長処理では前記イメージバッファ手段から入力される処
理後イメージデータを前記第２のデータバスに出力し、
非同期転送モードの圧縮処理では前記第２のデータバス
から入力される処理前イメージデータを前記イメージバ
ッファ手段に出力するための第２の入出力手段と、非同
期転送モードの圧縮処理では前記イメージバッファから
入力される処理前イメージデータあるいは前記圧縮伸長
処理手段から入力される処理後イメージデータを選択的
に時分割で出力するための選択手段と、および、同期転
送モードと非同期転送モードのいずれかのモードにおけ
る圧縮処理と伸長処理のいずれかを指定するための入力
されるモード指定コマンドに従って、前記第１の入出力
手段と、前記コードバッファ手段と、前記圧縮伸長処理
手段と、前記選択手段と、前記イメージバッファ手段
と、および前記第２の入出力手段とを制御するための制
御手段とを具備することを特徴とする。

ここで、前記圧縮伸長処理手段は、予め決められた長
さの処理前イメージデータを圧縮処理し、あるいは予め
決められた長さの処理前コードデータを伸長処理し、前
記イメージバッファ手段は、前記制御手段の制御に従っ
て、非同期転送モードの伸長処理では、処理後イメージ
データを、予め決められた長さをあるいは予め決められ
た長さの倍の長さを単位として前記第２の入出力手段に
出力し、非同期転送モードの圧縮処理では、処理前イメ
ージデータを、予め決められた長さをあるいは予め決め
られた長さの倍の長さを単位として前記第２の入出力手
段から入力し、前記第２の入出力手段から入力される処
理前イメージデータが予め決められた長さの倍の長さを
有するとき、予め決められた長さ分ずつ前記選択手段に
出力する。

（実施例） 以下に添附図面を参照して、本発明による圧縮伸長処
理装置について説明する。

最初に、本発明による圧縮伸長処理装置を組込んだシ
ステム例を第１図を参照して説明する。

そのシステム例によれば、システムバス28に、CPU2
0、システムメモリ21、DMAコントローラ22、圧縮伸長処
理装置１、および双方向バスドライバ24が接続されてい
る。また、イメージバス29にはイメージメモリ26、圧縮
伸長処理装置１、および双方向バスドライバ24が接続さ
れている。

本発明による圧縮伸長処理装置１には参照ラインバッ
ファメモリ６が接続されている。イメージメモリ26は、
例えば圧縮伸長処理装置１によって伸長処理されたイメ
ージデータが格納される。また、システムメモリ21には
コードデータが格納されている。DMAコントローラ22
は、例えばシステムメモリ21とイメージメモリ26の間
で、圧縮伸長処理装置１あるいは双方向バスドライバ24
を介してデータを転送する。

CPU20に伸長処理命令が入力されたとする。CPU20は、
コードデータの圧縮伸長処理装置１への入力に先立ち、
圧縮伸長処理装置１にセットアップコントロールデータ
を送る。このセットアップコントロールデータには、１
ライン分のランレングスを示すデータ、コードデータの
処理方式（MH、MRMあるいはMMR）を示すデータが含まれ
る。このセットアップコントロールデータにより制御部
４のシーケンサはセットアップされる。その後、CPU20
自身あるいはCPU20から命令されたDMAコントローラ22が
システムメモリ21に格納されているコードデータを圧縮
伸長処理装置１に転送する。圧縮伸長処理装置１はセッ
トアップコントロールデータによって指定された処理を
実行する。処理されたデータはイメージメモリ26に格納
される。当然、圧縮伸長処理装置１はステータスデータ
をCPU20に出力する。

また、CPU20に圧縮処理命令が入力されたときは、パ
イプライン（同期）モードではイメージデータはシステ
ムバス28を介して圧縮伸長処理装置に加えられる。DMA
（非同期）モードでは、メージバス29を介して圧縮伸長
処理装置に加えられる。CPU20からセットアップコント
ロールデータが出力されるのは伸長処理の場合と同様で
ある。

次に第２図ａとｂを参照して、本発明による圧縮伸長
処理装置のインターフェイス部について説明する。

インターフェイス部は、システムバス28とデータを交
換する入出力部51と52と、コードデータバッファ81と、
圧縮伸長処理制御部４と、圧縮伸長処理部２と、時分割
セレクタ60と、イメージバッファ83と、イメージバス29
とデータを交換する入出力部69から72と、および補助的
なセレクタとからなる。

次に、第３図を参照して、本発明の一実施例の圧縮伸
長処理装置について説明する。

その実施例は、集積回路（LSI）に組込まれた圧縮伸
長処理部２と圧縮伸長処理制御部４と、および、前述の
インターフェイス部からなり、参照ラインデータを格納
するための参照ラインバッファメモリ６が接続されてい
る。

圧縮伸長処理部２は、入力される２値データにパイプ
ライン処理を施して圧縮処理あるいは伸長処理を行な
う。圧縮伸長処理部２は、解読処理部12と、生成処理部
14と、および、バッファメモリ制御部16とからなる。解
読処理部12は、伸長処理モードでは入力されるコードデ
ータの解読処理を行ない、圧縮処理モードではa0点を検
出するように動作する。生成処理部14は、伸長処理モー
ドでは解読処理部12での解読結果に基づいてイメージデ
ータを生成し、圧縮処理モードでは検出されたa0点に基
づいてコードデータを生成する。バッファメモリ制御部
16は、参照ラインバッファメモリ６をアクセスして参照
ラインデータを書込み、あるいは読み出し、、また生成
処理がラインの終端まで進行したか否かを判定する。

生成処理部14は、生成結合部18とb1検出部19からな
る。生成結合部18は、カウンタ部30と、変換部32と、お
よび結合部34とからなる。カウンタ部30は、伸長処理モ
ードでは解読処理部12によって解読されたランレングス
データを保持し、圧縮処理モードではランレングスをカ
ウントする。変換部32は、カウンタ部30あるいは後述す
るランレングス算出部38からのランレングスデータ等に
従ってイメージデータあるいはコードデータを結合デー
タとして発生する。結合部34は、発生された結合データ
をつぎつぎと結合して所望される２値データを生成す
る。

b1検出部19は、色変化点検出部36と、およびランレン
グス算出部38とからなる。色変化点検出部36は、参照ラ
インバッファメモリ６から読み出された参照ラインデー
タに基づいて参照ラインデータ中にb1点を検出する。ラ
ンレングス算出部38は、伸長処理モードでは１次元コー
ドデータに対する１バイト長以上のランレングスデータ
以外のランレングスデータの生成されるべきイメージデ
ータの長さを算出し、圧縮処理モードでは２次元符号化
のときのb1点とa1点の差に対応するデータを算出する。

また、バッファメモリ制御部16は、アドレス部40と、
データ入出力部42と、およびライン終端検出部44とから
なる。ライン終端検出部44は、処理に先立ち１ライン分
のランレングスデータを受取って保持し、現在生成処理
が進行したバイト位置を検出する。このようにして、ラ
インの終端を検出する。アドレス部40は、着目バイトブ
ロックに関連するイメージデータが格納されている参照
ラインバッファメモリ６のアドレスを、ライン終端検出
部44からの検出された現在生成処理が進行したバイト位
置に基づいて決定し、また、次ぎの処理ラインのための
参照ラインデータを格納するためのアドレスを検出され
たバイト位置に基づいて決定する。決定されたアドレス
を参照ラインバッファメモリ６に出力する。このアドレ
ス部40は、参照ラインバッファメモリ６としてスタティ
ックRAMが使用されるとき必要である。ファーストイン
ファーストアウト（FIFO）メモリが使用されるときは、
アドレス部40は必要なくなり、圧縮伸長処理制御部４に
リード／ライトモードの制御する回路部分が必要とな
る。データ入出力部42は、伸長処理モードでは生成結合
部18からのイメージデータを、また圧縮処理モードでは
解読処理部12からのイメージデータを、アドレス部40に
よって指定される参照ラインバッファメモリ６のアドレ
スに格納し、現在の処理ラインの参照ラインデータをア
ドレス部40のよって指定される参照ラインバッファメモ
リ６のアドレスから読み出す。

圧縮伸長処理制御部４は、メインシーケンサ７と、解
読処理部サブシーケンサ８と、および生成処理部サブシ
ーケンサ９とからなる。メインシーケンサ７は、LSI内
部の構成物の全体を制御し、また、図示されない外部制
御装置とコマンド／ステータスを交換する。その内部に
は、処理されるラインが１次元であるか２次元であるか
を示すためのタグフリップフロップ（TAGフリップフロ
ップ、図示せず）と、処理されるランの色が白か黒かを
示す色制御フリップフロップ（FBLKDフリップフロッ
プ、図示せず）等のフリップフロップを内蔵する。解読
処理部サブシーケンサ８は、解読処理部12の動作を制御
する。また、生成処理部サブシーケンサ９は、生成処理
部14の動作を制御する。

次に、インターフェイス部の詳細な回路と、および圧
縮伸長処理装置の動作を説明する。

CPU20から、同期転送モードであるパイプラインモー
ドと、非同期転送モードであるDMAモードのいずれかを
指定するデータと、圧縮処理を実行するのか伸長処理を
実行するのかを示すデータを含むセットアップコントロ
ールデータがシステムバス28に出力される。そのセット
アップコントロールデータは、ドライバ51とセレクタ57
を介して制御部４に入力される。こらにより、制御部４
は圧縮伸長処理装置内の各部に制御信号を出力する。そ
の後、入力される２値データの処理が行われる。

最初に、同期転送モードでの伸長処理について説明す
る。

システムバス28からドライバ51を介してコードデータ
が、コードバッファ20に入力される。コードデータバッ
ファ81内のレジスタ53は入力されたコードデータをラッ
チする。ラッチされたコードデータは処理ステップに従
ってセレクタ54を介して圧縮伸長処理部２に入力され
る。セレクタ54は、同期モードでは、レジスタ53からの
データを選択するように制御されている。圧縮伸長処理
部２に入力されたコードデータは伸長処理され、イメー
ジデータ＠DTR07-00として出力される。イメージデータ
＠DTR07-00は、セレクタ59を介してイメージバッファ83
に入力される。

イメージデータ＠DTR07-00は、イメージバッファ83内
のセレクタ68に入力され、選択される。選択されたイメ
ージデータは、ドライバ69を介してイメージバス29上に
出力される。同期モードの圧縮処理は、ドライバ51から
入力されるデータがイメージデータであり、ドライバ69
から出力されるデータがコードデータであるという違い
はあるがインターフェース部の動作は同期モードの伸長
処理と同様である。

次に、DMAモードの伸長処理について説明する。

システムバス28からドライバ51を介してコードデータ
が、コードデータバッファ81に入力される。コードデー
タバッファ81内のレジスタ53は入力されたコードデータ
をラッチする。ラッチされたコードデータは処理ステッ
プに従ってセレクタ54を介して圧縮伸長処理部２に入力
される。セレクタ54は、DMAモードの伸長処理でも、レ
ジスタ53からのデータを選択するように制御されてい
る。圧縮伸長処理部２に入力されたコードデータは伸長
処理され、イメージデータ＠DTR07-00として出力され
る。イメージデータ＠DTR07-00は、セレクタ59を介して
イメージバッファ83に入力される。

イメージデータ＠DTR07-00は、イメージバッファ83内
のレジスタ61にラッチされる。このとき、イメージバス
29が１バイトでアクセスされているときは、イメージデ
ータはセレクタ62、レジスタ64、およびレジスタ65を介
してセレクタ68に出力される。セレクタ68で選択された
イメージデータは、ドライバ69を介してイメージバス29
上に出力される。また、イメージバス29が２バイト（16
ビット）でアクセスされているときは、イメージデータ
は、セレクタ63、レジスタ66にラッチされる。つぎのイ
メージデータはセレクタ62を介してレジスタ64にラッチ
される。レジスタ64と66にラッチされらイメージデータ
は、シフトされ、レジスタ65と67にラッチされる。レジ
スタ65からのイメージデータはセレクタ68とドライバ69
を介して、またレジスタ67からのイメージデータはドラ
イバ70を介して、イメージバス29に出力される。

次にDMAモードの圧縮処理について説明する。

イメージバス29が８ビットでアクセスされているとき
は、イメージデータはドライバ72、セレクタ62を介して
レジスタ64にラッチされる。ラッチされたイメージデー
タはシフトされ、時分割セレクタ60に出力される。

イメージバス29が16ビットでアクセスされているとき
は、イメージデータはドライバ71と72、セレクタ62と63
を介してそれぞれレジスタ64と66にラッチされる。ラッ
チされたイメージデータはシフトされ、それぞれ時分割
セレクタ60に出力される。

時分割セレクタ60によって選択されたイメージデータ
はコードデータバッファ81内のセレクタ54を介して圧縮
伸長処理部２に加えられる。圧縮伸長処理部２で圧縮処
理されたコードデータはセレクタ59を介して再び時分割
セレクタ60に供給される。処理されたコードデータはコ
ードデータバッファ81内のレジスタ55とセレクタ56、お
よびドライバ52を介してシステムバス28に出力される。
従って、セレクタ60からレジスタ55とセレクタ54につな
がるバスラインは時分割で使用される。

制御部４のステータスデータは、セレクタ58と、セレ
クタ56と、およびドライバ52を介してシステムバス28に
出力される。

また、セレクタ59とセレクタ60を使用して、システム
バス28とイメージバス29の間の双方向ドライバとしても
働くこともできる。

［発明の効果］ 以上詳述したように、本発明による圧縮伸長処理装置
によれば、パイプラインモードにおける処理速度を犠牲
にせずに、パイプラインモードとDMAモードの切換えを
可能にし、汎用性を向上することができる。また、圧縮
伸長処理装置をLSI化するにあたり、両モードでピンを
共用化することによりピン数の増加を防ぎ、DMAモード
の圧縮伸長処理においてデータの入出力の方向を逆転す
るようにしてゲートの増加を防ぎ、イメージバスからコ
ードバスに走るデータパスを時分割とすることによりバ
スラインの増加を防いでいる。このようにして、LSIを
小形化することができる。さらにまた、イメージバスを
8/16ビット切換え可能としたので、イメージデータの高
速転送にも対処できる。

【図面の簡単な説明】

第１図は、本発明による圧縮伸長処理装置を含むシステ
ムの構成例を示すブロックダイアグラムであり、第２図
ａとｂは、本発明による圧縮伸長処理装置のインターフ
ェイス部の詳細を示すブロックダイアグラムであり、第
３図は本発明による圧縮伸長処理装置の圧縮伸長処理制
御部と圧縮伸長処理部の詳細を示すブロックダイアグラ
ムである。 １……圧縮伸長処理装置、６……参照ラインバッファメ
モリ、20……CPU、22……DMAコントローラ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力される処理前イメージデータあるいは
   処理前コードデータをパイプライン的に圧縮処理あるい
   は伸張処理し、処理後コードデータあるいは処理後イメ
   ージデータを出力するための圧縮伸張処理手段と、 同期転送モードでは入力される処理前イメージデータあ
   るいは処理前コードデータを前記圧縮伸張処理手段にバ
   ッファして出力し、非同期転送モードの伸張処理では入
   力される処理前コードデータを前記圧縮伸張処理手段に
   バッファして出力し、非同期転送モードの圧縮処理では
   選択手段から入力される処理後コードデータを第１の入
   出力手段に出力するとともに、選択手段から入力される
   処理前イメージデータを前記圧縮伸張処理手段に出力す
   るためのコードバッファ手段と、 同期転送モードでは第１のイメージデータバスから入力
   される処理前イメージデータあるいは処理前コードデー
   タを前記コードバッファ手段に出力し、非同期転送モー
   ドの伸張処理では入力される処理前コードデータを前記
   コードバッファ手段に出力し、非同期転送モードの圧縮
   処理では前記コードバッファ手段から入力される処理後
   コードデータを前記第１のデータバスに出力するための
   第１の入出力手段と、 同期転送モードでは前記圧縮伸張処理手段から入力され
   る処理後コードデータあるいは処理後イメージデータを
   出力し、非同期転送モードの伸張処理では前記圧縮伸張
   処理手段から入力される処理後イメージデータをバッフ
   ァして出力し、非同期転送モードの圧縮処理では入力さ
   れる処理前イメージデータをバッファして出力するため
   のイメージバッファ手段と、 同期転送モードでは前記イメージバッファ手段から入力
   される処理後イメージデータあるいは処理後コードデー
   タを第２のデータバスに出力し、非同期転送モードの伸
   張処理では前記イメージバッファ手段から入力される処
   理後イメージデータを前記第２のデータバスに出力し、
   非同期転送モードの圧縮処理では前記第２のデータバス
   から入力される処理前イメージデータを前記イメージデ
   ータバッファ手段に出力するための第２の入出力手段
   と、 非同期転送モードの圧縮処理では前記イメージバッファ
   から入力される処理前イメージデータあるいは前記圧縮
   伸長処理手段から入力される処理後コードデータを選択
   的に時分割で前記コードバッファ手段に出力するための
   選択手段と、および 同期転送モードと非同期転送モードのいずれかのモード
   における圧縮処理と伸張処理のいずれかを指定するため
   の入力されるモード指定コマンドに従って、前記第１の
   入出力手段と、前記コードバッファ手段と、前記圧縮伸
   張処理手段と、前記選択手段と、前記イメージバッファ
   手段と、および前記第２の入出力手段とを制御するため
   の制御手段とを具備することを特徴とする圧縮伸張処理
   装置。
2. 【請求項２】前記圧縮伸張処理手段は、予め決められた
   長さの処理前イメージデータを圧縮処理し、あるいは予
   め決められた長さの処理前コードデータを伸張処理し、
   前記イメージバッファ手段は、前記制御手段の制御に従
   って、非同期転送モードの伸張処理では、処理後イメー
   ジデータを、予め決められた長さをあるいは予め決めら
   れた長さの倍の長さを単位として前記第２の入出力手段
   を出力し、非同期転送モードの圧縮処理では、処理前イ
   メージデータを、予め決められた長さをあるいは予め決
   められた長さの倍の長さを単位として前記第２の入出力
   手段から入力し、前記第２の入出力手段から入出力され
   る処理前イメージデータが予め決められた長さの倍の長
   さを有するとき、予め決められた長さ分ずつ前記選択手
   段に出力することを特徴とする特許請求の範囲第１項に
   記載の装置。