JP2638579C - - Google Patents

Info

Publication number
JP2638579C
JP2638579C JP2638579C JP 2638579 C JP2638579 C JP 2638579C JP 2638579 C JP2638579 C JP 2638579C
Authority
JP
Japan
Prior art keywords
dielectric constant
constant film
high dielectric
crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Publication date

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は多結晶高誘電率膜を用いたキャパシタに関する。 【0002】 【従来の技術】従来、高誘電率膜キャパシタは、対をなす電極間に多結晶高誘電
率膜を設けていた。しかしながら高誘電率膜が多結晶構造のものである場合には
、結晶粒界を要因とするリーク電流が大きく、所望のキャパシタ容量を得ること
が困難であるため、対をなす電極 間に多結晶相とアモルファス相の多層構造からなる高誘電率膜を設けたキャパシ
タが開発されている(特開平2−229472号公報参照)。 【0003】 【発明が解決しようとする課題】しかしながら上述した従来のキャパシタにおい
て、一般的にアモルファス構造をもつ膜の誘電率は、結晶構造をもつ膜の誘電率
に比べて小さいことから、実質的な膜の誘電率は結晶相のみの場合に比べて低く
なってしまうという間題があった。 【0004】本発明の目的は、リーク電流を小さく抑えるとともに、誘電率の特
性を向上させた高誘電率膜キャパシタを提供することにある。 【0005】 【課題を解決するための手段】前記目的を達成するため、本発明に係る高誘電率
膜キャパシタは、対をなす電極間に高誘電率膜を有する高誘電率膜キャパシタで
あって、高誘電率膜は、結晶粒からなる多結晶構造のものであり、結晶粒は、相
互の結晶粒界の部分でアモルファス構造をもつ高誘電率膜で被覆されたものであ
り、一部の結晶粒が電極に接合しているものである。 【0006】(削除) 【0007】(削除) 【0008】また前記アモルファス構造の高誘電率膜は、対をなす電極間に渡っ
て柱状に設けられ、隣接する柱状の高誘電率膜間には、多結晶構造の高誘電率膜
が設けられているものである。 【0009】また前記多結晶構造の高誘電率膜は、対をなす電極にそれぞれ接合
したもので ある。 【0010】 【作用】対をなす電極間に設けた多結晶構造の高誘電率膜の結晶粒界にアモルフ
ァス相を介在させ、結晶粒界を要因とするリーク電流をアモルファス相により抑
止する。 【0011】また対をなす電極間での誘電率は、多結晶構造の高誘電率膜にて確
保する。 【0012】 【実施例】以下、本発明の実施例を図により説明する。 【0013】(実施例1)図1は本発明の実施例1を示す断面図である。 【0014】図において本発明に係る高誘電率膜キャパシタは基本的構成として
対をなす電極13,17間に高誘電率膜14を有するものである。高誘電率膜1
4は結晶粒からなる多結晶構造のものであり、その中に結晶相15とアモルファ
ス相16とを混在させて、結晶粒界をアモルファス相16にて消滅された結晶粒
構造をもつようにする。その具体例について説明する。 【0015】予めシリコン基板11上に形成した熱酸化膜12上に白金スパッタ
等で下部電極13を形成する。 【0016】さらに下部電極13が形成された基板11上にチタン酸ストロンチ
ウム(SrTiO3)等の高誘電率膜14を形成する。この際、例えば原料ガス
の流量比を制御することにより、形成される膜の結晶学的構造を変化させる。特
にTiに対するSrの組成比が1のような化学量論的組成を維持させる成長条件
では、結晶構造を有する膜が形成され、それは結晶粒界によって区分された多結
晶構造となる。これに対し、Tiに対するSrの組成比が 1より小さくなるに従って、膜の結晶構造はアモルファス構造へと変化する。 【0017】本実施例に対しては、LPCVDに際しTi原料ガスの流量をSr
原料ガスの流量に対して高く設定し、高誘電率膜14中に結晶粒構造とアモルフ
ァス構造が同時に形成される成長条件を用いることによって、SrTiO3の結
晶相15と結晶相15の結晶粒界を覆うアモルファス相16とを混在させる。そ
の一部の結晶相15はは下部電極13に接している。 【0018】さらに結晶相15とアモルファス相16とが混在した高誘電率膜1
4上に白金スパッタ等により上部電極17を形成する。一部の結晶相15は上部
電極1に接合している。 【0019】本実施例によれば、上下電極13,17に電圧を印加した際に、高
誘電率膜14中に支配的な電流リークの箇所となる結晶粒界はアモルファス相1
6により消滅されているため、リーク電流を小さく抑えることができる。 【0020】またアモルファス相16は高誘電率膜14の個々の結晶粒を覆うも
のであり、その膜14中で占める割合が小さく、しかも高誘電率膜14の結晶相
15が電極13,17間に誘電率を確保するため、膜全体の誘電率の低下は招か
ない。 【0021】(実施例2)図2は本発明の実施例2を示す断面図である。 【0022】本実施例では、高誘電率膜14中においてアモルファス相16を電
極13,17間に渡って柱状に成長させるとともに、隣接するアモルファス相1
6の間で結晶相15の結晶粒径を増加させて、結晶相15を電極13,17に直
接接合させた構造となっている。この際、基板温度を低くする、成長中に供給す
る原料の組成比等を制御することにより、高誘電率膜全体に対し個々の結晶粒径
を増加させる。 【0023】本実施例によれば、結晶相15が電極13,17に直接接合してい
るため、電極13,17からの電圧を結晶相15の結晶粒に均一に印加でき、よ
り高い誘電率を得ることができる。 【0024】尚、実施例では、シリコンウェハを対象としたが、表面にのみシリ
コンが存在するSOS(Silicon on Sapphire)やSOI(
Silicon on Insulator)基板を用いてもよい。また電極1
3,17は白金に限らず、多結晶シリコン等でもよい。また高誘電率膜14は、
SrTiO3に限らず、酸化タンタル(Ta2O5)やチタン酸ジルコン酸鉛(P
ZT)等を用いてもよい。 【0025】 【発明の効果】以上説明したように本発明によれば、高誘電膜の誘電率を高く維
持したまま、リーク電流を少なくすることができ、電荷の蓄積時間が長い高誘電
率キャパシタを提供することができる。
【図面の簡単な説明】 【図1】本発明の実施例1を示す断面図である。 【図2】本発明の実施例2を示す断面図である。 【符号の説明】 11 シリコン基板 12 熱酸化膜

Claims (1)

  1. 【特許請求の範囲】 【請求項1】対をなす電極間に高誘電率膜を有する高誘電率膜キャパシタであっ
    て、前記高誘電率膜は、基板上に結晶粒構造とアモルファス構造とが同時に形成
    される成長条件を用い、結晶粒からなる多結晶構造のものであり、前記結晶粒は
    相互の結晶粒界の部分でアモルファス構造をもつ高誘電率膜で被覆され、一部
    の前記結晶粒は、前記電極に接合していることを特徴とする高誘電率膜キャパシ
    タ。 【請求項】 前記アモルファス構造の高誘電率膜は、対をなす電極間に渡って
    柱状に設けられ、隣接する柱状の高誘電率膜間には、多結晶構造の高誘電率膜が
    設けられていることを特徴とする請求項1に記載の高誘電率膜キャパシタ。 【請求項】 前記多結晶構造の高誘電率膜は、対をなす電極にそれぞれ接合し
    たものであることを特徴とする請求項1に記載の高誘電率膜キャパシタ。

Family

ID=

Similar Documents

Publication Publication Date Title
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
US5397446A (en) Method of forming a ferroelectric film
KR940006213A (ko) Pb / Bi를 함유하지 않는 퍼로브스카이트를 버퍼층으로서 사용한 Pb / Bi를 함유하는 고유전율 산화물 구조물 및 그 제조방법
KR20010014838A (ko) 실리콘상의 비결정성 유전체 커패시터
JPH11126877A (ja) 強誘電性薄膜の性能を最適化するための多層方式
JP3628041B2 (ja) 半導体装置の製造方法
US20020006733A1 (en) Multilayer thin film and its fabrication process as well as electron device
US7342276B2 (en) Method and apparatus utilizing monocrystalline insulator
CN102947917A (zh) 通过加工引发的单轴向应变控制介电薄膜内的铁电性
WO2002009203A3 (en) Microelectronic piezoelectric structure
JP2638579B2 (ja) 高誘電率膜キャパシタ
JPH10189404A (ja) 半導体基板及びその製造方法
JP2000068466A (ja) 半導体記憶装置
JP2638579C (ja)
US7183601B2 (en) Semiconductor device and method for manufacturing thereof
JP2003158309A (ja) 圧電振動素子、容量素子、及び記憶装置
JPH08186182A (ja) 強誘電体薄膜素子
US20180190714A1 (en) Method for fabricating a semiconductor device
WO2003100824A3 (en) Ferroelectric capacitor and method of manufacturing the same
JP3212194B2 (ja) 半導体装置の製造方法
JP3745950B2 (ja) 酸化ジルコニウム膜とpzt膜との積層体及びこれを備えた半導体装置
JPH0613542A (ja) 強誘電体装置
US6074885A (en) Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures
JPH11251555A (ja) 半導体メモリ装置及びその製造方法