JP2635635B2

JP2635635B2 - 分散ノード間メモリ情報更新装置

Info

Publication number: JP2635635B2
Application number: JP62302664A
Authority: JP
Inventors: まとひ飯塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-11-30
Filing date: 1987-11-30
Publication date: 1997-07-30
Anticipated expiration: 2012-07-30
Also published as: JPH01142965A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、分散ノードに生じたメモリ情報変化を他
ノードに自動的に伝達してその情報変化を他ノードに反
映させる分散ノード間メモリ情報更新装置に関する。

（従来の技術）従来、分散したノード（コンピュータ）間で、各ノー
ドに生じたメモリ情報の変化を他ノードに伝達する方式
としては、関係するノードの各々において情報の送受信
を処理するソフトウェア（プログラム・システム）を動
作させ、その相互ソフトウェア間で予め送受信可能とな
るべく規約（プロトコル）を定め、伝達すべき情報の変
化を当該ソフトウェア（に従ってCPU）が検知して、予
め定めた送受信規約に準じた制御処理により他ノードの
ソフトウェアに伝達するのが一般的であった。

上記の方式では、情報の変化をソフトウェア処理で検
出しているため、ソフトウェアが複雑となり、しかも検
出のオーバヘッドタイムが大きいという欠点があった。
更に、情報変化をソフトウェア処理により相手ノードに
伝えるためには、ソフトウェア間規約を定め、それに従
った伝達処理機能を盛込む必要があり、ソフトウェアの
一層の複雑化を招き、その作成難度も高かった。

（発明が解決しようとする問題点）上記したように従来は、分散ノード間で、各ノードに
生じたメモリ情報変化を他ノードに伝達するのにソフト
ウェア処理によって行なっていたため、ソフトウェアが
複雑となる問題があった。

したがってこの発明は、分散ノードに生じたメモリ情
報変化を自動検出し、且つその情報を他ノードに自動的
に伝達してその情報変化を他ノードに反映させることが
できる分野ノード間メモリ情報更新装置を提供すること
を解決すべき課題とする。

［発明の構成］（問題点を解決するための手段）この発明は、分散ノード間において、予め規定された
メモリ区画範囲の各々を対応付けし、この定義されたメ
モリ区画で発生したメモリ情報変化をCPUから独立に検
出し、そのメモリ情報変化を他ノードのメモリ区画に反
映すべく、そのメモリ情報を対応ノードにCPUから独立
に転送して、そのメモリ区画に書込むようにしたことを
特徴とする。

（作用）上記の構成によれば、分散ノードに生じたメモリ情報
変化を検出し、その情報を他ノードに伝達してその情報
変化を他ノードに反映させるための一連の処理が、CPU
から独立に自動的に行なえるので、CPUの負荷を軽減す
ることができる。

（実施例）第１図はこの発明を適用する分散ノード間メモリ情報
更新機構の一実施例を示すブロック構成図、第２図は第
１図の分散ノード間メモリ情報更新機構を有する分散ノ
ードを用いた分散ネットワークシステムのブロック構成
図である。第２図において、10a,10bは互いに分散して
配置されるコンピュータなどのノード（分散ノード）、
20はノード10a,10bを相互接続する伝送路である。ノー
ド10a,10bは、同ノードの中心を成すCPU11と、各種プロ
グラム、データ等が格納されるメモリ12と、この発明に
直接関係する分散ノード間メモリ情報更新機構（以下、
単にメモリ情報更新機構と称する）13と、CPU11、主メ
モリ12およびメモリ情報更新機構13等を相互接続するバ
ス（システムバス）14とを有している。

ノード10a,10bのメモリ情報更新機構13は、第１図に
示す構成を有する。同図において、21はメモリ情報変化
の検出対象として予め自ノードのメモリ12上に定められ
たメモリ区画の範囲を記憶し、バス14を監視することに
よりメモリ区画範囲内のメモリ情報が変化することを検
出するメモリ情報変化検出機能を持つ区画アクセス制御
機構、22は送出バッファ機構である。この送出バッファ
機構22は、区画アクセス制御機構21によって検出された
メモリ情報（メモリ書込み情報）を一時格納するのに供
される。

23は送出バッファ機構22に格納されているメモリ書込
み情報をもとに他ノードへの伝送に適したフォーマット
の伝送情報を生成する送出制御機構、24は送出制御機構
23によって生成された伝送情報を伝送路20経由で他ノー
ドへ伝送する一方、伝送路20経由で他ノードから伝送さ
れた伝送情報を受信する伝送処理機構、25はタイミング
機構である。このタイミング機構25は、送出バッファ機
構22から送出制御機構23を通して伝送処理機構24に情報
を送出するタイミングを決定するようになっている。

26は自ノードのメモリ12上に定められたメモリ区画へ
の書込み対象となり他ノードで検出されたメモリ書込み
情報を一時格納するための書込みバッファ機構、27は伝
送処理機構24において受信された伝送情報を受け上記メ
モリ区画への書込みに適した情報に変換して書込みバッ
ファ機構25に格納する書込み制御機構である。書込みバ
ッファ機構26および前記送出バッファ機構22は、いずれ
もFIFO（ファースト・イン・ファースト・アウト）バッ
ファを有している。

次に、この発明の一実施例の動作を説明する。まず、
伝送路20によって相互接続されたノード10aとノード10b
の各々では、自ノード内のメモリ12を対象に相互に対応
付けられるメモリ区画の特定化が予め行なわれる。これ
は、一方のノードで生じたメモリ情報変化（の要因とな
ったメモリ書込み情報）を他方のノードに伝達する必要
のある区画を宣言するものである。ここで、両ノード10
a,10bの宣言区画（メモリ区画）は同サイズであること
を前提とする。

ノード10a,10bにおいてメモリ区画の特定化（メモリ
区画の宣言）が行なわれると、その区画の開始メモリア
ドレス並びに終了メモリアドレスが、ノード10a,10bが
有するメモリ情報更新機構13内の区画アクセス制御機構
21に設定される。区画アクセス制御機構21はバス14を監
視しており、メモリ12への書込みアクセスを検知する
と、その書込み先メモリアドレス上記の如く設定されて
いる区画開始メモリアドレス並びに終了メモリアドレス
と比較する。そして区画アクセス制御機構21は、書込み
先メモリアドレスが上記した区画開始並びに終了メモリ
アドレスで示されるアドレス区間内のアドレスであるこ
とを検出すると（即ち予め定められたメモリ区画への書
込みアクセスであることを検出すると）、その書込み先
メモリアドレスと区画開始メモリアドレスの差分、即ち
メモリ区画内オフセット値を算出する。次に区画アクス
制御機構21は、算出したオフセット値とバス14上に現わ
れている（メモリ12への）メモリ書込み情報とを対にし
て送出バッファ機構22に書込む。区画アクセス制御機構
21は以上の動作を繰返す。

さて、ノード間の伝送においては、伝送効率を考慮し
て伝送ブロック長を定め、そのブロック単位にまとめて
交信が行なわれるのが一般的である。この実施例におい
ても、バス14上で検出した特定メモリ区画上のメモリ書
込み情報を送出バッファ機構22に順に格納し、まとめて
送出するものである。しかし、所定の情報量に達した場
合に送出するという条件だけでは、特定メモリ区画への
書込みの頻度が少ないために所定量に達するまでに多大
な時間を要した場合には、相手ノードへの伝達が大幅に
遅れることになり、また所定量に達しなかったために送
出バッファ機構22内に残留して伝達ミスが発生する虞も
ある。そこで、このような事態の発生を防止するため、
タイミング機構25はバス14の所定数のアクセスサイクル
が経過しても区画サイクル制御機構21が上記の検出を行
なわなかった場合、その旨を示す区画アクセス制御機構
21からの通知に応じ、送出制御機構23に対して送出開始
を指示する。

タイミング機構25は更に、送出バッファ機構22に所定
量の情報が格納されたことを検出した場合にも、送出制
御機構23に送出開始を指示する。但し、この送出開始指
示は、伝送処理機構24からの伝送可否情報が伝送可を示
していることを前提とする。このためタイミング機構25
は、伝送不可の場合には伝送可となるまでは送出開始指
示の発行を見合わせる。もし、送出バッファ機構22に所
定量まで情報が格納されても伝送不可が解除されない場
合には、上記特定メモリ区画のメモリ情報変化を発生し
ているプロセスの走行を遅延させるため、CPU11へ割込
みをかける。これによりCPU11は、オペレーティングシ
ステム（OS）の制御のもとで、上記の対象プロセスを走
行モードから外し、実行待ち行列の最後尾に繋ぎかえ
る。なお、伝送不可要因が伝送炉20の飽和など一定時間
待てば解消される場合と異なり、伝送路20の切断などの
障害発生による場合には、割込みステータスを変え、OS
が対象プロセスの異常処理手続きの走行を可能とさせる
ようにしている。

送出制御機構23はタイミング機構25から送出開始指示
を受取ると、送出バッファ機構22に格納されている情報
中のオフセット地を格納順に（即ち送出先頭より後尾へ
向けて順に）調べ、オフセット値が連続的に変化する範
囲を見付け、その範囲のメモリ書込み情報を小ブロック
データとして切出す。このときの“連続的”の判断は、
予め定義された変化パターン群のいずれかに合致したと
きに成立する。このパターンは、例えば“１番地”ずつ
減少する”などである。送出制御機構23は、小ブロック
データを切出すと、同データの含む小ブロックＢを生成
する。即ち送出制御機構23は、第３図に示すように、先
頭フィールドに該当パターンに固有の識別子（パターン
識別子）Ｐが、次のフィールドに小ブロックデータ長Ｌ
が、更に次のフィールドに小ブロックデータ先頭のオフ
セット値Ｓがそれぞれ設定され、最後に長さＬの小ブロ
ックデータ（C₁,C₂…C_L）が設定された小ブロックＢを
生成し、先頭より順に伝送処理機構24に送出する。送出
制御機構23は、送出バッファ機構22に残されている後続
情報についても、上記した小ブロックデータの切出し並
びに送出処理を繰返す。この繰返しにより送出バッファ
機構22が空状態（バッファエンプティ）となると、送出
制御機構23は送出処理完了時点でタイミング機構25にそ
の旨を通知する。そして送出制御機構23はタイミング機
構25からの次の送出開始指示を待つ。

伝送処理機構24は、送出制御機構23から送出された小
ブロックＢを受取ると、この小ブロックＢを伝送規約に
基づいて伝送路20経路で相手ノードに伝送する。このよ
うにして、例えばノード10aのメモリ情報更新機構13
（内の伝送処理機構24）からノード10bのメモリ情報更
新機構13に、（ノード10aのメモリ12上の特定メモリ区
画におけるメモリ情報変化の要因となったメモリ書込み
情報を含む）幾つかの小ブロックＢが伝送されたものと
する。

ノード10bのメモリ情報更新機構13内の伝送処理機構2
4は、伝送路20経由でノード10aから小ブロックＢが伝送
されると、この小ブロックＢを受信し、書込み制御機構
27に送出する。書込み制御機構27は、伝送処理機構24に
よって受信された小ブロックＢ中のパターン識別子Ｐお
よびオフセット値Ｓから、小ブロックデータ個々の対と
なるべきオフセット値（個々のデータの特定メモリ区画
内オフセット値）を小ブロック長Ｌで示される個数分算
出し、各々を順に個々のデータ（メモリ書込み情報）
C₁,C₂…C_Lと対にして書込みバッファ機構26に書込む。
そして書込み制御機構27は、区画アクセス制御機構21に
書込みを通知する。書込み制御機構27は、以上の処理を
伝送処理機構24から受取る小ブロックＢ毎に繰返す。

区画アクセス制御機構21は、書込み制御機構27からの
書込み通知により書込みバッファ機構26からその格納デ
ータ（メモリ区画内オフセット値と対となったメモリ書
込み情報）を格納順に取出す。次に区画アクセス制御機
構21は、書込みバッファ機構26から取出したデータ中の
オフセット値を予め設定されている特定メモリ区画の開
始メモリアドレスに加算し、メモリ書込み情報の書込み
先メモリアドレスを算出する。そして区画アクセス制御
機構21は、この書込み先メモリアドレスで指定されるメ
モリ12内位置に、書込みバッファ機構26からのメモリ書
込み情報（即ちノード10aのメモリ12上の特定メモリ区
画におけるメモリ情報変化の要因となったメモリ書込み
情報）をバス14経由で書込む。この間、区画アクセス制
御機構21でのメモリ情報変化検出動作は禁止される。

以上は、ノード10a,10b間において予め対応付けられ
た各々１つの特定メモリ区画の内容を一致させるため
に、この１対のメモリ区画だけをメモリ情報変化の検出
対象とした場合について説明したが、複数対のメモリ区
画の内容を各対毎に一致させる場合にも応用できる。但
し、複数対のメモリ区画を対象に上記の機能を発揮させ
るには、予め宣言された各メモリ区画毎に固有の識別子
（メモリ区画識別子）Ｍを用意しておき、例えば第４図
に示すように他ノードへの伝送情報の先頭に対象メモリ
区画の識別子Ｍを付加することで、受信側ノードにおい
ていずれのメモリ区画に書込むべき情報かを識別できる
ようにする必要がある。また、この発明は、３つ以上の
ノード（分散ノード）から成る分散ネットワークにも応
用できることは勿論である。

［発明の効果］以上詳述したようにこの発明によれば、次に列挙する
作用効果を奏することができる。

メモリ情報変化の要因となったメモリ書込み情報の
分散ノード間での伝達が、各ノードの中心を成すCPUか
ら独立に自動的に行なえるため、一般のアプリケーショ
ン・ソフトウェアを含むソフトウェアの処理負担が大幅
に軽減できる。即ち分散ノード間の情報伝達のための手
続きをソフトウェアに折込む（インプリメントする）必
要がなくなる。

１つの分散ノードにおけるメモリ情報変化は、他の
分散ノードに相並行して伝達されるので、１つの分散ノ
ードのソフトウェアと他の分散ノードのソフトウェアの
処理の結合が著しく容易となる。

以上から、複数のノード（コンピュータ）の結合度
を容易に密にすることできるので、各ノードの性能連結
が果たされ、強力且つ融通性のある分散ネットワークの
構築が可能となる。

【図面の簡単な説明】

第１図はこの発明を適用する分散ノード間メモリ情報更
新機構の一実施例を示すブロック構成図、第２図は第１
図の分散ノード間メモリ情報更新機構を有する分散ノー
ドを用いた分散ネットワークシステムのブロック構成
図、第３図および第４図は分散ノード間で伝達される情
報のフォーマットの一例を示す図である。 10a,10b……ノード（分散ノード）、11……CPU、12……
メモリ、13……メモリ情報更新機構（分散ノード間メモ
リ情報更新機構）、14……バス、20……伝送路、21……
区画アクセス制御機構、22……送出バッファ機構、23…
…送出制御機構、24……伝送処理機構、25……タイミン
グ機構、26……書込みバッファ機構。

Claims

(57)【特許請求の範囲】

【請求項１】複数の分散ノードが伝送路により相互接続
された分散ネットワークシステムにおいて、前記各分散ノードに、メモリと、このメモリの記憶する情報の変化の検出対象として予め
定められたメモリ区画の範囲を記憶し、前記メモリへの
情報の書込みアクセスのためのメモリアドレスを監視し
て前記メモリ区画範囲内の記憶情報が変化することを検
出するメモリ情報変化検出手段と、このメモリ情報変化
検出手段の検出対象となったメモリアドレスに付随して
転送されるメモリへの書込み情報を一時格納する第１バ
ッファ手段と、この第１バッファ手段に格納されている
書込み情報を他ノードに伝送するとともに、他ノードか
ら伝送されたこの他ノードのメモリにおける変化した記
憶情報を受信する伝送処理手段と、この伝送処理手段に
よって受信された情報を一時格納する第２バッファ手段
と、この第２バッファ手段に格納されている情報を前記
メモリに書込む書込み手段とを備えた分散ノード間メモ
リ情報更新機構とを設けたことを特徴とする分散ノード
間メモリ情報更新装置。
【請求項２】前記第１バッファ手段は、前記メモリへの
書込み情報を、その書き込み先を示すアドレス情報を対
にして一時格納することを特徴とする特許請求の範囲第
１項記載の分散ノード間メモリ情報更新装置。
【請求項３】前記第１バッファ手段は、前記メモリへの
書込み情報を、その書き込み先を前記メモリ区画内のオ
フセットで示すアドレス情報と対にして一時格納するこ
とを特徴とする特許請求の範囲第１項記載の分散ノード
間メモリ情報更新装置。