JP2003162514A - 複数プロセッサによる並列分散制御方式 - Google Patents

Abstract

(57)【要約】 【課題】 各種の機能を制御するプログラムを単純な構
成として容易に作成できると共に、プロセッサそれぞれ
の内部に容易に組込むことができる。 【解決手段】 機能分散した複数の制御・演算プロセッ
サ１−Ｋと一つの通信用プロセッサ１−Ｃとを接続する
シリアルポート２−Ｋ，２−Ｃを、単方向でループ状に
単方向通信路３が接続し、固定長パケットによりデータ
が交換されている。制御・演算プロセッサ１−Ｋはメモ
リ部およびデータフロー処理部を有する同一の基本構成
により形成される。通信用プロセッサ１−Ｃがホストコ
ンピュータ１０と接続し、それぞれの機能を発揮するた
めのプログラムを含む各種パケットをから受けて転送す
ることにより制御・演算プロセッサ１−Ｋに格納する。
従って制御・演算プロセッサ１−Ｋは、所定のデータを
受けた際に格納されているプログラムに基づいてその機
能を発揮するよう受けたデータを処理している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数プロセッサに
よる並列分散制御方式に関し、特に、各種の機能を制御
するプログラムを単純な構成として容易に作成できると
共に、プロセッサそれぞれの内部に容易に組込むことが
できる複数プロセッサによる並列分散制御方式に関す
る。

【０００２】

【従来の技術】従来、この種の複数プロセッサによる並
列分散制御方式として、例えばベルトコンベアでの製造
用ロボットなどのような制御システムでは、多くのセン
サー部からの入力データを処理し、多くの制御部へ制御
データを出力する必要がある。これらの入力処理および
出力制御を一つのホストコンピュータで行うことは、そ
の制御が非常に複雑となる。更に、センサ部または制御
部の変更のたび、ソフトウエアの変更が必要になる。そ
こで、現在では、各センサー部および各制御部に小さな
プロセッサを置いて、ある程度、入力処理または出力処
理を行う機能分散型の制御システムという考え方が主流
である。

【０００３】例えば、図１１に示されるように、中央に
ホストコンピュータ１００が共通処理プログラム１０１
を有しており、その処理を実行するプロセッサ１１１〜
１１４それぞれはそれぞれに対応するポート１２１〜１
２４によりシステムバス１３０を介してホストコンピュ
ータ１００に接続されている。

【０００４】従って、例えばセンサーで検出した情報に
基づいて制御する場合、まず、センサ用プロセッサ１１
３それぞれは、入力したデータをホストコンピュータ１
００に送っている。ホストコンピュータ１００は、受け
たデータを処理し、その結果に応じてそれぞれ対応する
制御プロセッサ１１４に制御データを送っている。すな
わち、ホストコンピュータ１００がプロセッサ１１１〜
１１４それぞれに対して入出力制御を行うことになる。

【０００５】

【発明が解決しようとする課題】上述した従来の複数プ
ロセッサによる並列分散制御方式では、ホストコンピュ
ータが複数プロセッサそれぞれに対して入出力制御を行
なっているので、大規模なシステムになればセンサー部
および制御部が多数となり、従って、ホストコンピュー
タ１００の負荷も大きくなる。そして、その制御部分で
あるソフトウエアも更に複雑なものになるという問題点
がある。

【０００６】本発明の課題は、このような問題点を解決
し、各種の機能を制御するプログラムを単純な構成とし
て容易に作成できると共に、プロセッサそれぞれの内部
に容易に組込むことができる複数プロセッサによる並列
分散制御方式を提供することである。

【０００７】

【課題を解決するための手段】本発明による複数プロセ
ッサによる並列分散制御方式は、機能的に分散した複数
のプロセッサと、当該プロセッサそれぞれを接続するシ
リアルポートと、当該シリアルポートそれぞれを単方向
でループ状に接続する通信用伝送路とを備え、当該通信
用伝送路を用いて固定長パケットにより前記シリアルポ
ートを介しデータを相互間で交換して制御機能を発揮す
る複数プロセッサによる並列分散制御方式である。この
プロセッサそれぞれはメモリ部およびデータフロー処理
部を有する同一の基本構成により形成され、上記プロセ
ッサの一つは外部のホストコンピュータと接続し当該ホ
ストコンピュータから受けた通信用プログラムを内部に
格納して機能する通信用プロセッサである。

【０００８】また、前記メモリ部は前記通信用プロセッ
サおよび前記シリアルポートを接続する通信用伝送路を
介してそれぞれの機能を発揮するためのプログラムを含
む各種パケットを前記ホストコンピュータから受けて格
納する。また、前記データフロー処理部は所定のデータ
を受けた際に前記メモリ部に格納されているプログラム
に基づいてその機能を処理している。

【０００９】このように、単方向でループ状に接続する
通信用伝送路に各プロセッサがシリアルポートを介して
接続されるので各プロセッサは共通バス方式でみられる
ファン・アウト（ｆａｎ−ｏｕｔ）のような問題がない
と共に情報のブロックであるパケットの衝突も起こら
ず、またルーティング処理も不要なため、各プロセッサ
は基本プログラムが簡単でかつ構造も簡単化できる。宛
先を有する固定長パケットによりデータを単方向の通信
用伝送路上に送ることができるので、各プロセッサが単
純な構成であってもよく、かつプロセッサそれぞれに単
機能に対する処理用プログラムを予め組み込むことによ
りデータ転送およびその処理ができる。また、各プロセ
ッサがプログラムなどを格納するメモリおよびデータ処
理用のデータフロー処理部を備えることにより付与され
た機能をプロセッサそれぞれの内部で処理可能であり、
ホストコンピュータに負担をかけることはない。

【００１０】更に、上記シリアルポートは、受信部と送
信部と回線切替部とを備えている。

【００１１】受信部は前記通信用伝送路により前位シリ
アルポートと接続してパケットを受けて前記プロセッサ
に送る。送信部は前記プロセッサから受けたパケットを
後位シリアルポートへ送る。回線切替部は、前記受信部
の入力と前記送信部の出力との二つを入力として接続し
自己の接続先プロセッサから指示を受けて前記二つのい
ずれか一方を、通信用伝送路を介して後位シリアルポー
トと接続する。

【００１２】このようなシリアルポートは、初期状態で
前記回線切替部により前記受信部の入力を後位シリアル
ポートへ接続させることができる。一方、プロセッサ
は、リセット条件の発生により前記ホストコンピュータ
から所定の故障診断パケットを受けた際には、正常動作
により前記回線切替部に切替え指示を送り、かつ、前記
回線切替部は、前記切替え指示を受けた際に自己の出力
に前記受信部の入力に替わり前記送信部の出力を接続す
ることを特徴としている。

【００１３】このような構成により、システムが稼働状
態であっても故障となったプロセッサを切離し、再度シ
ステムに投入することができる。

【００１４】また、上記プロセッサは、前記ホストコン
ピュータから前記故障診断パケットを受けた後、プログ
ラムパケットの生成パケット、定数データパケット、お
よび初期データパケットそれぞれを順次受けて前記メモ
リ部に格納して、機能実行準備を整えることができる。
また、上記ホストコンピュータは、すべての前記プロセ
ッサに故障診断パケットを送信したのち、応答のパケッ
トを返送したプロセッサに「稼動状態」を、また応答な
しのプロセッサに「故障状態」を、それぞれ記録してお
くプロセッサに関する管理テーブルを備えることが、シ
ステム管理のために望ましい。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１６】図１は本発明の実施の一形態を示す機能ブ
ロック図である。図１に示された複数プロセッサによる
並列分散制御方式では、ホストコンピュータ１０がプロ
セッサに関する管理テーブル１１を有して通信用プロセ
ッサ１−Ｃと接続している。

【００１７】管理テーブル１１は、少なくとも制御・演
算プロセッサ１−１〜１−Ｎそれぞれの稼動状態を記録
し管理している。通信用プロセッサ１−Ｃは稼動状態に
ある制御・演算プロセッサ１−１〜１−Ｎのうちの一つ
でもよい。

【００１８】並列分散制御部１２上には、一つの通信用
プロセッサ１−Ｃ、Ｎ個の制御・演算プロセッサ１−１
〜１−Ｎ、（Ｎ＋１）個のシリアルポート２−Ｃ、２−
１〜２−Ｎ、および単方向通信路３が搭載されている。

【００１９】図示されるように通信用プロセッサ１−Ｃ
は、外部との接続に、ループ状で接続する単方向通信路
３に対してデータを入出力するためのシリアルポート
（Ｓｅｒｉａｌ ｐｏｒｔ）２−Ｃと、ホストコンピュ
ータとの通信を行うためデータが入出力するシリアルポ
ート（図示省略）とだけを有する。

【００２０】例えばＫ番目の制御・演算プロセッサ１−
Ｋは、図２に示されるように外部との接続に、物理的に
ループ状接続を行ないデータを入出力するシリアルポー
ト（Ｓｅｒｉａｌ ｐｏｒｔ）２−Ｋと、一つのセンサ
ー用入力ポートおよび一つの制御用出力ポートを有する
並列ポート２７とだけを有する。単方向通信路３は、単
方向でシリアルポート２−Ｃ、２−１〜２−Ｎそれぞれ
を順次ループ状に接続する通信用伝送路である。

【００２１】次に、図１に図２を併せ参照し、Ｎ個のう
ち「１」から「Ｎ」までのいずれも構成は同一であるの
で、Ｋ番目を代表とした制御・演算プロセッサ１−Ｋお
よびシリアルポート２−Ｋについて説明する。通信用プ
ロセッサ１−Ｃについても、並列ポートがホストコンピ
ュータ１０を接続する入出力ポートである以外、同一の
構成である。

【００２２】制御・演算プロセッサ１−Ｋは、受信バッ
ファ２１、パケット解析部２２、送信バッファ２３、メ
モリ部２４、データフロー処理部２５、切替駆動部２
６、および並列ポート２７を備える。シリアルポート２
−Ｋは受信部２８、送信部２９、および回線切替部３０
を有する。

【００２３】受信バッファ２１は、前位のプロセッサ１
-(K-1)から受信部２８を介して受けたパケットをＦＩＦ
Ｏ（先入れ先出し）形式でパケット解析部２２へ送る。
パケット解析部２２は、このプロセッサの正常稼動状態
で、ＦＦ（フリップフロップ）回路で形成される切替駆
動部２６に指示して回線切替部３０の切替えを制御して
いる。すなわち、この稼動状態では、回線切替部３０は
送信部２９の出力回線Ｐ２を後位プロセッサ１-(K+1)へ
の出力回線Ｓに接続している。また、パケット解析部２
２は、受けた自プロセッサ宛てパケットをメモリ部２４
へ送り、他プロセッサ宛てパケットを送信バッファ２３
へ送る。

【００２４】送信バッファ２３は、パケット解析部２２
またはデータフロー処理部２５から受ける他プロセッサ
宛てのパケットをＦＩＦＯ形式で送信部２９へ送る。メ
モリ部２４は受けたプログラムパケット（ＰＰ）の２５
６個分を格納する領域を有し、パケット解析部２２から
受けたデータを格納、または指示により更新する。

【００２５】すなわち、一つ前のプロセッサ１-(K-1)か
ら送られてきたバイトは順次受信バッファ２１に格納さ
れる。そして、パケット解析部２２は、受信バッファ２
１から１バイトずつ取り出してパケットを復元し、その
パケットの目的プロセッサ番号（ＤＰＥ）を解析する。
その結果、他プロセッサへのパケットであれば、送信バ
ッファ２３にそのパケットを１バイトずつ書き込む。ま
た、そのパケットが自プロセッサ１−Ｋ宛であれば、受
けたパケットのプログラムパケットメモリ領域番号（Ｐ
ＰＡ）から、プログラムパケットの格納位置を計算し、
その位置にそのパケットのもつデータなどを格納する。

【００２６】一方、送信バッファ２３に格納されたパケ
ットは、タイマー割り込みを利用して、送信バッファ２
３から１バイトずつ取り出して次位のプロセッサ１-(K+
1)へ送る。

【００２７】データフロー処理部２５は、本発明の特徴
であり、制御・演算プロセッサ１−Ｋに接続されたセン
サーからのデータ入力および外部への制御出力を、並列
ポート２７を介して行うと共にある程度の演算処理をも
行う。データフロー処理部２５における処理の詳細は図
４および図５を参照したパケットの説明に続いて記載す
る。

【００２８】回線切替部３０は、初期状態で、前位のプ
ロセッサ１-(K-1)から受信部２８への入力回線Ｐ１を後
位のプロセッサ１-(K+1)への出力回線Ｓに接続してお
り、切替駆動部２６からの指示により出力回線Ｓに接続
する入力回線Ｐ１を送信部２９の出力回線Ｐ２に切り替
えて接続する。すなわち、回線切替部３０は、故障プロ
セッサがあった場合には、単方向ループ状接続であるた
めに、プロセッサ間で通信ができなくなるので、このプ
ロセッサ１−Ｋをバイパスして切り離すことができる、
フォールト・トレラント用回路である。

【００２９】次に、図３に図１および図２を併せ参照し
てフォールト・トレラント用回路について説明する。

【００３０】まず、システムがリセットされた際、また
は電源が入った際には、ＦＦ回路の切替駆動部２６から
出力される信号Ｑは「Ｌｏｗ」状態である。このとき、
前位プロセッサ１-(K-1)のシリアルポート２-(K-1)から
の出力回線Ｐ１が出力回線Ｓにより次位のプロセッサ１
-(K+1)と接続される。すなわち、このプロセッサ１−Ｋ
のシリアルポート２−Ｋの出力回線Ｐ２に出力される信
号は次位のプロセッサ１-(K+1)へ出力されない。

【００３１】この状態において、ホストコンピュータ１
０からこのプロセッサ１−Ｋへの故障診断パケットが送
られた場合、プロセッサ１−Ｋはシリアルポート２−Ｋ
の受信部２８からこのパケットを受信することができ、
受信バッファ２１に入力される。そこで、このプロセッ
サ１−Ｋが正常に動作する場合には、パケット解析部２
２からＦＦ回路の切替駆動部２６をセット状態にして、
切替駆動部２６の出力信号Ｑを「Ｈｉｇｈ」にする。こ
のとき、このプロセッサ１−Ｋのシリアルポート２−Ｋ
の出力回線Ｐ２に出力される信号が出力回線Ｓへ出力さ
れる。この際、故障診断パケットに対する応答パケット
が、パケット解析部２２で作成され、送信バッファ２
３、送信部２９の出力回線Ｐ２、および回線切替部３０
を介してホストコンピュータ１０まで返送される。

【００３２】また、このプロセッサ１−Ｋに故障がある
場合には、切替駆動部２６からの出力信号Ｑを「Ｌｏ
ｗ」のままとするので、故障診断パケットに対する応答
パケットは出力されない。従って、ホストコンピュータ
１０は、プロセッサ１−Ｋからの応答パケット「無」に
よって、プロセッサ１−Ｋの故障を検出することができ
る。

【００３３】このような構成においては、各プロセッサ
は８ビットマイクロプロセッサ程度の単純な構成で充分
である。そして、単方向ループ状接続におけるシリアル
転送は、９，６００ｂｐｓ〜３８，４００ｂｐｓ程度の
伝送速度であり、かつＲＳ２３２Ｃ規格の接続条件のよ
うに１バイトずつの非同期転送でも十分である。さら
に、通信用プロセッサとホストコンピュータとの接続も
９，６００ｂｐｓ〜３８，４００ｂｐｓの伝送速度およ
びＲＳ２３２Ｃ規格の接続条件を用いることにより、ホ
ストコンピュータのハードウェア構成も標準装備で十分
である。

【００３４】次に、図４には、図２に示すメモリ部２４
に格納されるプログラムパケット形式の一例が示されて
いる。図示されるパケットは、３２バイトの固定長を有
し、先頭から、１バイトずつのＤＰＥ、ＰＰＡ、ＣＡ
Ｃ、およびＦＣＣ、２バイトずつのＯＴ０〜ＯＴ９、並
びに４バイトずつのデータ領域Ａ，Ｂを有する。

【００３５】また、図５には、プロセッサ間で転送され
るパケット形式の一例が示されている。図示されるパケ
ットは８バイトで構成されている。その構成は、図示さ
れるように、先頭の４バイトは図４と同様、１バイトず
つのＤＰＥ、ＰＰＡ、ＣＡＣ、およびＦＣＣである。残
る４バイトは、プログラムパケット生成用としてＯＴ０
〜ＯＴ９を二つずつに分割して構成するデータである。

【００３６】これらのパケットにおける各部の意味は以
下のようになっている。

【００３７】ＤＰＥ：パケットの宛先である目的プロセ
ッサ番号（０１〜７Ｆ）である。

【００３８】「０ｘ７Ｆ」の場合はホストコンピュータ
を表す。また、定数データパケットおよび変数データパ
ケットでは、最上位ビットが「０」の場合にデータ領域
「Ａ」を、また「１」のときデータ領域「Ｂ」をそれぞ
れ指定し、データをそれぞれのプログラムパケット領域
に格納する。

【００３９】ＳＰＥ：発信元のプロセッサを示す源プロ
セッサ番号（０１ー７Ｆ）である。

【００４０】データパケット、実行終了通知パケット、
およびホストへの入出力パケットの「ＦＣＣ」領域に格
納される。各プロセッサへの実行終了通知パケットでは
「ＰＰＡ」領域に格納される。

【００４１】ＰＰＡ：プログラムパケットメモリ領域番
号（０〜２５５）である。

【００４２】プログラムパケットメモリ内の格納領域を
指定する。

【００４３】ＣＡＣ：制御・演算コード（図１２を参
照）である。

【００４４】なお、これが「０ｘＦＦ」の場合には定数
データパケット、また「０ｘ００」の場合には変数デー
タパケットそれぞれを意味する。

【００４５】ＦＣＣ：発火条件コード（ビット構成：０
０ＡＢ００ａｂ）である。

【００４６】このビット構成で「ａｂ」は下記を示す
「発火条件フラグ」である。

【００４７】０１：データ領域Ａが定数、データ領域Ｂ
が変数、 １０：データ領域Ａが変数、データ領域Ｂが定数、並び
に １１：データ部ＡおよびＢの双方が変数。

【００４８】上記ビット構成で「ＡＢ」は下記を示す
「データ到着状況フラグ」である。

【００４９】００：データ領域ＡおよびＢの双方にデー
タが格納されていない状態、 ０１：データ領域Ｂにデータが格納されている状態、 １０：データ領域Ａにデータが格納されている状態、並
びに １１：データ領域ＡおよびＢの双方にデータが格納され
ている状態 ＯＴｎ：出力先に関する出力プロセッサ番号とプログラ
ムパケットメモリ領域番号（２バイト）である。変数デ
ータパケットを生成するときの目的プロセッサ番号（Ｄ
ＰＥ）と、プログラムパケットメモリの領域番号（ＰＰ
Ａ）とを示す。目的プロセッサ番号（ＤＰＥ）におい
て、最上位ビットが「０」の場合にデータ領域Ａ、また
「１」のときデータ領域Ｂを指定する。

【００５０】データ領域部Ａ：演算データＡの格納領域
（整数または実数４バイト）である。

【００５１】データ領域部Ｂ：演算データＢの格納領域
（整数または実数４バイト）である。

【００５２】ここで、図２に戻り、図４および図５を併
せ参照してデータフロー処理部２５を説明する。

【００５３】データフロー処理部２５は、プログラムパ
ケットの発火条件コード（ＦＣＣ）をチェックし、発火
条件フラグとデータ到着状況フラグが一致した「発火」
条件の際、そのプログラムパケットの内容に従って、デ
ータ領域部のデータＡおよびＢについて演算・制御の処
理を行う。詳細については図１２が参照できる。そし
て、データフロー処理部２５は最大１０個の出力先（Ｏ
Ｔｎ）への変数データパケットを作成する。データフロ
ー処理部２５は、作成された変数データパケットが他プ
ロセッサへのパケットの場合、送信バッファ２３に書き
込み、自プロセッサ１−Ｋ宛であればメモリ部２４の該
当プログラムパケット領域に結果データを書き込むとと
もに必要フラグをセットする。

【００５４】なお、他プロセッサから受け取った自プロ
セッサ１−Ｋ宛の変数データパケットも同様に処理され
るが、これは、パケット解析部２２によりメモリ部２４
の該当プログラムパケット領域に結果データが書き込ま
れるとともに必要フラグがセットされる。

【００５５】また、図２に示す並列ポート２７への入出
力は、制御・演算コード「０ｘ５６」（入力）および
「０ｘ５７」（出力）をもつプログラムパケットが発火
され、処理されるときにデータフロー処理部２５によっ
て行われる。ここで、センサーからの入力データは、変
数データパケットとして、プロセッサ１−１〜１−Ｎそ
れぞれへ転送されることになる。

【００５６】次に、図６に図１および図２を併せ参照し
て、本システム全体の主要動作手順について説明する。

【００５７】まず、ホストコンピュータ１０には各制御
・演算プロセッサ（以後、ＰＥと略称する）１−１〜１
−Ｎの稼働状態や故障状態などを記録する例えば１２７
ＰＥ分のメモリ領域を有する管理テーブル１１を準備す
る。そして、ホストコンピュータ１０は、電源が投入さ
れた際、またシステムがリセットされた際には、通信用
プロセッサ１−Ｃを介して各ＰＥ１−１〜１−Ｎに対し
て故障診断パケットを送るり、図７を参照して説明する
故障診断手順を実施する。この故障診断パケットに対し
て応答パケットの返送を受けることにより、各ＰＥ１−
１〜１−Ｎの稼働状態などをプロセッサ管理テーブル１
１に記録（手順Ｓ１）する。

【００５８】次いで、ホストコンピュータ１０は、プロ
セッサ管理テーブル１１に基づき、稼働状態のＰＥにつ
いてデータフロー言語で記述したプログラムをコンパイ
ル（手順Ｓ２）する。

【００５９】なお、並列ポートへの入出力に関する制御
・演算コードに「０ｘ５６」および「０ｘ５７」以外の
制御・演算コード（ＣＡＣ）が故障プロセッサに割り当
てられている場合、ホストコンピュータ１０はその制御
・演算コード（ＣＡＣ）を他の稼働状態ＰＥに割当てを
変更する。この変更は、コンパイラが行う。また、コン
パイル結果はオブジェクトとして、ホストコンピュータ
１０のメモリ上またはファイルに格納（手順Ｓ３）され
る。

【００６０】次に、ホストコンピュータ１０は、コンパ
イル後のオブジェクトから、稼動状態の各ＰＥへ転送す
るためのプログラムパケット生成パケットを作成して、
通信用プロセッサ１−Ｃに送出する。そして、通信用プ
ロセッサ１−Ｃから単方向通信路３を介して、このパケ
ットが図８に示されるようなシーケンスフローにより稼
動状態にある各ＰＥに転送（手順Ｓ４）される。

【００６１】次に、ホストコンピュータ１０は、プログ
ラム中の定数データをもとに、定数データパケットを作
成して、上記パケットと同様に通信用プロセッサ１−Ｃ
に送出し、稼動状態の各ＰＥに転送し、続いて、「ｓｔ
ａｒｔ」文による初期データパケットを作成して、上記
同様、通信用プロセッサ１−Ｃを介して稼動状態の各Ｐ
Ｅに転送（手順Ｓ５）する。

【００６２】次いで、システム全体で、データが揃った
演算はどこからでも実行するというデータフロー処理方
式に従ってプログラムが実行される。従って、このプロ
グラム記述には、他の言語にみられるような上から下へ
記述しなければならないとする制約はない。すなわち後
に図で例示するプログラムの記述順序を入替えても同様
な実行結果が得られる。

【００６３】すなわち、ホストコンピュータ１０、通信
用プロセッサ１−Ｃ、および稼動状態のＰＥは、入力要
求を受付けした際（手順Ｓ６のＹＥＳ）にはファイルな
どからデータを入力（手順Ｓ７）し、データパケットを
生成してこのデータの宛先ＰＥ、例えばＰＥ１−Ｋ宛て
に転送（手順Ｓ８）する。

【００６４】上記手順Ｓ６が「ＮＯ」で、出力要求を受
付けした際（手順Ｓ９のＹＥＳ）にはその結果がその宛
先へ出力（手順Ｓ１０）される。

【００６５】次に、図７に図１および図２を併せ参照し
て上記図６における故障診断手順Ｓ１の詳細について説
明する。

【００６６】ホストコンピュータ１０は、リセット信号
を受付けした際（手順Ｓ１１）には、各ＰＥ１−１〜１
−Ｎに対して故障診断パケットを送出（手順Ｓ１２）し
てタイマ（図示省略）を起動（手順Ｓ１３）する。図２
および図３を参照して上述したように、故障していない
で稼動状態にある例えば図２のＰＥ１−Ｋは、回線切替
部３０を切り替えて応答パケットを返送するので、ホス
トコンピュータ１０はこの応答パケットを受付け（手順
Ｓ１４のＹＥＳ）する。ホストコンピュータ１０は、発
信元ＰＥに対応する管理テーブル１１のメモリ領域に、
受付けた応答パケット毎に「稼動状態」を順次記録（手
順Ｓ１５）する。

【００６７】この記録ごとに、ホストコンピュータ１０
は、すべてのＰＥに対する状態記録による設定を終了
（手順Ｓ１６のＹＥＳ）の場合には、上記タイマの時限
を解除（手順Ｓ１７）して手順を終了する。

【００６８】一方、上記手順Ｓ１４が「ＮＯ」で応答パ
ケットの返送がない場合、ＰＥからの応答パケットを時
限未到達（手順１６のＮＯ）の間、手順は上記手順Ｓ１
４に戻って応答パケットを待つ。従って、この間、応答
パケットを順次受付けるので、上記手順Ｓ１５が受付け
の都度繰り返される。

【００６９】次いで、上記タイマが時限に到達した際
（手順Ｓ１８のＹＥＳ）には、故障プロセッサおよび未
接続プロセッサからは応答パケットがないので、ホスト
コンピュータ１０は、その該当領域に「故障状態」と記
録（手順Ｓ１９）する。ここで、すべてのＰＥに対する
状態の記録による設定が終了し、手順は終了する。

【００７０】次に、図８に図１および図２を併せ参照し
て上記図６における手順Ｓ４の詳細について説明する。

【００７１】まず、ホストコンピュータ１０は、コンパ
イル後のオブジェクトから、各プロセッサへ転送するた
めのプログラムパケット生成パケットを作成して、通信
用プロセッサ１−Ｃへ送出（手順Ｓ２１）する。

【００７２】通信用プロセッサ１−Ｃは、入出力ポート
を介して直接このプログラムパケット生成パケットを受
付けする。上述したように、通信用プロセッサ１−Ｃ
は、自己宛てに受けたパケットを内部メモリに格納（手
順Ｓ２２）し、他のＰＥ宛てのパケットを後位ＰＥ１−
１へシリアルポート２−Ｃから単方向通信路３を介して
転送（手順Ｓ２３）する。

【００７３】稼動状態のＰＥ１−１は、シリアルポート
２−１から単方向通信路３を介してこのプログラムパケ
ット生成パケットを受付けする。上述同様に、ＰＥ１−
１は、自己宛てに受けたパケットを内部メモリに格納
（手順Ｓ２４）し、他のＰＥ宛てのパケットを次位ＰＥ
１−２にシリアルポート２−１から単方向通信路３を介
して転送（手順Ｓ２５）する。このようにして、例えば
稼動状態のＰＥ１−Ｋはメモリ部２４の所定領域に自己
宛てのプログラムパケット生成パケットを格納できる。
従って、稼動状態のＰＥ１−Ｎは、シリアルポート２−
Ｎから単方向通信路３を介してこのプログラムパケット
生成パケットを受付けし、上述同様に、自己宛てに受け
たパケットを内部メモリに格納できる。

【００７４】一方、故障状態のＰＥ宛てのプログラムパ
ケット生成パケットは、受け取るＰＥがないのでそのま
ま次位となる通信用プロセッサ１−Ｃにシリアルポート
２−Ｃから単方向通信路３を介して転送（手順Ｓ２６）
される。このようにして、プログラムパケット生成パケ
ットが稼働中の各ＰＥに格納される。

【００７５】また、他のパケットも上記同様の手順で転
送される。従って、稼動状態のＰＥ１−Ｎは、他のＰＥ
宛てのパケットを次位となる通信用プロセッサ１−Ｃに
シリアルポート２−Ｃから単方向通信路３を介して上記
手順Ｓ２６により転送する。転送を受けた通信用プロセ
ッサ１−Ｃは、ＰＥ１−Ｎから受けたホストコンピュー
タ１０宛てのパケットを転送（手順Ｓ２７）すると共に
自己宛てのパケットを格納する上記手順Ｓ２２を実行す
る。手順Ｓ２２以降の手順は、手順Ｓ２７まで上述した
手順を繰り返す。

【００７６】次に、図９に図８並びに図１および図２を
併せ参照して上記図６の手順Ｓ４に続く手順Ｓ５の詳細
について図８の手順Ｓ２１に続くホストコンピュータ１
０の動作手順から説明する。

【００７７】まず上記手順Ｓ２１でプログラムパケット
生成パケットを作成し通信用プロセッサ１−Ｃに送出し
たホストコンピュータ１０は、プログラム中の定数デー
タに基づき、定数データパケットを作成（手順Ｓ３１）
して、上記図８に示されると同様に、通信用プロセッサ
１−Ｃに送出し、かつ稼動状態の各ＰＥに送出（手順Ｓ
３２）する。次に「ｓｔａｒｔ」文による初期データパ
ケットを作成（手順Ｓ３３）して、上述同様に通信用プ
ロセッサ１−Ｃに送出し、稼動状態の各ＰＥに送出（手
順Ｓ３４）する。従って、定数データパケットおよび初
期データパケットが宛先ＰＥそれぞれに格納される。

【００７８】次に、図１０に図２を併せ参照してＰＥ１
−Ｋにおけるデータフロー処理部２５の動作手順につい
て説明する。ここで、メモリ部２４は、図示されるよう
に、プログラムパケット（以後、ＰＰと略称する）の２
５６分の領域を有しているものとする。また「Ｎ」番目
のプログラムパケット（ＰＰ）をＰＰ（Ｎ）で表わすも
のとする。

【００７９】まず、ＰＰ番号の「Ｎ」を「０」にセット
（手順Ｓ４１）する。すなわち、データフロー処理部２
５はまずメモリ部２４から番号「０」のＰＰ（０）を取
出し（手順Ｓ４２）して「ＦＣＣ」領域をチェック（手
順Ｓ４３）する。手順Ｓ４３のチェックで、データが揃
っている場合（手順Ｓ４４のＹＥＳ）には、データフロ
ー処理部２５はＰＰ（０）の「ＣＡＣ」に基づき演算
（手順Ｓ４５）し、その結果を結果データパケットに作
成（手順Ｓ４６）する。

【００８０】次いで、データフロー処理部２５は、その
作成した結果データパケットが自己ＰＥ１−Ｋ宛ての場
合（手順Ｓ４７のＹＥＳ）には、自己ＰＥ１−Ｋのメモ
リ部２４におけるＰＰ該当のデータ領域にその結果デー
タを格納（手順Ｓ４８）し、かつ「ＦＣＣ」にフラグを
セットする。なお、他のＰＥから受けた結果データパケ
ットについては、このパケットの結果データを、上記図
２のパケット解析部２２によって該当するＰＰ番号のデ
ータ領域に格納し、かつ「ＦＣＣ」にフラグをセットす
る。

【００８１】他方、上記手順Ｓ４７が「ＮＯ」で、作成
した結果データパケットが他ＰＥ宛ての場合、この作成
パケットを宛先ＰＥへ転送（手順Ｓ４９）する。

【００８２】また、上記手順Ｓ４４が「ＮＯ」でデータ
が未揃い、上記手順Ｓ４８による結果データが格納済
み、または上記手順Ｓ４９で作成パケットを他ＰＥ宛て
に転送済みの場合、データフロー処理部２５は、ＰＰ番
号の「０」に「１」を加算（手順Ｓ５０）した数値
「１」として数値「２５６」と比較（手順Ｓ５１）す
る。

【００８３】この手順Ｓ５１が「ＹＥＳ」で加算された
数値「Ｎ」が数値「２５６」より小さい場合、上記手順
Ｓ４２に戻る。いまは数値「１」のため上記手順Ｓ４２
に戻りＰＰ（１）を取り出す。以下上述同様の手順を、
数値「Ｎ」が数値「２５５」となるまで繰り返す。手順
Ｓ５１が「ＮＯ」で「Ｎ＝２５６」または「Ｎ」が数値
「２５６」を超えた場合には上記手順Ｓ４１により数値
は「０」に戻り、上記手順が最初から開始される。

【００８４】次に、図１３から図１５までに例示される
プログラムを参照して、本システムの動作を具体的に説
明する。この動作は、ニュートン法によって２乗根を求
めるプログラムに基づいている。また、動作は、上述し
たように、制御・演算プロセッサの故障診断終了後であ
る。

【００８５】まず、図１３において、右側に示されるプ
ログラムが所定のデータフロー言語仕様に基づくプログ
ラミングを行って生成される。このプログラムを言語コ
ンパイラにかけると左側のオブジェクトが得られる。こ
こで「ｏｕｔｘ」「ｉｎａ」「ｉｎｂ」および「ｉｎ
ｃ」それぞれの値は、変数名に割り当てられたユニーク
な番号である。このオブジェクトをもとに、データの流
れにおける入出力関係から、図１４および図１５に示さ
れるプログラムパケットが作成され、通信用プロセッサ
に転送される。

【００８６】次に、プログラム内にある定数データパケ
ットが生成されて、上記同様に通信用プロセッサに転送
される。このパケット転送の結果、制御・演算プロセッ
サではデータが順次得られるので、プログラムパケット
メモリにプログラムパケットが生成される。

【００８７】以後の制御・演算プロセッサの動作につい
て、以下に順次示す。具体的には図２に示されるデータ
フロー処理部が処理する。

【００８８】手順（１）：図１３に示されるプログラム
２０行目の「ｆｓ＝ｓｔａｒｔ」文による初期値データ
が各文の右辺の変数名「ｆｓ」に流れる。すなわち、プ
ログラム３行目の文「ｆｘ＝ｉｎ（ｆｓ）」の変数名
「ｆｓ」にこの初期値データが格納される。

【００８９】手順（２）：各文の中でデータが揃ってい
る文は３行目の「ｆｘ＝ｉｎ（ｆｓ）」文のみあり、こ
れが実行される。

【００９０】手順（３）：「ｆｘ＝ｉｎ（ｆｓ）」文が
実行されると、ホストコンピュータに対してデータ入力
要求が出される。ホストコンピュータでデータが入力さ
れると、変数名「ｆｘ」にそのデータが流れ、４行目と
５行目との「ｆｘ」に入力データが格納される。

【００９１】手順（４）：次にデータが揃っている文
は、４行目の「ｉｆ（ｆｘ） ｆｄｄ，ｆｄｄ，ｆｓ
ｓ」文であり、これが実行される。「ｆｘ」のデータが
「２．０」であるので、変数名「ｆｓｓ」にデータが流
れ、５行目と６行目とに代入される。

【００９２】手順（５）：次にデータが揃っている文
は、５行目と６行目とであり、これらの文が実行され、
変数名「ｆｘｘ」と変数名「ｆａ」とにデータが流れ、
１０行目、１４行目、１８行目、および１９行目に代入
される。

【００９３】手順（６）：以下、上記手順（５）に示さ
れると同じ手順を繰り返す。８行目の「ｉｆ（ｆｔ５）
ｆｄ１，ｆｄ２，ｆｄ２」文において、変数名「ｆｔ
５」の値が収束して正になると、変数名「ｆｄ２」にデ
ータが流れ、１６行目にそのデータが格納される。

【００９４】手順（７）：次にデータが揃っている文
は、１６行目の「ｆａｎｓ＝ｓｅｔ（ｆａ１，ｆｄ
２）」であり、変数名「ｆａｎｓ」にデータが流れる。

【００９５】手順（８）：次にデータが揃っている文
は、１７行目の「ｆｓ＝ｏｕｔ（ｆａｎｓ）」であり、
ホストコンピュータに対して変数名「ｆａｎｓ」の結果
データの出力要求が出される。これとともに、変数名
「ｆｓ」にデータが流れるので、再び上記手順（１）か
ら繰り返し実行することになる。

【００９６】なお、これらの文は、並列ポートへの入出
力文を除き、どの制御・演算プロセッサでも実行可能で
ある。また、複数のプロセッサ間での通信を意識するこ
となくプログラミングが可能である。

【００９７】また、図１６および図１７にモータドライ
ブのためのプログラムを示す。

【００９８】この動作も上述したと同様な手順で実行さ
れる。ここで、変数名「ｉｎｍｄｔｘ」の下位８ビット
は並列ポートへの出力データであり、２つのモータの回
転方向を決定する。上位のビットはソフトタイマの値で
あり、モータの動作時間を与える。この変数名「ｉｎｍ
ｄｔｘ」の値は他プロセッサから与えられることにな
る。

【００９９】上記説明では、具体的なプログラムを図示
しているが、数値計算または製造用もしくは癒し系のロ
ボット制御など他のプログラム等にも適用可能である。

【０１００】上記説明では、図示された機能ブロックお
よび手順を参照しているが、機能の分離併合による配分
または手順の前後入替えなどの変更は上記機能を満たす
限り自由であり、上記説明が本発明を限定するものでは
なく、更に、単方向でループ状に結合された複数プロセ
ッサによる並列分散制御システムの全般に適用可能なも
のである。

【０１０１】

【発明の効果】以上説明したように本発明によれば、単
方向でループ状に結合された複数プロセッサによる並列
分散制御システムを構築しているので、構成する各プロ
セッサがハードウェアとして単純で済む。従って、本シ
ステムを現存するワンチップマイクロプロセッサを用い
て容易に構築することができるので、安価にシステム構
築ができる。また、本システムのプログラムパケット形
式および転送パケット形式を用いたデータフロー処理方
式では、各プロセッサが内部で処理するので、複数のプ
ロセッサ間での通信を意識することなくプログラミング
が可能である。従って、従来のように、アセンブリ言語
で各プロセッサのプログラミングを行う場合に比べ、プ
ログラミングが非常に容易である。このため、バグの少
ないプログラミングが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の一形態を示す機能ブロック図で
ある。

【図２】図１の主要部分における実施の一形態を示す機
能ブロック図である。

【図３】図２の回線切替部における実施の一形態を示す
回路構成図である。

【図４】本発明におけるプログラムパケット形式の実施
の一形態を示す図である。

【図５】本発明における転送パケット形式の実施の一形
態を示す図である。

【図６】本発明のシステム全体における動作手順の実施
の一形態を示すフローチャートである。

【図７】図６における故障診断手順の実施の一形態を示
すフローチャートである。

【図８】図６におけるプログラムパケット作成・転送手
順の実施の一形態を示すシーケンスチャートである。

【図９】図６における手順Ｓ５の実施の一形態を示すフ
ローチャートである。

【図１０】図２のデータフロー処理部における動作手順
の実施の一形態を示すフローチャートである。

【図１１】従来の一例を示す機能ブロック図である。

【図１２】本発明におけるパケットに用いられる機能・
制御コード一覧の一形態を示す図である。

【図１３】本発明におけるプログラムとコンパイル結果
のオブジェクトとを一覧にしたプログラム実行の一形態
を示す図である。

【図１４】図１３に基づくパケット交換を一覧にしたプ
ログラム実行における前半部分の一形態を示す図であ
る。

【図１５】図１３に基づくパケット交換を一覧にしたプ
ログラム実行における後半部分の一形態を示す図であ
る。

【図１６】図１３とは別のプログラムとコンパイル結果
のオブジェクトとを一覧にしたプログラム実行の一形態
を示す図である。

【図１７】図１６に基づくパケット交換を一覧にしたプ
ログラム実行の一形態を示す図である。

【符号の説明】

１−１、１−２、１−３、１−Ｋ、１−（Ｎ−１）、１
−Ｎ 制御・演算プロセッサ １−Ｃ 通信用プロセッサ ２−１、２−２、２−３、２−Ｃ、２−Ｋ、２−（Ｎ−
１）、２−Ｎ シリアルポート ３ 単方向通信路 １０ ホストコンピュータ １１ 管理テーブル １２ 並列分散制御部 ２１ 受信バッファ ２２ パケット解析部 ２３ 送信バッファ ２４ メモリ部 ２５ データフロー処理部 ２６ 切替駆動部 ２７ 並列ポート ２８ 受信部 ２９ 送信部 ３０ 回線切替部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 良雄 青森県南津軽郡大鰐町大字長峰字駒木沢 421番地192号 Ｆターム(参考） 5B045 BB13 BB28 BB48 GG01 GG11 JJ02

Claims (6)

【特許請求の範囲】
1. 【請求項１】 機能的に分散した複数のプロセッサと、
   当該プロセッサそれぞれを接続するシリアルポートと、
   当該シリアルポートそれぞれを単方向でループ状に接続
   する通信用伝送路とを備え、当該通信用伝送路を用いて
   固定長パケットにより前記シリアルポートを介しデータ
   を相互間で交換して制御機能を発揮する複数プロセッサ
   による並列分散制御方式であって、前記プロセッサそれ
   ぞれは、メモリ部およびデータフロー処理部を有する同
   一の基本構成により形成され、前記プロセッサの一つは
   外部のホストコンピュータと接続し当該ホストコンピュ
   ータから受けた通信用プログラムを内部に格納して機能
   する通信用プロセッサであり、前記メモリ部は前記通信
   用プロセッサおよび前記シリアルポートを接続する通信
   用伝送路を介してそれぞれの機能を発揮するためのプロ
   グラムを含む各種パケットを前記ホストコンピュータか
   ら受けて格納し、かつ前記データフロー処理部は所定の
   データを受けた際に前記メモリ部に格納されているプロ
   グラムに基づいてその機能を処理することを特徴とする
   複数プロセッサによる並列分散制御方式。
2. 【請求項２】 請求項１において、前記シリアルポート
   は、前記通信用伝送路により前位シリアルポートと接続
   してパケットを受けて前記プロセッサに送る受信部と、
   前記プロセッサから受けたパケットを後位シリアルポー
   トへ送る送信部と、前記受信部の入力と前記送信部の出
   力との二つを入力として接続し自己の接続先プロセッサ
   から指示を受けて前記二つのいずれか一方を、通信用伝
   送路を介して後位シリアルポートと接続する回線切替部
   とを備えることを特徴とする複数プロセッサによる並列
   分散制御方式。
3. 【請求項３】 請求項２において、前記シリアルポート
   は、初期状態で前記回線切替部により前記受信部の入力
   を後位シリアルポートへ接続しており、前記プロセッサ
   は、リセット条件の発生により前記ホストコンピュータ
   から所定の故障診断パケットを受けた際には、正常動作
   により前記回線切替部に切替え指示を送り、かつ、前記
   回線切替部は、前記切替え指示を受けた際に自己の出力
   に前記受信部の入力に替わり前記送信部の出力を接続す
   ることを特徴とする複数プロセッサによる並列分散制御
   方式。
4. 【請求項４】 請求項３において、前記プロセッサは、
   前記ホストコンピュータから前記故障診断パケットを受
   けた後、プログラムパケットの生成パケット、定数デー
   タパケット、および初期データパケットそれぞれを順次
   受けて前記メモリ部に格納し、機能の実行準備を整える
   ことを特徴とする複数プロセッサによる並列分散制御方
   式。
5. 【請求項５】 請求項３において、前記ホストコンピュ
   ータは、すべての前記プロセッサに故障診断パケットを
   送信したのち、応答のパケットを返送したプロセッサに
   「稼動状態」を、また応答なしのプロセッサに「故障状
   態」を、それぞれ記録しておくプロセッサに関する管理
   テーブルを備えることを特徴とする複数プロセッサによ
   る並列分散制御方式。
6. 【請求項６】 請求項１において、前記各プロセッサと
   前記ホストコンピュータとの間で転送される固定長パケ
   ットは８バイトであり、前記プロセッサのデータフロー
   処理部で用いられるプログラムパケット形式は、それぞ
   れが１バイトで宛先プロセッサを示す目的プロセッサ番
   号、プログラムパケットメモリ領域番号、制御・演算コ
   ード、および発火条件の４個、それぞれが２バイトの出
   力先情報が１０個、並びにそれぞれが４バイトのデータ
   領域が２個、合計３２バイトであることを特徴とする複
   数プロセッサによる並列分散制御方式。