JP2633048B2 - Field effect transistor device - Google Patents
Field effect transistor deviceInfo
- Publication number
- JP2633048B2 JP2633048B2 JP2003755A JP375590A JP2633048B2 JP 2633048 B2 JP2633048 B2 JP 2633048B2 JP 2003755 A JP2003755 A JP 2003755A JP 375590 A JP375590 A JP 375590A JP 2633048 B2 JP2633048 B2 JP 2633048B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- effect transistor
- transistor device
- field
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電界効果トランジスタ装置に関するもので
ある。Description: TECHNICAL FIELD The present invention relates to a field-effect transistor device.
従来の技術 電界トランジスタ装置は、JFET,MOSFETおよびMESFET
などとしてチューナの映像、音声の増幅用および発振用
石として、現在多用されに至っている。2. Description of the Related Art Electric field transistor devices include JFETs, MOSFETs and MESFETs.
Currently, it is widely used as a stone for amplifying and oscillating video and audio of a tuner.
このような従来用いられている電界効果トランジスタ
の構造について第4図を用いて説明する。第4図におい
て、電界効果トランジスタ装置は、化合物半導体基板1
の中に、イオン注入により活性層2を形成し、次に、オ
ーミックメタル3を形成し、ゲートメタル4を形成した
ものである。第4図から明らかなように、ゲートメタル
4のゲート部に相当する箇所は、ゲート幅方向Aに均一
なゲート長Bの均一な抵抗で形成されていた。The structure of such a conventionally used field effect transistor will be described with reference to FIG. In FIG. 4, the field-effect transistor device is a compound semiconductor substrate 1
In this, an active layer 2 is formed by ion implantation, then an ohmic metal 3 is formed, and a gate metal 4 is formed. As is apparent from FIG. 4, the portion corresponding to the gate portion of the gate metal 4 was formed with a uniform resistance having a uniform gate length B in the gate width direction A.
発明が解決しようとする課題 上記従来の構成では、次のような問題を有していた。Problems to be Solved by the Invention The conventional configuration described above has the following problems.
(1)すなわち、発振用石として用いられるようなと
き、ゲート部に正の電位が加わり、ゲート部が発熱す
る。これにより第5図の温度曲線Cに示すように、ゲー
ト入力部4aで電流が多く流れるため、ゲート幅方向A
で、ゲート部における発熱量がゲート入力部4aほど大き
くゲート入力部4aでのサージ破壊や温度上昇による移動
度低下による発振効率低下という不都合があった。(1) That is, when the gate portion is used as an oscillation stone, a positive potential is applied to the gate portion, and the gate portion generates heat. As a result, as shown by the temperature curve C in FIG. 5, a large amount of current flows in the gate input section 4a, so that the gate width direction A
Therefore, there is a disadvantage that the heat generation amount in the gate portion is larger in the gate input portion 4a, and the oscillation efficiency is reduced due to a surge breakdown in the gate input portion 4a and a decrease in mobility due to a rise in temperature.
(2)また、チャーナの映像、音声の増幅用として用い
られる場合、ゲート部は、第6図に示すような、等価回
路Dで書き表わすことができ、ゲート入力インピーダン
スは50〜100Ωで、ゲート内部の等価回路の抵抗が50〜1
00Ω以上だとゲート幅方向Aで、入力信号の減衰が生
じ、NF(雑音指数),PG(利得)が悪化するという不具
合があった。(2) Further, when used for amplifying the image and sound of the channel, the gate section can be expressed by an equivalent circuit D as shown in FIG. 6, the gate input impedance is 50 to 100Ω, and the gate is Internal equivalent circuit resistance is 50 ~ 1
If it is more than 00Ω, there is a problem that the input signal is attenuated in the gate width direction A, and NF (noise figure) and PG (gain) are deteriorated.
本発明は、上記従来の問題を解決するもので、ゲート
電位が正の方向に加えられるようなパワー用トランジス
タとして用いられる際、ゲート部での発熱を均一化する
ことにより効率を良くすることができ、また、ゲート部
に高周波成分が入力として入ってくる増幅用トランジス
タとして用いられる際、ゲート部での入力波の減衰を抑
えることにより、NF,PGを良くすることができる電界効
果トランジスタ装置を提供することを目的とするもので
ある。The present invention solves the above-described conventional problem, and when used as a power transistor in which a gate potential is applied in a positive direction, it is possible to improve efficiency by making heat generation in a gate portion uniform. In addition, when used as an amplifying transistor in which a high-frequency component enters the gate as an input, a field-effect transistor device that can improve NF and PG by suppressing the attenuation of the input wave at the gate. It is intended to provide.
課題を解決するための手段 上記課題を解決するために本発明の電界効果トランジ
スタ装置は、化合物半導体基板へのイオン注入により生
成した活性層上にゲートメタルをマスク形成し、前記ゲ
ートメタルをゲート電極とする電界効果トランジスタ装
置において、少なくとも前記ゲート電極を、その厚さが
ゲート先端部で薄くなるように形成したものである。Means for Solving the Problems In order to solve the above problems, a field effect transistor device of the present invention forms a mask with a gate metal on an active layer generated by ion implantation into a compound semiconductor substrate, and converts the gate metal to a gate electrode. In the field effect transistor device described above, at least the gate electrode is formed such that its thickness is reduced at the tip of the gate.
作用 上記構成により、ゲート幅方向に、電流が流れ込むゲ
ート入力部ほど抵抗を小さくすれば、ゲート入力部にお
ける温度上昇が低下してゲート部での発熱が均一にな
り、発振用石との効率が向上し、これにより、機器の性
能改善が図られる。Operation According to the above configuration, if the resistance decreases in the gate input portion where the current flows in the gate width direction, the temperature rise in the gate input portion decreases, the heat generation in the gate portion becomes uniform, and the efficiency with the oscillation stone decreases. To improve the performance of the device.
また、逆に、ゲート幅方向に、ゲート入力部からゲー
ト先端部に向けて抵抗を小さくすれば、ゲート部の信号
減衰が防止される。これにより、素子のNF,PGの性能が
向上して使用機器の性能改善が図られる。Conversely, if the resistance is reduced in the gate width direction from the gate input to the gate tip, signal attenuation at the gate is prevented. Thereby, the performance of the NF and PG of the element is improved, and the performance of the used equipment is improved.
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示す電界効果トランジス
タ装置の上面図である。FIG. 1 is a top view of a field effect transistor device showing one embodiment of the present invention.
第1図において、電界効果トランジスタ装置は、化合
物半導体基板11の中に、イオン注入により活性層12を形
成し、次に、オーミックメタル13を形成し、ゲートメタ
ル14を形成したものである。ここで、ゲートメタル14を
形成するマスクはゲート入力部14aからゲート先端部14b
に向かって細く形成されている。これにより、電界効果
トランジスタのゲート部がゲート入力部14aほどゲート
長を大きくして抵抗を小さくし、ゲート先端部14bに向
かって単位長当りの抵抗が大きくなる三角形状にゲート
部を形成している。すなわち、電界効果トランジスタの
ゲート部をゲート幅方向に均一な抵抗で形成していな
い。このように、ゲート部の、ゲート幅方向の抵抗値を
ゲート入力部14aほど小さくすることで、ゲート部に正
の電位が加わった際のゲート入力部14aの発熱を低下さ
せることができる。In FIG. 1, the field-effect transistor device has a structure in which an active layer 12 is formed in a compound semiconductor substrate 11 by ion implantation, an ohmic metal 13 is formed, and a gate metal 14 is formed. Here, the mask for forming the gate metal 14 is formed from the gate input portion 14a to the gate tip portion 14b.
It is formed thinner toward. As a result, the gate portion of the field-effect transistor has a larger gate length as the gate input portion 14a to reduce the resistance, and the gate portion is formed in a triangular shape in which the resistance per unit length increases toward the gate tip portion 14b. I have. That is, the gate portion of the field effect transistor is not formed with a uniform resistance in the gate width direction. As described above, by reducing the resistance value of the gate portion in the gate width direction toward the gate input portion 14a, heat generation of the gate input portion 14a when a positive potential is applied to the gate portion can be reduced.
電界効果トランジスタに、正の大入力信号が加わった
ときのゲート部の発熱状態を第2図に示す。第2図の温
度曲線Eからわかるように、ゲート入力部14aほど抵抗
値を小さくしたので、ゲート部のゲート入力部14aにお
ける発熱が第5図の従来のものに比べて低く抑えられて
おり、ゲート部における発熱が均一になっていることが
わかる。FIG. 2 shows a heat generation state of the gate portion when a large positive input signal is applied to the field effect transistor. As can be seen from the temperature curve E in FIG. 2, since the resistance value is smaller at the gate input portion 14a, the heat generation at the gate input portion 14a of the gate portion is suppressed lower than that of the conventional device shown in FIG. It can be seen that heat generation in the gate portion is uniform.
さらに、第3図に発振効率について、本発明の電界効
果トランジスタと従来の電界効果トランジスタとの比較
を示す。第3図からわかるように、ゲート部の温度を均
一にすることにより、本発明の電界効果トランジタの発
振効率Fは、従来の電界効果トランジスタの発振効率G
に比べて、効率の特性改善の点で効果があることを示し
ている。FIG. 3 shows a comparison of the oscillation efficiency between the field-effect transistor of the present invention and the conventional field-effect transistor. As can be seen from FIG. 3, by making the temperature of the gate portion uniform, the oscillation efficiency F of the field effect transistor of the present invention can be reduced by the oscillation efficiency G of the conventional field effect transistor.
This shows that the present invention is more effective in improving the characteristics of efficiency than that of.
なお、本実施例ではゲート入力部ほどゲート長を太く
形成し、ゲート先端部に向かってゲート長を細く形成し
ているものを示したが、ゲート部に入力されている微小
信号減衰を重視する用途としては、上記のものとは逆
に、ゲート入力部からゲート先端部に向かってゲート長
を太く形成すればよい。また、ゲートメタルの厚さを不
均一にすることによっても、同様、上記目的を達成する
ことができる。In the present embodiment, the gate input portion is formed such that the gate length is formed thicker and the gate length is formed thinner toward the tip of the gate, but emphasis is placed on the attenuation of a small signal input to the gate portion. As a use, contrary to the above, the gate length may be increased from the gate input to the gate tip. In addition, the above object can be similarly achieved by making the thickness of the gate metal non-uniform.
発明の効果 以上のように本発明の電界効果トランジスタ装置によ
れば、発振用石として用いるときには、ゲート入力部ほ
ど抵抗を小さくすれば、ゲート部の発熱を均一化させる
ことができて、送信の発振用として効率、アップを図る
ことができる。また、上記場合とは逆に、ゲート先端部
ほど抵抗を小さくすれば、ゲート部で入力波の減衰を抑
えることができて、チューナの受信用としても、NF,PG
の向上を図ることができ、セットの高性能化を得ること
ができるものである。Effect of the Invention As described above, according to the field effect transistor device of the present invention, when the device is used as an oscillation stone, if the resistance is smaller at the gate input portion, the heat generation at the gate portion can be made uniform, and transmission can be performed. It is possible to improve efficiency and efficiency for oscillation. Conversely, if the resistance is smaller at the tip of the gate, the attenuation of the input wave can be suppressed at the gate, and the NF, PG can be used for tuner reception.
Can be improved, and higher performance of the set can be obtained.
第1図は本発明の一実施例を示す電界効果トランジスタ
装置の上面図、第2図は同電界効果トランジスタ装置の
ゲート部の幅方向の各場所による温度分布図、第3図は
従来のものと本実施例のものによる発振効率について比
較した図、第4図は従来の電界効果トランジスタ装置の
上面図、第5図は同電界効果トランジスタ装置のゲート
部の幅方向の各場所における温度分布図、第6図はゲー
ト部の等価回路を示す図である。 14……ゲートメタル、14a……ゲート入力部、14b……ゲ
ート先端部。FIG. 1 is a top view of a field-effect transistor device showing one embodiment of the present invention, FIG. 2 is a temperature distribution diagram at various locations in the width direction of a gate portion of the field-effect transistor device, and FIG. FIG. 4 is a top view of a conventional field-effect transistor device, and FIG. 5 is a temperature distribution diagram at each position in a width direction of a gate portion of the field-effect transistor device. FIG. 6 is a diagram showing an equivalent circuit of the gate unit. 14: Gate metal, 14a: Gate input section, 14b: Gate tip.
Claims (1)
成した活性層上にゲートメタルをマスク形成し、前記ゲ
ートメタルをゲート電極とする電界効果トランジスタ装
置において、少なくとも前記ゲート電極を、その厚さが
ゲート先端部で薄くなるように形成した電界効果トラン
ジスタ装置。1. A field effect transistor device having a gate metal formed as a mask on an active layer formed by ion implantation into a compound semiconductor substrate and using the gate metal as a gate electrode. A field-effect transistor device formed to be thin at the tip of the gate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003755A JP2633048B2 (en) | 1990-01-10 | 1990-01-10 | Field effect transistor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003755A JP2633048B2 (en) | 1990-01-10 | 1990-01-10 | Field effect transistor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03208371A JPH03208371A (en) | 1991-09-11 |
JP2633048B2 true JP2633048B2 (en) | 1997-07-23 |
Family
ID=11566003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003755A Expired - Lifetime JP2633048B2 (en) | 1990-01-10 | 1990-01-10 | Field effect transistor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2633048B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62183555A (en) * | 1986-02-07 | 1987-08-11 | Nec Corp | Semiconductor device |
-
1990
- 1990-01-10 JP JP2003755A patent/JP2633048B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03208371A (en) | 1991-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101037542B1 (en) | Semiconductor device | |
JP2633048B2 (en) | Field effect transistor device | |
JPH11168099A (en) | Semiconductor device | |
JPH06204253A (en) | Field-effect semiconductor device | |
JP2689957B2 (en) | Semiconductor device | |
JP2004072625A (en) | High frequency power amplifier circuit | |
JP2914411B2 (en) | Field effect transistor | |
JPH02250378A (en) | Semiconductor device | |
JP2007081124A (en) | Semiconductor device | |
JPS58199533A (en) | Semiconductor device | |
JPH039340Y2 (en) | ||
JP2000036591A (en) | Semiconductor device | |
JPS5892243A (en) | Package for fet | |
JPH025481A (en) | Insulated-gate field effect transistor | |
JPS62134971A (en) | Semiconductor device | |
JPH05243872A (en) | High frequency/high output semiconductor element by standing wave effect | |
JPS63263771A (en) | Compound semiconductor device | |
TW449960B (en) | RF amplifier | |
JPH0281440A (en) | Field effect transistor | |
JPH10154716A (en) | Semiconductor device | |
JPS59155966A (en) | Field effect transistor | |
JPS5814576A (en) | Field effect transistor | |
JP3082383B2 (en) | Semiconductor device | |
CN116666219A (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2001326335A (en) | Field effect transistor |