JPH039340Y2 - - Google Patents
Info
- Publication number
- JPH039340Y2 JPH039340Y2 JP7834388U JP7834388U JPH039340Y2 JP H039340 Y2 JPH039340 Y2 JP H039340Y2 JP 7834388 U JP7834388 U JP 7834388U JP 7834388 U JP7834388 U JP 7834388U JP H039340 Y2 JPH039340 Y2 JP H039340Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gaas
- cross
- gate electrode
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 25
- 238000010586 diagram Methods 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 5
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【考案の詳細な説明】
[考案の目的]
(産業上の利用分野)
この考案は、混変調特性を改良した電界効果型
半導体装置に関する。[Detailed description of the invention] [Purpose of the invention] (Field of industrial application) This invention relates to a field-effect semiconductor device with improved cross-modulation characteristics.
(従来の技術)
砒化ガリウム(GaAs)をはじめとする化合物
半導体はシリコン(Si)に比べキヤリアの移動度
及び飽和ドリフト速度が大きいことから、マイク
ロ波を中心とする低雑音半導体装置の材料として
注目されている。例えばGaAsを用いたシヨツト
キ型シングルゲートFET(MESSGFET)やシヨ
ツトキ型デユアルゲートFET(MESDGFET)は
既にマイクロ波帯で増幅器,発振器等の装置に応
用されている。また最近ではその低雑音性に注目
してUHF帯のTVチユーナ(UHFチユーナ)へ
の応用も行なわれつつある。(Conventional technology) Compound semiconductors such as gallium arsenide (GaAs) have higher carrier mobility and saturation drift velocity than silicon (Si), so they are attracting attention as materials for low-noise semiconductor devices mainly for microwaves. has been done. For example, Schottki single-gate FETs (MESSGFETs) and Schottki dual-gate FETs (MESDGFETs) using GaAs are already being applied to devices such as amplifiers and oscillators in the microwave band. Recently, attention has been paid to its low noise characteristics, and its application to UHF band TV tuners (UHF tuners) is also being carried out.
一般にデユアルゲートFETはシングルゲート
FETやバイポーラトランジスタに比べ、帰還容
量を小さくできるため安定動作が可能であり、ま
た第二ゲートにてオート・ゲイン・コントロール
(AGC)を行なうためゲイン・リダクシヨン
(GR)に対する混変調特性が優れている。従つ
てUHFチユーナへの応用は主にデユアルゲート
FETにより試みられている。例えばGaAs
MESDGFETの典型的な構造は第5図に示すよう
なものである。即ち半絶縁性GaAs基板1上に分
布するn型GaAs動作層2の表面にそれぞれソー
ス(S)3,ドレイン(D)4,第一ゲート
(G1)5,第二ゲート(G2)6の各電極が設け
られている。第一ゲート5及び第二ゲート6の各
電極のチヤネル方向の長さをそれぞれlG1及び
lG2とするとき、lG1及びlG2はいずれも0.5〜3μ
m程度で更にlG1≦lG2となるように設計されて
いる。 Generally dual gate FET is single gate
Compared to FETs and bipolar transistors, stable operation is possible because the feedback capacitance can be reduced, and since automatic gain control (AGC) is performed in the second gate, cross-modulation characteristics against gain reduction (GR) are excellent. There is. Therefore, the application to UHF tuner is mainly dual gate.
This is being attempted using FET. For example, GaAs
A typical MESDGFET structure is shown in FIG. That is, a source (S) 3, a drain (D) 4, a first gate (G1) 5, and a second gate (G2) 6 are formed on the surface of an n-type GaAs active layer 2 distributed on a semi-insulating GaAs substrate 1. Electrodes are provided. The length of each electrode of the first gate 5 and second gate 6 in the channel direction is lG1 and
When lG2, lG1 and lG2 are both 0.5 to 3μ
It is designed so that lG1≦lG2 at about m.
(考案が解決しようとする課題)
このようにlG1≦lG2となる構造のGaAs
MESDGFETをUHFチユーナに用いた場合、従
来から用いられているSiのMOSDGFETに比べ
雑音指数は非常に良くなるが、混変調特性が劣る
ため、この点が実用化を妨げる障害となつてい
る。(Problem to be solved by the invention) GaAs with a structure such that lG1≦lG2
When a MESDGFET is used in a UHF tuner, the noise figure is much better than the conventionally used Si MOSDGFET, but its cross-modulation characteristics are inferior, which is an obstacle to its practical application.
例えばn型GaAs動作層2のキヤリア濃度及び
厚さが1×1017cm-3及び0.2μm,lG1=lG2=2μm
のGaAs MESDGFETと従来用いられているSi
MOSDGFETとの典型的な混変調特性を第6図
の実線と点線との各線に示す。但し混変調特性の
測定は第7図の高周波増幅回路を用いて行なつ
た。この回路では、第二ゲート・ソース間電圧
(VG2S)に対するドレイン電流(ID)−第一ゲー
ト・ソース間電圧(VG1S)の動作点軌跡は第8図
点線で表わされたものとなる。いま第6図におい
て、横軸はVG2Sによるゲイン・リダクシヨン
GR(dB)であり、縦軸は1%混変調時の妨害信
号レベル(dBμ)である。また希望信号周波数fα
=800MHz,妨害信号周波数f=812MHz,妨害信
号の振幅変調度は30%としてある。第6図におい
て見られるように実線のGaAs MESDGFETと
点線のSi MOSDGFETとで最も差が顕著に認め
られるのはGR=7〜30dBの部分であり、この範
囲での妨害信号レベルの極小値を比較すると
GaAs MESDGFETは、Si MOSDGFETよりも
約2dB低く、それだけ混変調特性が劣ることを示
している。また例えばn型GaAs動作層2のキヤ
リア濃度及び厚さが1×1017cm-3及び0.2μm,
lG1=1.5μm,lG2=3.0μmのGaAs MESDGFET
の場合にはさらに混変調特性が悪くなることが確
認されている。 For example, the carrier concentration and thickness of the n-type GaAs active layer 2 are 1×10 17 cm -3 and 0.2 μm, lG1 = lG2 = 2 μm.
GaAs MESDGFET and conventionally used Si
Typical cross-modulation characteristics with MOSDGFET are shown in the solid and dotted lines in FIG. However, the cross-modulation characteristics were measured using the high-frequency amplifier circuit shown in FIG. In this circuit, the operating point locus of drain current (ID) - first gate-source voltage (V G1S ) with respect to the second gate-source voltage (V G2S ) is shown by the dotted line in Figure 8. . In Figure 6, the horizontal axis is the gain reduction by VG2S.
GR (dB), and the vertical axis is the interference signal level (dBμ) at 1% cross modulation. Also, the desired signal frequency fα
= 800MHz, the interference signal frequency f = 812MHz, and the amplitude modulation degree of the interference signal is 30%. As seen in Figure 6, the most noticeable difference between the GaAs MESDGFET shown by the solid line and the Si MOSDGFET shown by the dotted line is in the GR = 7 to 30 dB range, and the minimum value of the interference signal level in this range is compared. Then
The GaAs MESDGFET is about 2 dB lower than the Si MOSDGFET, indicating that its cross-modulation characteristics are that much worse. For example, if the carrier concentration and thickness of the n-type GaAs active layer 2 are 1×10 17 cm -3 and 0.2 μm,
GaAs MESDGFET with lG1=1.5μm, lG2=3.0μm
It has been confirmed that the cross-modulation characteristics become even worse in the case of .
[考案の構成]
(課題を解決するための手段)
この考案は上記の欠点を除去し、改良された電
界効果型半導体装置を提供するもので、即ち半絶
縁性半導体基板上に設けられた一方導電型半導体
動作層上に、オーム性接触からなるソース電極及
びドレイン電極と、シヨツトキ接触からなりソー
ス電極からドレイン電極に向けて順次第一ゲート
電極及び第二ゲート電極とを設けてなる半導体装
置において、前記第一ゲート電極のチヤネル方向
の長さが、前記第二ゲート電極のチヤネル方向の
長さよりも大であるようになされていることを特
徴とするものである。[Structure of the invention] (Means for solving the problem) This invention eliminates the above-mentioned drawbacks and provides an improved field-effect semiconductor device, that is, a field-effect semiconductor device provided on a semi-insulating semiconductor substrate. In a semiconductor device in which a source electrode and a drain electrode made of ohmic contact are provided on a conductive semiconductor active layer, and a first gate electrode and a second gate electrode made of shot contact are provided sequentially from the source electrode to the drain electrode. The length of the first gate electrode in the channel direction is larger than the length of the second gate electrode in the channel direction.
(実施例)
以下この考案の実施例について説明する。第5
図でn型GaAs動作層2のキヤリア濃度及び厚さ
をそれぞれ1×1017cm-3及び0.2μmとし、lG1=
3.0μm,lG2=1.5μmとしたGaAs MESDGFET
の混変調特性の例を第1図に示す。第1図におけ
る混変調特性の測定条件は第6図に係る測定条件
と基本的に同一である。第1図と第6図を比較す
れば、lG1>lG2と規定していることにより混変
調特性が大きく改良され、Si MOSDGFETのレ
ベルに十分達しているのが認められる。(Example) An example of this invention will be described below. Fifth
In the figure, the carrier concentration and thickness of the n-type GaAs active layer 2 are 1×10 17 cm -3 and 0.2 μm, respectively, and lG1=
GaAs MESDGFET with 3.0μm and lG2=1.5μm
FIG. 1 shows an example of the cross-modulation characteristics. The measurement conditions for the cross-modulation characteristics in FIG. 1 are basically the same as the measurement conditions in FIG. 6. Comparing FIG. 1 and FIG. 6, it can be seen that by specifying lG1>lG2, the cross-modulation characteristics are greatly improved and have sufficiently reached the level of Si MOSDGFET.
lG1>lG2とすることにより混変調特性がこの
ように改良される理由について以下に述べる。い
ま第2図は第5図の構造を有するデユアルゲート
FETを二つのシングルゲートFET(FET1及び
FET2)であらわした等価回路図である。次に第
5図のデユアル・ゲートFETにおけるlG2/lG1
=0.5,lG2/lG1=1,lG2/lG1=2の各々に対
応するドレイン電流(ID)対第一ゲート・ソー
ス間電圧(VG1S)特性を第3図に示す。第3図
中のイの領域は、第2図のFET2の特性が支配的
な部分であり、ハの領域は、第2図のFET1の特
性が支配的な部分であり、ロの領域は、第2図の
FET1とFET2の特性の結合部分である。混変調
に関係するパラメータが、IDに含まれるVG1Sの
三次以上の成分であることから、動作点が、ID
−VG1Sの直線性の悪いロの領域に存在する時混変
調が問題となる。そこで、第3図のロの領域に着
目すると、lG2/lG1比の効果により、lG2/lG1
比が2,1,0.5と小さくなるに従い、ID−VG1S
の直線性が良くなることが明らかである。尚、第
3図では、一例として第二ゲート・ソース間電圧
VG2Sが−1.5Vの場合で示してあるが、VG2Sを
変化させた場合も同様のことが言える。第7図の
高周波増幅回路により測定したlG2/lG1=2,
1,0.5にそれぞれ対応する、1%混変調特性を
第4図に示す。第4図のA,B,Cの各点には明
らかな差があらわれ、lG2/lG1比が小さくなる
に従い、混変調特性を良好にしている。この差
は、VG2S電圧(AGC電圧)により動作点が第8
図ニの領域に対応する前記第3図のロの領域に存
在する時あらわれ、ロの領域におけるID−VG1S
の直線性に起因している。 The reason why the intermodulation characteristics are improved in this way by setting lG1>lG2 will be described below. Now, Figure 2 shows a dual gate with the structure shown in Figure 5.
The FETs are two single-gate FETs (FET1 and
This is an equivalent circuit diagram expressed using FET2). Next, lG2/lG1 in the dual gate FET shown in Figure 5
FIG. 3 shows drain current (ID) vs. first gate-source voltage (VG1S) characteristics corresponding to lG2/lG1=0.5, lG2/lG1=1, and lG2/lG1=2. The area A in Figure 3 is the area where the characteristics of FET2 in Figure 2 are dominant, the area C is the area where the characteristics of FET1 in Figure 2 are dominant, and the area B is the area where the characteristics of FET1 in Figure 2 are dominant. Figure 2
This is the combination of the characteristics of FET1 and FET2. Since the parameters related to cross modulation are the third-order or higher-order components of V G1S included in ID, the operating point is
−V Time cross modulation that exists in the region (b) where G1S has poor linearity becomes a problem. Therefore, if we focus on the area B in Figure 3, we can see that due to the effect of the lG2/lG1 ratio, lG2/lG1
As the ratio decreases to 2, 1, 0.5, ID-V G1S
It is clear that the linearity of is improved. In addition, in FIG. 3, as an example, the second gate-source voltage
Although the case where VG2S is -1.5V is shown, the same thing can be said when VG2S is changed. lG2/lG1 = 2, measured by the high frequency amplifier circuit shown in Figure 7.
Figure 4 shows the 1% cross modulation characteristics corresponding to 1 and 0.5, respectively. A clear difference appears between points A, B, and C in FIG. 4, and as the lG2/lG1 ratio becomes smaller, the cross-modulation characteristics become better. This difference is due to the fact that the operating point is 8th due to the V G2S voltage (AGC voltage).
Appears when the ID-V G1S exists in the area B in Figure 3, which corresponds to the area in Figure D.
This is due to the linearity of
このようにこの考案はデユアル・ゲートFET
において、混変調特性をより優れたものにするゲ
ート長設計として、非常に有効なものである。 In this way, this idea is a dual gate FET.
This is a very effective gate length design for improving cross-modulation characteristics.
一方、利得及び雑音指数については、lG1=
lG2=2μmからlG1=3.0μm,lG2=1.5μmと変更
しても、UHF帯においてその変化はわずかであ
り、GaAs MESDGFETのSi MOSDGFETに対
する優位性をそこなうことはない。また、この考
案のGaAs MESDGFETをUHFチユーナに組み
込み、混変調特性及び雑音特性を測定した結果、
400MHz〜800MHzの全帯域に亘り、かつGR=0
〜50dBに亘り、従来のSiあるいはGaAsを用いた
UHFチユーナよりも格段に優れた特性を得るこ
とができる。 On the other hand, for gain and noise figure, lG1=
Even if lG2 = 2 μm is changed to lG1 = 3.0 μm and lG2 = 1.5 μm, the change is slight in the UHF band, and the superiority of GaAs MESDGFET over Si MOSDGFET is not impaired. In addition, as a result of incorporating this invented GaAs MESDGFET into a UHF tuner and measuring its cross-modulation characteristics and noise characteristics,
Over the entire band from 400MHz to 800MHz, and GR=0
~50dB compared to conventional Si or GaAs
You can get much better characteristics than UHF tuner.
これを要するにこの考案では、従来のデユアル
ゲートFETがlG1≦lG2と設計されていたのに対
し、ゲート長以外の構造パラメータを実質的に変
えず、lG1>lG2とすることにより混変調特性を
改良した点にある。lG2/lG1が0.5未満ではNF等
の高周波特性が悪くなる。またlG1−lG2が0.5μm
未満のとき、およびlG2/lG1が0.75を越えるとき
は混変調の改善が不充分である。 In short, whereas conventional dual-gate FETs were designed with lG1≦lG2, this invention improves the cross-modulation characteristics by making lG1>lG2 without substantially changing the structural parameters other than the gate length. That's the point. If lG2/lG1 is less than 0.5, high frequency characteristics such as NF will deteriorate. Also, lG1−lG2 is 0.5μm
When lG2/lG1 exceeds 0.75, the improvement in cross modulation is insufficient.
これらの制限により、lG1−lG2は0.5μm以上で
あり、lG2/lG1は0.5から0.75の範囲であること
が必要である。 Due to these limitations, it is necessary that lG1 - lG2 be 0.5 μm or more, and lG2 / lG1 be in the range of 0.5 to 0.75.
また前記実施例中に記したlG1,lG2等の数値
は一例であつてこれ等に限られない。 Further, the numerical values of lG1, lG2, etc. described in the above embodiments are merely examples, and the present invention is not limited to these.
また一方導電型半導体動作層2は、半絶縁性半
導体基板上に結晶成長法により形成されても、あ
るいは半絶縁性半導体基板1の表面にイオン注入
法により形成されてもよい。イオン注入法により
形成する場合には、例えば半絶縁性GaAs基板1
の表面にSiイオンを加速電圧50〜300KVで注入
し、約850℃でアニール処理してn型半導体動作
層2を形成することができる。 Further, the conductive type semiconductor operating layer 2 may be formed on the semi-insulating semiconductor substrate by a crystal growth method, or may be formed on the surface of the semi-insulating semiconductor substrate 1 by an ion implantation method. When forming by ion implantation, for example, a semi-insulating GaAs substrate 1
The n-type semiconductor operating layer 2 can be formed by implanting Si ions into the surface at an accelerating voltage of 50 to 300 KV and annealing at about 850°C.
[考案の効果]
以上述べたようにこの発明によれば、第一ゲー
ト及び第二ゲートのチヤネル方向の長さlG1及び
lG2をlG1−lG2は0.5μm以上でlG2/lG1=0.5〜
0.75と規定することにより混変調特性が改良さ
れ、従来のSi MOSDGFETと同等以上の混変調
特性を示すGaAs MESDGFETを得ることがで
きる。なおキヤリアの移動度及び飽和ドリフト速
度についてはGaAsの方がSiよりも大きいので、
GaAs MESDGFETの方がSi MOSDGFETより
も低雑音、高利得となることは当然である。[Effect of the invention] As described above, according to the invention, the length lG1 and the length lG1 of the first gate and the second gate in the channel direction are
lG2 is lG1−lG2 is 0.5μm or more, lG2/lG1=0.5~
By specifying 0.75, the cross-modulation characteristics are improved, and it is possible to obtain a GaAs MESDGFET that exhibits cross-modulation characteristics that are equal to or better than those of conventional Si MOSDGFETs. Note that carrier mobility and saturation drift velocity are larger in GaAs than in Si, so
It goes without saying that GaAs MESDGFETs have lower noise and higher gain than Si MOSDGFETs.
第1図はこの考案の一実施例に係る混変調特性
図、第2図はGaAs MESDGFETの等価回路図、
第3図はこの考案の実施例を説明するためのID
−VG1S(VG2S)特性図、第4図はこの考案の実施
例を説明するための混変調特性図、第5図は
GaAs MESDGFETの典型的な構造を示す斜視
図、第6図は従来のSi MOSDGFET及びGaAs
MESDGFETの混変調特性図、第7図は混変調特
性図の測定に用いた高周波増幅回路図、第8図は
ゲイン・リダクシヨンをかけた時の動作軌跡を表
わすためのID−VG1S(VG2S)特性図である。
1……半絶縁性GaAs基板、2……n型GaAs
動作層、3……ソース電極、4……ドレイン電
極、5……第一ゲート電極、6……第二ゲート電
極。
Figure 1 is a cross-modulation characteristic diagram of an embodiment of this invention, Figure 2 is an equivalent circuit diagram of a GaAs MESDGFET,
Figure 3 is an ID for explaining the embodiment of this invention.
-V G1S (V G2S ) characteristic diagram, Figure 4 is a cross modulation characteristic diagram to explain the embodiment of this invention, Figure 5 is
A perspective view showing a typical structure of a GaAs MESDGFET. Figure 6 shows a conventional Si MOSDGFET and a GaAs MESDGFET.
MESDGFET cross-modulation characteristic diagram, Figure 7 is a high-frequency amplifier circuit diagram used to measure the cross-modulation characteristic diagram, and Figure 8 is ID-V G1S (V G2S ) is a characteristic diagram. 1...Semi-insulating GaAs substrate, 2...n-type GaAs
Operating layer, 3... source electrode, 4... drain electrode, 5... first gate electrode, 6... second gate electrode.
Claims (1)
半導体動作層上にオーム性接触からなるソース電
極及びドレイン電極と、シヨツトキ接触からなり
ソース電極からドレイン電極に向けて順次第一ゲ
ート電極及び第二ゲート電極とを設けてなる電界
効果型半導体装置において、前記第一ゲート電極
のチヤネル方向の長さが、前記第二ゲート電極の
チヤネル方向の長さより0.5μm以上長く、かつ
4/3倍から2倍の範囲であることを特徴とする
電界効果型半導体装置。 A source electrode and a drain electrode made of ohmic contact are formed on the semiconductor active layer of one conductivity type provided on the semi-insulating semiconductor substrate, and a first gate electrode and a second gate electrode made of shot contact are sequentially formed from the source electrode to the drain electrode. In a field effect semiconductor device provided with a gate electrode, the length of the first gate electrode in the channel direction is longer than the length of the second gate electrode in the channel direction by 0.5 μm or more, and is 4/3 to 2 times longer than the length of the second gate electrode in the channel direction. A field effect semiconductor device characterized by a double range.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7834388U JPH039340Y2 (en) | 1988-06-15 | 1988-06-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7834388U JPH039340Y2 (en) | 1988-06-15 | 1988-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63191654U JPS63191654U (en) | 1988-12-09 |
JPH039340Y2 true JPH039340Y2 (en) | 1991-03-08 |
Family
ID=30927195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7834388U Expired JPH039340Y2 (en) | 1988-06-15 | 1988-06-15 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH039340Y2 (en) |
-
1988
- 1988-06-15 JP JP7834388U patent/JPH039340Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS63191654U (en) | 1988-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080017844A1 (en) | Low-Temperature-Grown (Ltg) Insulated-Gate Phemt Device and Method | |
US4709251A (en) | Double Schottky-gate field effect transistor | |
JP2924239B2 (en) | Field effect transistor | |
US5650642A (en) | Field effect semiconductor device | |
US5153682A (en) | HEMT device with doped active layer | |
Itoh et al. | X-band self-aligned gate enhancement-mode InP MISFET's | |
US5602501A (en) | Mixer circuit using a dual gate field effect transistor | |
US6653667B2 (en) | GaAs-based semiconductor field-effect transistor | |
JPH039340Y2 (en) | ||
EP0033895B1 (en) | Field effect transistor | |
JPH04326608A (en) | Oscillation circuit | |
KR950007361B1 (en) | Field effect transistor | |
US5389807A (en) | Field effect transistor | |
JPH02260705A (en) | Wideband amplifier | |
GB2273837A (en) | Polysilicon thin film transistor operational amplifier | |
JP3438347B2 (en) | Semiconductor device | |
JP2822498B2 (en) | Dual gate FET | |
JPS60137071A (en) | Schottky gate field effect transistor | |
JP2000150540A (en) | Field effect transistor | |
JPH05267692A (en) | Dual-gate field-effect semiconductor device | |
JPH06224448A (en) | Semiconductor device | |
JPH01289304A (en) | Frequency mixer | |
JPS61212069A (en) | Gaas field effect transistor | |
JPH05136172A (en) | Manufacture of gaas field-effect transistor | |
JPS62283672A (en) | Field-effect transistor and manufacture thereof |