JP2630023B2 - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JP2630023B2
JP2630023B2 JP2160911A JP16091190A JP2630023B2 JP 2630023 B2 JP2630023 B2 JP 2630023B2 JP 2160911 A JP2160911 A JP 2160911A JP 16091190 A JP16091190 A JP 16091190A JP 2630023 B2 JP2630023 B2 JP 2630023B2
Authority
JP
Japan
Prior art keywords
closed circuit
circuit pattern
wiring board
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2160911A
Other languages
English (en)
Other versions
JPH0451584A (ja
Inventor
富宏 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2160911A priority Critical patent/JP2630023B2/ja
Publication of JPH0451584A publication Critical patent/JPH0451584A/ja
Application granted granted Critical
Publication of JP2630023B2 publication Critical patent/JP2630023B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、電源，信号に係る各配線パターンが、電
磁遮蔽用閉回路パターンを横切るときは、これを立体交
差方式にして電磁遮蔽効果を阻害しないようにしたプリ
ント配線板に関する。
【従来の技術】
従来、プリント配線板で、外部のノイズの影響を抑止
ないし抑制するため、電磁遮蔽用の閉回路パターンを表
面に形成し、これに接するように遮蔽カバーを設置する
ことがおこなわれる。その場合、電源，信号に係る各配
線パターンが、電磁遮蔽用閉回路パターンを横切る必要
があるとき、次のような方式がとられた。 第２図は一従来例の要部の断面図である。同図におい
て、基板１の上側表面に電源に係る配線パターン15や、
信号に係る配線パターン16が、閉回路パターン２を横切
るとき、各ジャンパ線17,18を介しておこなう。この各
ジャンパ線17,18を通すために、遮蔽カバー13の対応箇
所に中空部13aをあける必要がある。なお、基板１の下
側の表面の閉回路パターン２は、電源，信号に係る各配
線パターンが横切ることがないから、遮蔽カバー４には
中空部をあける必要がない。 第３図は別の従来例の要部の断面図、第４図は同じく
その平面図である。この別の従来例では、閉回路パター
ンは、電源，信号に係る各配線パターンが横切る箇所だ
け中断される。第４図に示すように、閉回路パターン22
は、電源，信号に係る各配線パターン25,26,27が横切る
箇所が中断される。また、閉回路パターン22に対応する
遮蔽カバー23には、各配線パターン25,26,27が横切る箇
所に中空部23aがあけられる。
【発明が解決しようとする課題】
一従来例では、一つにはジャンパ線を必要とするか
ら、その配線のための工数がかかること、もう一つには
遮蔽カバーにはジャンパ線通過用の中空部を必要とする
から、その分だけ遮蔽効果が低下すること、等の欠点が
ある。 別の従来例では、閉回路パターンが、電源，信号に係
る各配線パターンの横切る箇所が一部だけ中断されると
ともに、その箇所で遮蔽カバーに中空部があけられるか
ら、電磁遮蔽効果がそれだけ低下するという欠点があ
る。 この発明の課題は、従来の技術がもつ以上の問題点を
解消し、電源，信号に係る各配線パターンが、電磁遮蔽
効果を阻害することなく、電磁遮蔽用閉回路パターンを
横切ることのできるプリント配線板を提供することにあ
る。
【課題を解決するための手段】
この課題を解決するために、本発明に係るプリント配
線板は、 基板の表面と裏面とに対向するように形成されて遮蔽
カバーが接するように設置される電磁遮蔽用閉回路パタ
ーンと立体交差するように、該閉回路パターンをくぐる
形で前記基板内部に形成される部分を有する電源、信号
に係る各配線パターンを備える。
【作用】
電源，信号に係る各配線パターンは、電磁遮蔽用閉回
路パターンを横切るとき、この横切る部分が閉回路パタ
ーンと立体交差するように、これをくぐる形で基板内部
に形成される。したがって、閉回路パターンに対応して
設置される遮蔽カバーの一部に、各配線パターン貫通用
の中空部をあける必要がない。
【実施例】 本発明に係るプリント配線板の実施例について図面を
参照しながら説明する。第１図は、この実施例の要部の
断面図である。同図において、１は基板、２は電磁遮蔽
用閉回路パターンで、基板１の上下の各表面に形成され
る。3,4はそれぞれ遮蔽カバーで、その縁面が対応する
各閉回路パターン２に接して設けられる。5,6はそれぞ
れ電源，信号に係る各配線パターンである。 この各配線パターン5,6は、それぞれ表面に形成され
た各ランド5a,6aと、基板１の内部に形成された各スル
ーホール5b,6bと、同じくその接続導体としての各パタ
ーン5c,6cとからなる。言いかえれば、各配線パターン
5,6は、閉回路パターン２をくぐる形で、これと立体交
差するように形成される。 したがって、閉回路パターン２に中断箇所を設ける必
要がなく、また遮蔽カバー３に中空部をあける必要がな
い。その結果、プリント配線板の電磁遮蔽効果が阻害さ
れない。
【発明の効果】
以上説明したように、この発明においては、電源，信
号に係る各配線パターンは、電磁遮蔽用閉回路パターン
を横切るとき、この横切る部分が閉回路パターンと立体
交差するように、これをくぐる形で基板内部に形成さ
れ、閉回路パターンに対応して設置される遮蔽カバーの
一部に、各配線パターン貫通用の中空部をあける必要が
ない。したがって、この発明によれば、従来技術に比べ
て、電磁遮蔽効果が阻害されることがない、とくに
ジャンパ線方式に比べてコスト低減が図れる、というす
ぐれた効果がある。
【図面の簡単な説明】
第１図は本発明に係る実施例の要部の断面図、 第２図は一従来例の要部の断面図、 第３図は別の従来例の要部の断面図、 第４図は同じくその平面図である。 符号説明 1:基板、2:閉回路パターン、 3,4:遮蔽カバー、5,6:配線パターン、 5a,6a:ランド、5b,6b:スルーホール、 5c,6c:パターン。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】基板の表面と裏面とに対向するように形成
    されて遮蔽カバーが接するように設置される電磁遮蔽用
    閉回路パターンと立体交差するように、該閉回路パター
    ンをくぐる形で前記基板内部に形成される部分を有する
    電源、信号に係る各配線パターンを備えることを特徴と
    するプリント配線板。
JP2160911A 1990-06-19 1990-06-19 プリント配線板 Expired - Lifetime JP2630023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2160911A JP2630023B2 (ja) 1990-06-19 1990-06-19 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2160911A JP2630023B2 (ja) 1990-06-19 1990-06-19 プリント配線板

Publications (2)

Publication Number Publication Date
JPH0451584A JPH0451584A (ja) 1992-02-20
JP2630023B2 true JP2630023B2 (ja) 1997-07-16

Family

ID=15724991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2160911A Expired - Lifetime JP2630023B2 (ja) 1990-06-19 1990-06-19 プリント配線板

Country Status (1)

Country Link
JP (1) JP2630023B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475567A (en) * 1993-12-20 1995-12-12 Delco Electronics Corp. Method for hermetically sealing a single layer ceramic thick film electronic module
US6404297B2 (en) * 1999-07-15 2002-06-11 Hewlett-Packard Company Electromagnetic interference blocking power bus bar

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192191A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp プリント配線基板

Also Published As

Publication number Publication date
JPH0451584A (ja) 1992-02-20

Similar Documents

Publication Publication Date Title
KR960028736A (ko) 프린트 기판
CN210924799U (zh) 一种pos机多层通孔保护盖板
JP2630023B2 (ja) プリント配線板
CN111080936A (zh) 一种pos机多层通孔保护盖板
JPH0343687B2 (ja)
JP2504287B2 (ja) 多層配線基板
JPH0356166U (ja)
JPH0290587A (ja) プリント基板
JPH0410710Y2 (ja)
JPH0578198B2 (ja)
JPH0325993A (ja) プリント配線基板
JPS6240457Y2 (ja)
JPH0685411A (ja) プリント基板の配線構造
JPH0534139Y2 (ja)
JPH01248641A (ja) ゲートアレイ型半導体集積回路装置
JPH0714124B2 (ja) マイクロ波集積回路装置
JPH0421231Y2 (ja)
JPH04176197A (ja) プリント配線基板におけるシールド構造
JPH0258708A (ja) フロッピィディスク装置
JPS60106365U (ja) 印刷配線板
JPH0167740U (ja)
JPH0260186A (ja) プリント基板
JPS6236418U (ja)
JPH03261081A (ja) 信号用バイパスピン付き同軸コネクタ
JPS60103863U (ja) プリント板