JP2626287B2 - Ｐｌｏ回路 - Google Patents
Ｐｌｏ回路Info
- Publication number
- JP2626287B2 JP2626287B2 JP3055311A JP5531191A JP2626287B2 JP 2626287 B2 JP2626287 B2 JP 2626287B2 JP 3055311 A JP3055311 A JP 3055311A JP 5531191 A JP5531191 A JP 5531191A JP 2626287 B2 JP2626287 B2 JP 2626287B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- gain
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＰＬＯ回路に関する。
【０００２】
【従来の技術】従来のＰＬＯ回路は、図２に示すよう
に、入力クロック７と出力クロック８との位相差を位相
比較器１で検出し積分回路３で電圧信号に変換して電圧
制御発振器４出力周波数を制御させることにより、入力
クロック７に同期した出力クロック８を得ている。
に、入力クロック７と出力クロック８との位相差を位相
比較器１で検出し積分回路３で電圧信号に変換して電圧
制御発振器４出力周波数を制御させることにより、入力
クロック７に同期した出力クロック８を得ている。
【０００３】
【発明が解決しようとする課題】従来のＰＬＯ回路では
位相比較器１及び積分回路３によって決定される利得Ｋ
1 は一度設定すると変更できず、また電圧制御発振器４
の利得Ｋ4 は経時的に変化するので、Ｋ1 ×Ｋ2 によっ
て定まるＰＬＯ回路のループ利得Ｋが経時的に変化す
る。ＰＬＯ回路のループ利得Ｋは、ＰＬＯ回路の定常位
誤差やジッタカットオフ周波数を決定する要因であるた
め、従来のＰＬＯ回路には、定常位相誤差やジッタカッ
トオフ周波数が経時変化するという問題点がある。
位相比較器１及び積分回路３によって決定される利得Ｋ
1 は一度設定すると変更できず、また電圧制御発振器４
の利得Ｋ4 は経時的に変化するので、Ｋ1 ×Ｋ2 によっ
て定まるＰＬＯ回路のループ利得Ｋが経時的に変化す
る。ＰＬＯ回路のループ利得Ｋは、ＰＬＯ回路の定常位
誤差やジッタカットオフ周波数を決定する要因であるた
め、従来のＰＬＯ回路には、定常位相誤差やジッタカッ
トオフ周波数が経時変化するという問題点がある。
【０００４】
【課題を解決するための手段】本発明のＰＬＯ回路は、
入力クロックおよび出力クロックの位相差を示す電圧信
号を発生する位相比較器と、前記電圧信号を積分する可
変利得積分回路と、該積分信号に応答して出力周波数を
制御する電圧制御発振器と、該電圧制御発振器から発す
る前記出力クロックの周波数を電圧に変換する周波数−
電圧変換器と、該周波数−電圧変換器の出力電圧および
前記積分電圧の電位差を検出するオペアンプとを備え、
前記オペアンプの検出電位差に応じて前記可変利得積分
回路の利得を可変設定する。
入力クロックおよび出力クロックの位相差を示す電圧信
号を発生する位相比較器と、前記電圧信号を積分する可
変利得積分回路と、該積分信号に応答して出力周波数を
制御する電圧制御発振器と、該電圧制御発振器から発す
る前記出力クロックの周波数を電圧に変換する周波数−
電圧変換器と、該周波数−電圧変換器の出力電圧および
前記積分電圧の電位差を検出するオペアンプとを備え、
前記オペアンプの検出電位差に応じて前記可変利得積分
回路の利得を可変設定する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
る。基本的な動作は、図２に示すような従来のＰＬＯ回
路と同様に、入力クロック７と出力クロック８との位相
差を位相比較器１で検出し可変利得積分回路２にて電圧
に変換して電圧制御発振器４の出力周波数を制御して、
入力クロック７と周波数同期した出力クロック８を得る
というものである。
る。基本的な動作は、図２に示すような従来のＰＬＯ回
路と同様に、入力クロック７と出力クロック８との位相
差を位相比較器１で検出し可変利得積分回路２にて電圧
に変換して電圧制御発振器４の出力周波数を制御して、
入力クロック７と周波数同期した出力クロック８を得る
というものである。
【０００７】一方、周波数−電圧（ｆ−Ｖ）変換器５は
出力クロック８の周波数ｆを電圧に変換する。電圧制御
発振器４の制御電圧Ｖ4 とｆ−Ｖ変換器５の出力電圧Ｖ
5 との電位差をオペアンプ６によって検出し、この電位
差に応じて可変利得積分回路２の利得を変化させる。電
圧制御発振器４の出力周波数ｆは、次式（１）で表わさ
れる。
出力クロック８の周波数ｆを電圧に変換する。電圧制御
発振器４の制御電圧Ｖ4 とｆ−Ｖ変換器５の出力電圧Ｖ
5 との電位差をオペアンプ６によって検出し、この電位
差に応じて可変利得積分回路２の利得を変化させる。電
圧制御発振器４の出力周波数ｆは、次式（１）で表わさ
れる。
【０００８】 ｆ＝ｆ0 ＋（Ｖ4 −ＶO ）Ｋ4 ……（１） ただし、ｆ0 は発振中心周波数、Ｖ4 は制御電圧、Ｖ0
は周波数ｆ0 出力時の制御電圧、Ｋ4 は利得を示す。ｆ
−Ｖ変換器５の変換利得Ｋ5 は、電圧制御発振器４の初
期利得Ｋ40の逆数に等しく、すなわちＫ5 ＝１／Ｋ40と
設定しておけば、Ｋ5 ｆ0 ＝Ｖ0 であるから、ｆ−Ｖ変
換器５の出力電圧Ｖ5 は、 Ｖ5 ＝Ｖ0 ＋（ｆ＋ｆ0 ）Ｋ5 ……（２） と表わされる。
は周波数ｆ0 出力時の制御電圧、Ｋ4 は利得を示す。ｆ
−Ｖ変換器５の変換利得Ｋ5 は、電圧制御発振器４の初
期利得Ｋ40の逆数に等しく、すなわちＫ5 ＝１／Ｋ40と
設定しておけば、Ｋ5 ｆ0 ＝Ｖ0 であるから、ｆ−Ｖ変
換器５の出力電圧Ｖ5 は、 Ｖ5 ＝Ｖ0 ＋（ｆ＋ｆ0 ）Ｋ5 ……（２） と表わされる。
【０００９】利得Ｋ4 が初期利得Ｋ40と等しければ、式
（１），（２）から明らかなごとくＶ5 ＝Ｖ4 が成立
し、オペアンプ６の出力電圧がゼロになる。経時変化に
よる利得Ｋ4 が初期利得Ｋ40からずれると、オペアンプ
６の出力電圧がゼロでなくなり、これに応じて可変利得
積分回路２の利得Ｋ2 を可変設定させることにより、ル
ープ利得Ｋの値を、Ｋ4 の変化に対して不変に維持でき
る。
（１），（２）から明らかなごとくＶ5 ＝Ｖ4 が成立
し、オペアンプ６の出力電圧がゼロになる。経時変化に
よる利得Ｋ4 が初期利得Ｋ40からずれると、オペアンプ
６の出力電圧がゼロでなくなり、これに応じて可変利得
積分回路２の利得Ｋ2 を可変設定させることにより、ル
ープ利得Ｋの値を、Ｋ4 の変化に対して不変に維持でき
る。
【００１０】
【発明の効果】以上説明したように本発明は、電圧制御
発振器の利得変化に応じて積分回路の利得を代えること
によって補償し、ループ利得を一定値に維持させること
により、定常位相誤差やジッタカットオフ周波数を一定
に保つことができるという効果を有する。
発振器の利得変化に応じて積分回路の利得を代えること
によって補償し、ループ利得を一定値に維持させること
により、定常位相誤差やジッタカットオフ周波数を一定
に保つことができるという効果を有する。
【図１】本発明の一実施例のブロック図。
【図２】従来のＰＬＯ回路のブロック図。
１ 位相比較器 ２ 可変利得積分回路 ３ 積分回路 ４ 電圧制御発振器 ５ 周波数−電圧（ｆ−Ｖ）変換器 ６ オペアンプ ７ 入力クロック ８ 出力クロック
Claims (2)
- 【請求項１】 入力クロックおよび出力クロックの位相
差を示す電圧信号を発生する位相比較器と、前記電圧信
号を積分する可変利得積分回路と、該積分信号に応答し
て出力周波数を制御する電圧制御発振器と、該電圧制御
発振器から発する前記出力クロックの周波数を電圧に変
換する周波数−電圧変換器と、該周波数−電圧変換器の
出力電圧および前記積分電圧の電位差を検出するオペア
ンプとを備え、前記オペアンプの検出電位差に応じて前
記可変利得積分回路の利得を可変設定することを特徴と
するＰＬＯ回路。 - 【請求項２】 前記周波数−電圧変換器の変換利得を、
前記電圧制御発振器の初期利得の逆数に等しく設定して
ある請求項１記載のＰＬＯ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055311A JP2626287B2 (ja) | 1991-03-20 | 1991-03-20 | Ｐｌｏ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055311A JP2626287B2 (ja) | 1991-03-20 | 1991-03-20 | Ｐｌｏ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291517A JPH04291517A (ja) | 1992-10-15 |
| JP2626287B2 true JP2626287B2 (ja) | 1997-07-02 |
Family
ID=12995019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055311A Expired - Lifetime JP2626287B2 (ja) | 1991-03-20 | 1991-03-20 | Ｐｌｏ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626287B2 (ja) |
-
1991
- 1991-03-20 JP JP3055311A patent/JP2626287B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04291517A (ja) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1084278A (ja) | Ｐｌｌ回路 | |
| JP2626287B2 (ja) | Ｐｌｏ回路 | |
| JPH0993045A (ja) | 位相周波数検出回路 | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| US3582812A (en) | Frequency dividing and multiplying circuits using a sampling technique | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| JPS6015169B2 (ja) | 周波数同期回路 | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS63167503A (ja) | 発振器 | |
| JP3564424B2 (ja) | Ｐｌｌ回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPS623945Y2 (ja) | ||
| JPH09135167A (ja) | 位相同期ループ装置 | |
| JPH05259904A (ja) | 周波数シンセサイザ | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPH0323712Y2 (ja) | ||
| JPH04344713A (ja) | 位相同期回路 | |
| JPH033420A (ja) | Ｐｌｌ回路 | |
| JPH05335942A (ja) | 位相調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970218 |