JPH0323712Y2 - - Google Patents
Info
- Publication number
- JPH0323712Y2 JPH0323712Y2 JP1985004922U JP492285U JPH0323712Y2 JP H0323712 Y2 JPH0323712 Y2 JP H0323712Y2 JP 1985004922 U JP1985004922 U JP 1985004922U JP 492285 U JP492285 U JP 492285U JP H0323712 Y2 JPH0323712 Y2 JP H0323712Y2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- voltage
- locked loop
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- JVTAAEKCZFNVCJ-REOHCLBHSA-N L-lactic acid Chemical compound C[C@H](O)C(O)=O JVTAAEKCZFNVCJ-REOHCLBHSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920001432 poly(L-lactide) Polymers 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は同期回路に係り、特に複数の位相同期
回路結合時の安定化に関する。
回路結合時の安定化に関する。
ターンテーブル装置やコンパクトデイスクプレ
ーヤ等では回転体等に速度の変化のない回転を得
るために基準発振器からの信号をフエーズロツク
ループ（PLL）系を用いて補償する方式が用い
られているが安定に速度を可変し、再生するため
に従来は第３図に示す様なPLLを用いた同期回
路が知られている。該同期回路は第１のPLL系
よりなる可変発振部Ａの発振出力に同期してサー
ボを行なう第２のPLL系Ｂよりなつている。即
ち操作釦等からなる操作装置６で所定の速度ずれ
を指定することにより、プログラマブルカウンタ
５を可変し、位相比較器２に加えて、更に水晶発
振器１の出力を第１の位相比較器２により比較
し、第１の誤差増巾器３をへて、電圧可変発振器
（以下VCOと記す）４をコントロールして、プロ
グラマルカウンタ５へVCO出力を入力すること
で第１のPLL系を構成し、プログラマルカウン
タ５の設定値に対し、直線的に周波数を取り出せ
るようにしていた。この出力ｘに同期するよう同
じく位相サーボなどの位相同期ループを構成した
第２のPLLで同期をとつていた。ここで７は第
２の位相比較器で後述する電圧−周波数変換回路
（以下Ｖ−Ｆと記す）９の出力と位相比較した出
力を第２の誤差増巾器８に加えていた。又破線に
示す様に必要に応じＶ−Ｆ９の電圧を周波数一電
圧変換回路１１を介して第２の誤差増巾器に与え
て補償を行なつていた。
ーヤ等では回転体等に速度の変化のない回転を得
るために基準発振器からの信号をフエーズロツク
ループ（PLL）系を用いて補償する方式が用い
られているが安定に速度を可変し、再生するため
に従来は第３図に示す様なPLLを用いた同期回
路が知られている。該同期回路は第１のPLL系
よりなる可変発振部Ａの発振出力に同期してサー
ボを行なう第２のPLL系Ｂよりなつている。即
ち操作釦等からなる操作装置６で所定の速度ずれ
を指定することにより、プログラマブルカウンタ
５を可変し、位相比較器２に加えて、更に水晶発
振器１の出力を第１の位相比較器２により比較
し、第１の誤差増巾器３をへて、電圧可変発振器
（以下VCOと記す）４をコントロールして、プロ
グラマルカウンタ５へVCO出力を入力すること
で第１のPLL系を構成し、プログラマルカウン
タ５の設定値に対し、直線的に周波数を取り出せ
るようにしていた。この出力ｘに同期するよう同
じく位相サーボなどの位相同期ループを構成した
第２のPLLで同期をとつていた。ここで７は第
２の位相比較器で後述する電圧−周波数変換回路
（以下Ｖ−Ｆと記す）９の出力と位相比較した出
力を第２の誤差増巾器８に加えていた。又破線に
示す様に必要に応じＶ−Ｆ９の電圧を周波数一電
圧変換回路１１を介して第２の誤差増巾器に与え
て補償を行なつていた。
上記した上記構成のPLL系を２個用いた同期
回路に於て例えばターンテーブルを制御する様な
場合にはＶ−Ｆ９はモータにより回転するターン
テーブル周辺にコーテングされたパルスを検出
し、これを電圧に変換しているが、このターンテ
ーブルの時定数の関係から第２のPLLBでは１〜
２％程度のループ引込周波数範囲しかとれない問
題があつた。更にコンパクトデイスクやパルスコ
ード変調等の信号の再生信号から再生クロツクを
作成する第２のPLL系等に於てはドロツプアウ
ト、入力の周波数ゆらぎのため、第２のVCOの
中心周波数を正しくしておく必要がある。このた
め、従来VCO４の出力をデジタルーアナログコ
ンバータ１０に加えてＦ−Ｖ変換して、この電圧
ｙを第２のPLL系の位相比較信号出力である第
２の誤差増巾器８へ加えループを形成し、ゆらぎ
に基づくずれを打消し、常に周波数ｘに対し、中
心で第２のループを引き込ませるようにしてい
た。上述の如く従来構成ではVCO４の出力周波
数を電圧に変換するためのＦ−Ｖを必要とするか
カウンタのセツト値をデジタル−アナログ変換す
るための変換器を必要としているだけでなく、こ
の場合は周波数の逆数に対応し直線から外れて誤
差を生じてその構成が複雑となる欠点があつた。
回路に於て例えばターンテーブルを制御する様な
場合にはＶ−Ｆ９はモータにより回転するターン
テーブル周辺にコーテングされたパルスを検出
し、これを電圧に変換しているが、このターンテ
ーブルの時定数の関係から第２のPLLBでは１〜
２％程度のループ引込周波数範囲しかとれない問
題があつた。更にコンパクトデイスクやパルスコ
ード変調等の信号の再生信号から再生クロツクを
作成する第２のPLL系等に於てはドロツプアウ
ト、入力の周波数ゆらぎのため、第２のVCOの
中心周波数を正しくしておく必要がある。このた
め、従来VCO４の出力をデジタルーアナログコ
ンバータ１０に加えてＦ−Ｖ変換して、この電圧
ｙを第２のPLL系の位相比較信号出力である第
２の誤差増巾器８へ加えループを形成し、ゆらぎ
に基づくずれを打消し、常に周波数ｘに対し、中
心で第２のループを引き込ませるようにしてい
た。上述の如く従来構成ではVCO４の出力周波
数を電圧に変換するためのＦ−Ｖを必要とするか
カウンタのセツト値をデジタル−アナログ変換す
るための変換器を必要としているだけでなく、こ
の場合は周波数の逆数に対応し直線から外れて誤
差を生じてその構成が複雑となる欠点があつた。
本考案は上記欠点に鑑みなされたもので、本考
案の同期回路では上述の様な変換回路を必要とし
ない様にするために補償電圧ｙを得るために第１
のPLLAのVCO４の入力電圧を利用する様にし
たものでその手段は基準になる発振器に同期し周
波数変換する第１の位相同期ループ出力を新たな
基準発振器として位相同期する第２の同期ループ
よりなる同期系において、上記第１の位相同期ル
ープ内の電圧可変発振器入力電圧成分を上記第２
の位相同期ループ内の電圧可変発振器（機械など
を含む）の入力電圧に加えられるようになした同
期回路によつてなされる。
案の同期回路では上述の様な変換回路を必要とし
ない様にするために補償電圧ｙを得るために第１
のPLLAのVCO４の入力電圧を利用する様にし
たものでその手段は基準になる発振器に同期し周
波数変換する第１の位相同期ループ出力を新たな
基準発振器として位相同期する第２の同期ループ
よりなる同期系において、上記第１の位相同期ル
ープ内の電圧可変発振器入力電圧成分を上記第２
の位相同期ループ内の電圧可変発振器（機械など
を含む）の入力電圧に加えられるようになした同
期回路によつてなされる。
以下、本考案の一実施例を第１図及び第２図に
ついて詳記する。第１図は本考案の同期回路の系
統図、第２図は本考案のVCOの特性図を示すも
のである。尚第３図と同一部分には同一符号を付
して重複説明を省略するも、第１のPLL系の
VCO４は第２図に示す様に入力電圧Ｖに対して
VCO４からの出力周波数ｘは比例関係にあり直
線１３で示す様になされる。本考案ではこの関係
を用いて、デジタル−アナログ変換器１０の代り
にOPアンプ等の増巾器１２を用いて、VCO４の
出力からではなくVCO４の入力電圧を増巾器１
２に加えて第２のPLL系の第２の位相比較器７
の出力を補償する。このために増巾器１２の出力
y′を第２の誤差増巾器８に加える様になされる。
上記増巾器は必要な電圧及び増巾度を適宜定めて
出力する様にすればよい。
ついて詳記する。第１図は本考案の同期回路の系
統図、第２図は本考案のVCOの特性図を示すも
のである。尚第３図と同一部分には同一符号を付
して重複説明を省略するも、第１のPLL系の
VCO４は第２図に示す様に入力電圧Ｖに対して
VCO４からの出力周波数ｘは比例関係にあり直
線１３で示す様になされる。本考案ではこの関係
を用いて、デジタル−アナログ変換器１０の代り
にOPアンプ等の増巾器１２を用いて、VCO４の
出力からではなくVCO４の入力電圧を増巾器１
２に加えて第２のPLL系の第２の位相比較器７
の出力を補償する。このために増巾器１２の出力
y′を第２の誤差増巾器８に加える様になされる。
上記増巾器は必要な電圧及び増巾度を適宜定めて
出力する様にすればよい。
本考案は叙上の如く構成したので、デジタル−
アナログ変換器を必要とせず非常に簡単に直線性
の良い補償電圧を得ることが出来て装置が安定化
出来る効果を有し、その実用的効果が大きい。
アナログ変換器を必要とせず非常に簡単に直線性
の良い補償電圧を得ることが出来て装置が安定化
出来る効果を有し、その実用的効果が大きい。
第１図は本考案の同期回路の系統図、第２図は
VCOの入出力関係を示す特性図、第３図は従来
の同期回路の系統図である。 Ａ……第１のPLL系、Ｂ……第２のPLL系、
１……水晶発振器、２……第１の位相比較器、３
……第１の誤差増巾器、４……VCO、５……プ
ログラマカウンタ、６……操作装置、７……第２
の位相比較器、８……第２の誤差増巾器、９……
Ｖ−Ｆ、１０……デジタル−アナログ変換器、１
１……Ｆ−Ｖ、１２……増巾器。
VCOの入出力関係を示す特性図、第３図は従来
の同期回路の系統図である。 Ａ……第１のPLL系、Ｂ……第２のPLL系、
１……水晶発振器、２……第１の位相比較器、３
……第１の誤差増巾器、４……VCO、５……プ
ログラマカウンタ、６……操作装置、７……第２
の位相比較器、８……第２の誤差増巾器、９……
Ｖ−Ｆ、１０……デジタル−アナログ変換器、１
１……Ｆ−Ｖ、１２……増巾器。
Claims (1)
- 基準発振器と、操作装置によつて操作され制御
されるプログラマブルカウンタと、該プログラマ
ブルカウンタの出力と上記基準発振器の出力とを
位相比較する第１の位相比較器と、該第１の位相
比較器の出力を周波数変換する電圧可変発振器
と、該電圧可変発振器の出力周波数を上記プログ
ラマブルカウンタに加えカウントし出力して位相
同期ループを形成した第１の位相同期ループと、
上記電圧可変発振器の出力を新たな基準発振周波
数として入力する第２の位相比較器と、該第２の
位相比較器の出力にさらに上記電圧可変発振器の
入力から増幅器で増幅して制御電圧を加え周波数
に変換する電圧−周波数変換手段と、該電圧−周
波数変換手段の出力周波数を上記第２の位相比較
器に比較入力として加え位相同期ループを形成し
た第２の位相同期ループとを有し上記第１の位相
同期ループに含まれる操作装置により上記第１の
位相同期ループから直流分も含めた制御電圧を上
記第２の位相同期ループに加えて位相同期制御す
るようにしたことを特徴とする同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985004922U JPH0323712Y2 (ja) | 1985-01-18 | 1985-01-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985004922U JPH0323712Y2 (ja) | 1985-01-18 | 1985-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128839U JPS61128839U (ja) | 1986-08-12 |
| JPH0323712Y2 true JPH0323712Y2 (ja) | 1991-05-23 |
Family
ID=30480957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985004922U Expired JPH0323712Y2 (ja) | 1985-01-18 | 1985-01-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0323712Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS544552A (en) * | 1977-06-13 | 1979-01-13 | Nippon Columbia | Pll circuit |
-
1985
- 1985-01-18 JP JP1985004922U patent/JPH0323712Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS544552A (en) * | 1977-06-13 | 1979-01-13 | Nippon Columbia | Pll circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61128839U (ja) | 1986-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714097A3 (en) | Disc player apparatus | |
| US3974428A (en) | Wide range, high accuracy, electronically programmed speed control system | |
| US6121747A (en) | Electric motor controller | |
| JP2581074B2 (ja) | デジタルｐｌｌ回路 | |
| US4004205A (en) | Hybrid servo control system | |
| JPH0323712Y2 (ja) | ||
| US20040196941A1 (en) | Clock recovery circuit capable of automatically adjusting frequency range of VCO | |
| JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
| JPH0734538Y2 (ja) | Ｐｌｌ回路 | |
| JPH0328606Y2 (ja) | ||
| JPS648541B2 (ja) | ||
| JP2626287B2 (ja) | Ｐｌｏ回路 | |
| JPS6015169B2 (ja) | 周波数同期回路 | |
| JPH0390531U (ja) | ||
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| JPS60114441U (ja) | 位相同期式発振回路 | |
| JPS6238325Y2 (ja) | ||
| JPH0478828U (ja) | ||
| JPH0234107B2 (ja) | ||
| JPS6167114A (ja) | デイスク線速度一定制御装置 | |
| JPS60220627A (ja) | 位相同期回路 | |
| JPS6137872B2 (ja) | ||
| JPH01143420A (ja) | 周波数シンセサイザ | |
| JPS60182820A (ja) | フエイズロツクドル−プ回路 | |
| JPH05189878A (ja) | マスタクロック生成装置 |