JP2612769B2 - 文字放送信号のスライス信号制御回路 - Google Patents
文字放送信号のスライス信号制御回路Info
- Publication number
- JP2612769B2 JP2612769B2 JP2035730A JP3573090A JP2612769B2 JP 2612769 B2 JP2612769 B2 JP 2612769B2 JP 2035730 A JP2035730 A JP 2035730A JP 3573090 A JP3573090 A JP 3573090A JP 2612769 B2 JP2612769 B2 JP 2612769B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- error correction
- slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、TVの受信映像信号に重畳された文字放送デ
ータを抜取る場合において、スライス信号を常に最適な
スライスレベルに調整するための文字放送信号のスライ
ス信号制御回路に関するものである。
ータを抜取る場合において、スライス信号を常に最適な
スライスレベルに調整するための文字放送信号のスライ
ス信号制御回路に関するものである。
「従来の技術」 文字放送信号は、TV放送信号の垂直帰線消去期間中
に、画像情報を符号化してディジタル信号の形で多重し
て送信される。受信側では、文字信号を分離抽出して第
４図（ａ）に示すような文字放送信号を得、スライス信
号（SO）でスライスし、第４（ｂ）（ｃ）に示すような
データ信号とクロック信号を再生する。
に、画像情報を符号化してディジタル信号の形で多重し
て送信される。受信側では、文字信号を分離抽出して第
４図（ａ）に示すような文字放送信号を得、スライス信
号（SO）でスライスし、第４（ｂ）（ｃ）に示すような
データ信号とクロック信号を再生する。
「発明が解決しようとする課題」 文字放送の信号は、２値NRZ信号であるから第４図
（ｃ）のようなクロックによりデータをサンプリングし
てデータの再生を行う。この場合、スライス信号が第４
図ａ）の（S0）のように正常なレベルであるとすると、
文字放送信号中に小さなノイズ（N1）（N2）等が含まれ
ていても第４図（ｂ）のように正常なデータ波形が得ら
れる。
（ｃ）のようなクロックによりデータをサンプリングし
てデータの再生を行う。この場合、スライス信号が第４
図ａ）の（S0）のように正常なレベルであるとすると、
文字放送信号中に小さなノイズ（N1）（N2）等が含まれ
ていても第４図（ｂ）のように正常なデータ波形が得ら
れる。
ところが、スライス信号が（S1）のように高すぎる
と、ノイズ（N1）の部分で誤動作し、第４図（ｄ）のよ
うなデータ波形が得られ、そのためクロック信号（第４
図（ｃ））により誤ったデータが得られる。また、スラ
イス信号が（S2）のように低すぎると、同様にノイズ
（N2）により誤動作し、第４図（ｆ）のようなデータ波
形が得られ、そのためクロック信号（第４図（ｃ））よ
りやはり誤ったデータが得られるといった問題があっ
た。
と、ノイズ（N1）の部分で誤動作し、第４図（ｄ）のよ
うなデータ波形が得られ、そのためクロック信号（第４
図（ｃ））により誤ったデータが得られる。また、スラ
イス信号が（S2）のように低すぎると、同様にノイズ
（N2）により誤動作し、第４図（ｆ）のようなデータ波
形が得られ、そのためクロック信号（第４図（ｃ））よ
りやはり誤ったデータが得られるといった問題があっ
た。
本発明は、データパケット中の予め定められたサービ
ス識別信号の中のデータであって１と０の数が等しい規
定の符号が、予め記憶されたデータに対応するときに取
り込まれた誤り訂正回路で１と０と訂正した回数と、０
を１と訂正した回数とのデータを抽出し、これらの回数
の割合に応じてスライス信号のレベルを自動的に調整す
るようにした回路を得ることを目的とするものである。
ス識別信号の中のデータであって１と０の数が等しい規
定の符号が、予め記憶されたデータに対応するときに取
り込まれた誤り訂正回路で１と０と訂正した回数と、０
を１と訂正した回数とのデータを抽出し、これらの回数
の割合に応じてスライス信号のレベルを自動的に調整す
るようにした回路を得ることを目的とするものである。
「課題を解決するための手段」 本発明は上述の目的を達成するため、受信映像信号か
ら分離抽出した文字放送信号をスライス信号にてスライ
スしてデータ信号とクロック信号を再生し、これらの信
号に基づき誤り訂正回路（４）にて情報ビット毎に誤り
を判断し、誤りのある情報ビットを訂正するようにした
回路において、前記誤り訂正回路（４）にて１を０と判
断したときの訂正数に対応した数のパルスを通す第１の
ゲート回路（16）と、誤り訂正回路（４）にて０を１と
判断したときの訂正数に対応した数のパルスを通す第２
のゲート回路（17）と、これら第１、第２のゲート回路
（16）（17）を通る各パルスをカウントするゲート付き
の第１、第２のカウンタ（18）（19）と、これら第１、
第２のカウンタ（18）（19）のカウント数を比較し、そ
の比較出力によりスライス信号のレベルを可変する比較
回路（22）と、誤り訂正回路（４）で訂正されたデータ
パケット中のサービス識別符号のうちの、複数パケット
にわたって積算したときに１と０との割合が等しくなる
規定の符号が、予め記憶したデータと一致したときに、
第1,第２のカウンタ（18）（19）のゲートを開くカウン
タ制御手段とを具備してなることを特徴とするものであ
る。
ら分離抽出した文字放送信号をスライス信号にてスライ
スしてデータ信号とクロック信号を再生し、これらの信
号に基づき誤り訂正回路（４）にて情報ビット毎に誤り
を判断し、誤りのある情報ビットを訂正するようにした
回路において、前記誤り訂正回路（４）にて１を０と判
断したときの訂正数に対応した数のパルスを通す第１の
ゲート回路（16）と、誤り訂正回路（４）にて０を１と
判断したときの訂正数に対応した数のパルスを通す第２
のゲート回路（17）と、これら第１、第２のゲート回路
（16）（17）を通る各パルスをカウントするゲート付き
の第１、第２のカウンタ（18）（19）と、これら第１、
第２のカウンタ（18）（19）のカウント数を比較し、そ
の比較出力によりスライス信号のレベルを可変する比較
回路（22）と、誤り訂正回路（４）で訂正されたデータ
パケット中のサービス識別符号のうちの、複数パケット
にわたって積算したときに１と０との割合が等しくなる
規定の符号が、予め記憶したデータと一致したときに、
第1,第２のカウンタ（18）（19）のゲートを開くカウン
タ制御手段とを具備してなることを特徴とするものであ
る。
「作用」 文字放送信号がスライス信号によってスライスされて
パルス状のデータ信号が抽出され、かつこのデータ信号
に基づいてクロック信号が再生される。これらデータ信
号とクロック信号が誤り訂正回路（４）に入力して情報
ビットに誤りがあるか否かを判断し、誤っているときは
その情報を訂正する。この誤り訂正回路（４）にて１を
０と判断したときの訂正数に対応した数のパルスは、第
１ゲート回路（16）を通って第１のカウンタ（18）でカ
ウントされる。また誤り訂正回路（４）にて０を１と判
断したときの訂正数に対応した数のパルスは、第２ゲー
ト回路（17）を通って第２カウンタ（19）でカウントさ
れる。これら第１、第２のカウンタ（18）（19）のカウ
ント値を比較回路（22）で比較する。この第１、第２の
カウンタ（18）（19）でカウントするのは、誤り訂正回
路（４）で訂正されたデータパケット中のサービス識別
符号（SI）のうちの、複数パケットにわたって積算した
ときに１と０の割合いが等しい規定の符号が予め記憶さ
れたデータに対応するときだけである。例えばサービス
識別符号（SI）の規定の符号として文字放送の第１〜第
４送出モードは、正常時の１と０の割合が等しいので、
このSIと１と０の割合は、長期間で見ると同一数とみる
ことができ、同一数のときは、スライスレベルが正常と
みることができ、この場合、ノイズなどがなければ、第
１、第２のカウンタ（18）（19）のカウント値は等しく
なるはずである。
パルス状のデータ信号が抽出され、かつこのデータ信号
に基づいてクロック信号が再生される。これらデータ信
号とクロック信号が誤り訂正回路（４）に入力して情報
ビットに誤りがあるか否かを判断し、誤っているときは
その情報を訂正する。この誤り訂正回路（４）にて１を
０と判断したときの訂正数に対応した数のパルスは、第
１ゲート回路（16）を通って第１のカウンタ（18）でカ
ウントされる。また誤り訂正回路（４）にて０を１と判
断したときの訂正数に対応した数のパルスは、第２ゲー
ト回路（17）を通って第２カウンタ（19）でカウントさ
れる。これら第１、第２のカウンタ（18）（19）のカウ
ント値を比較回路（22）で比較する。この第１、第２の
カウンタ（18）（19）でカウントするのは、誤り訂正回
路（４）で訂正されたデータパケット中のサービス識別
符号（SI）のうちの、複数パケットにわたって積算した
ときに１と０の割合いが等しい規定の符号が予め記憶さ
れたデータに対応するときだけである。例えばサービス
識別符号（SI）の規定の符号として文字放送の第１〜第
４送出モードは、正常時の１と０の割合が等しいので、
このSIと１と０の割合は、長期間で見ると同一数とみる
ことができ、同一数のときは、スライスレベルが正常と
みることができ、この場合、ノイズなどがなければ、第
１、第２のカウンタ（18）（19）のカウント値は等しく
なるはずである。
しかるに、ノイズなどがのっていれば、第１、第２の
カウンタ（18）（19）のカウント値は等しくならないの
で、このときのデータに基づきスライスレベルを制御す
るものである。具体的には、第１のカウンタ（18）のカ
ウント値が第２のカウンタ（19）のカウント値より大き
ければ、１を０と判断した割合が大きく、スライスレベ
ルが正常値より高いことを意味する。したがって、比較
回路（22）の出力でスライスレベル設定回路（３）のス
ライスレベルを下げる方向に制御する。
カウンタ（18）（19）のカウント値は等しくならないの
で、このときのデータに基づきスライスレベルを制御す
るものである。具体的には、第１のカウンタ（18）のカ
ウント値が第２のカウンタ（19）のカウント値より大き
ければ、１を０と判断した割合が大きく、スライスレベ
ルが正常値より高いことを意味する。したがって、比較
回路（22）の出力でスライスレベル設定回路（３）のス
ライスレベルを下げる方向に制御する。
逆に第１のカウンタ（18）のカウント値が第２のカウ
ンタ（19）のカウント値より小さければ、スライスレベ
ルを上げる方向に制御する。
ンタ（19）のカウント値より小さければ、スライスレベ
ルを上げる方向に制御する。
「実施例」 以下、本発明の一実施例を図面に基づき説明する。
第１図において、文字放送信号の入力端子（１）は、
スライス回路（２）の一方の入力側に結合され、スライ
スレベル設定回路（３）の出力側が前記スライス回路
（２）の他方の入力側に結合されている。
スライス回路（２）の一方の入力側に結合され、スライ
スレベル設定回路（３）の出力側が前記スライス回路
（２）の他方の入力側に結合されている。
このスライス回路（２）の出力側は、データ信号出力
側が直接誤り訂正回路（４）に結合され、クロック信号
出力はクロック再生回路（５）を介して誤り訂正回路
（４）に結合されている。この誤り訂正回路（４）は、
データパケット受信回路（６）、タイミング生成回路
（７）、アドレス生成回路（８）、データ転送回路
（９）、RAM（10）、シンドロームレジスタ（11）、可
変しきい値多数決回路（12）、データレジスタ（13）、
加算回路（14）（15）から構成されている。
側が直接誤り訂正回路（４）に結合され、クロック信号
出力はクロック再生回路（５）を介して誤り訂正回路
（４）に結合されている。この誤り訂正回路（４）は、
データパケット受信回路（６）、タイミング生成回路
（７）、アドレス生成回路（８）、データ転送回路
（９）、RAM（10）、シンドロームレジスタ（11）、可
変しきい値多数決回路（12）、データレジスタ（13）、
加算回路（14）（15）から構成されている。
この誤り訂正回路（４）の前記多数決回路（12）とデ
ータレジスタ（13）には、アンドゲートからなる第１の
ゲート回路（16）と、アンドゲータとインバータからな
る第２のゲート回路（17）が結合され、これらの第１、
第２のゲート回路（16）（17）には、それぞれ第１、第
２のカウンタ（18）（19）、複数データパケットを加算
して平均化する平均化回路（20）（21）を介して比較回
路（22）が結合されている。
ータレジスタ（13）には、アンドゲートからなる第１の
ゲート回路（16）と、アンドゲータとインバータからな
る第２のゲート回路（17）が結合され、これらの第１、
第２のゲート回路（16）（17）には、それぞれ第１、第
２のカウンタ（18）（19）、複数データパケットを加算
して平均化する平均化回路（20）（21）を介して比較回
路（22）が結合されている。
前記RAM（10）には、データパケットのサービス識別
符号の中の１と０との割合が等しい規定の符号が、予め
記憶されたデータのとき前記第１、第２のカウンタ（1
8）（19）のゲートを開くためカウンタ制御手段が接続
されている。
符号の中の１と０との割合が等しい規定の符号が、予め
記憶されたデータのとき前記第１、第２のカウンタ（1
8）（19）のゲートを開くためカウンタ制御手段が接続
されている。
このカウンタ制御手段は、データパケット中のサービ
ス識別符号が規定の符号（例えば文字放送の第１〜第４
送出モードは、32ビットの１と０との割合が16ビットず
つで同一数である。以下SIという）だけをラッチするラ
ッチ回路（23）と、SIの１と０との割合が等しいかどう
かを判断するための基準データを記憶したROM（24）
と、前記ラッチ回路（23）と前記ROM（24）との出力を
比較し、その比較信号を前記第１、第２のカウンタ（1
8）（19）へ出力する比較回路（25）とから構成されて
いる。
ス識別符号が規定の符号（例えば文字放送の第１〜第４
送出モードは、32ビットの１と０との割合が16ビットず
つで同一数である。以下SIという）だけをラッチするラ
ッチ回路（23）と、SIの１と０との割合が等しいかどう
かを判断するための基準データを記憶したROM（24）
と、前記ラッチ回路（23）と前記ROM（24）との出力を
比較し、その比較信号を前記第１、第２のカウンタ（1
8）（19）へ出力する比較回路（25）とから構成されて
いる。
また、前記RAM（10）には、CPU（26）を介して表示装
置（27）に結合されている。さらに前記比較回路（22）
はLPF（28）を介して前記スライスレベル設定回路
（３）に結合されている。
置（27）に結合されている。さらに前記比較回路（22）
はLPF（28）を介して前記スライスレベル設定回路
（３）に結合されている。
以下のような回路構成による作用を説明する。
TV映像信号から文字信号分離回路（図示せず）で第４
図（ａ）に示すような文字放送信号だけが分離されて入
力端子（１）からスライス回路（２）の一方の入力側に
入力する。スライス回路（２）の他方の入力側にはスラ
イス信号が入力する。このスライス信号が第４図（ａ）
のS0、S1またはS2とすると、スライス回路（２）から第
４図（ｂ）、（ｄ）または（ｆ）のようなデータ信号が
出力し、直接誤り訂正回路（４）へ送られるとともに、
クロック再生回路（５）により第４図（ｃ）に示すよう
なクロック信号を再生して誤り訂正回路（４）へ送られ
る。
図（ａ）に示すような文字放送信号だけが分離されて入
力端子（１）からスライス回路（２）の一方の入力側に
入力する。スライス回路（２）の他方の入力側にはスラ
イス信号が入力する。このスライス信号が第４図（ａ）
のS0、S1またはS2とすると、スライス回路（２）から第
４図（ｂ）、（ｄ）または（ｆ）のようなデータ信号が
出力し、直接誤り訂正回路（４）へ送られるとともに、
クロック再生回路（５）により第４図（ｃ）に示すよう
なクロック信号を再生して誤り訂正回路（４）へ送られ
る。
誤り訂正回路（４）では、第２図に示すようなデータ
パケットに誤りがないか否かを判断する。すなわち、シ
ンドロームレジスタ（11）はデータパケットに誤りがな
いときには、多数決回路（12）から０を出力して訂正を
行なわないが、誤りがあるときには１を出力する。
パケットに誤りがないか否かを判断する。すなわち、シ
ンドロームレジスタ（11）はデータパケットに誤りがな
いときには、多数決回路（12）から０を出力して訂正を
行なわないが、誤りがあるときには１を出力する。
多数決回路（12）から１を出力した場合において、デ
ータレジスタ（13）から１を出力した場合には、多数決
回路（12）からの１の出力は第１のゲート回路（16）を
通って出力する。これは１を０と判断したときの出力と
なる。
ータレジスタ（13）から１を出力した場合には、多数決
回路（12）からの１の出力は第１のゲート回路（16）を
通って出力する。これは１を０と判断したときの出力と
なる。
また、多数決回路（12）から１を出力した場合におい
て、データレジスタ（13）から０を出力した場合には、
多数決回路（12）からの１の出力は第２のゲート回路
（17）を通って出力する。これは０を１と判断したとき
の出力となる。
て、データレジスタ（13）から０を出力した場合には、
多数決回路（12）からの１の出力は第２のゲート回路
（17）を通って出力する。これは０を１と判断したとき
の出力となる。
これら第１、第２のゲート回路（16）（17）を通っ
た、多数決回路（12）からの１の出力は、それぞれ第
１、第２のカウンタ（18）（19）へ送られる。このと
き、それぞれのカウンタは、カウンタ制御手段により開
閉が制御される。
た、多数決回路（12）からの１の出力は、それぞれ第
１、第２のカウンタ（18）（19）へ送られる。このと
き、それぞれのカウンタは、カウンタ制御手段により開
閉が制御される。
SIラッチ回路（23）では、第２図に示すようなデータ
パケットのうち、複数パケットの積算で１と０の割合の
等しいSIの第１〜第４送出モードだけを検出して、ROM
（24）で設定されたSIの１と０との割合が等しいかどう
かを判断するための基準データと比較回路（25）で等し
いかどうかを比較する。
パケットのうち、複数パケットの積算で１と０の割合の
等しいSIの第１〜第４送出モードだけを検出して、ROM
（24）で設定されたSIの１と０との割合が等しいかどう
かを判断するための基準データと比較回路（25）で等し
いかどうかを比較する。
このとき使用されるSIのデータは、誤り訂正された後
のデータを用いる。そして、この比較回路（25）からの
出力が現れたときだけ第１、第２のカウンタ（18）（1
9）で第１、第２のゲート回路（16）（17）を通った出
力を取り込みカウントする。すなわち、SIの１と０の割
合が等しい規定の符号のデータがROM（24）の基準のデ
ータに対応したときだけ、第１、第２のゲート回路（1
6）（17）を通った出力を取り込むことによって、信頼
性の高いデータのみをカウントするものである。
のデータを用いる。そして、この比較回路（25）からの
出力が現れたときだけ第１、第２のカウンタ（18）（1
9）で第１、第２のゲート回路（16）（17）を通った出
力を取り込みカウントする。すなわち、SIの１と０の割
合が等しい規定の符号のデータがROM（24）の基準のデ
ータに対応したときだけ、第１、第２のゲート回路（1
6）（17）を通った出力を取り込むことによって、信頼
性の高いデータのみをカウントするものである。
これら第１、第２のカウンタ（18）（19）の出力は、
平均化回路（20）（21）で複数パケット分が平均化され
て比較回路（22）で比較される。この比較回路（22）の
出力が正、すなわち１を０と判断した数の方が０を１と
判断した数より大であればLPF（28）を介してスライス
レベル設定回路（３）のスライスレベルを下げ、逆であ
ればスライスレベルを上げるように制御する。
平均化回路（20）（21）で複数パケット分が平均化され
て比較回路（22）で比較される。この比較回路（22）の
出力が正、すなわち１を０と判断した数の方が０を１と
判断した数より大であればLPF（28）を介してスライス
レベル設定回路（３）のスライスレベルを下げ、逆であ
ればスライスレベルを上げるように制御する。
以下同様にして２回目、３回目とスライスレベルを制
御して次第に正常な値に訂正する。
御して次第に正常な値に訂正する。
ここで、第１回目の訂正時において、 １を０と判断した数をm1 ０を１と判断した数をn1とし、 これらの値m1、n1で訂正された第２回目の訂正後の値を
それぞれ、m2、n2とする。
それぞれ、m2、n2とする。
この場合、 （１）m1−n1＞０及びm2−n2＞０で、かつm1−n1＞m2−
n2なら同一方向へスライスレベルをずらす。
n2なら同一方向へスライスレベルをずらす。
（２）m1−n1＞０及びm2−n2＞０で、かつm1−n1＜m2−
n2なら逆方向へスライスレベルをずらす。
n2なら逆方向へスライスレベルをずらす。
（３）n1−m1＞０及びn2−m2＞０で、かつn1−m1＞n2−
m2なら同一方向へスライスレベルをずらす。
m2なら同一方向へスライスレベルをずらす。
（４）n1−m1＞０及びn2−m2＞０で、かつn1−m1＜n2−
m2なら逆方向へスライスレベルをずらす。
m2なら逆方向へスライスレベルをずらす。
のときそのままとする。
前記実施例では、１を０と判断した数のm1、m2…と、
０を１と判断した数のn1、n2…とをそれぞれ直接カウン
トして両者を比較するようにした、これに限られるもの
ではない。例えば、１を０と判断した数のm1、m2…と、
全訂正数t1、t2…とをカウントし、m1とt1/2、m2とt2/2
…とを比較するようにしてもよい。すなわち、第３図に
示すように、ゲート回路（16）では１を０と判断したパ
ルスを出力して第１のカウンタ（18）でカウントし、ま
た、第３のカウンタ（29）では全訂正数ｔをカウント
し、その値ｔを1/2回路（30）で1/2を求め、t1/2−m1が
正か負かによってスライスレベルを制御するようにして
もよい。
０を１と判断した数のn1、n2…とをそれぞれ直接カウン
トして両者を比較するようにした、これに限られるもの
ではない。例えば、１を０と判断した数のm1、m2…と、
全訂正数t1、t2…とをカウントし、m1とt1/2、m2とt2/2
…とを比較するようにしてもよい。すなわち、第３図に
示すように、ゲート回路（16）では１を０と判断したパ
ルスを出力して第１のカウンタ（18）でカウントし、ま
た、第３のカウンタ（29）では全訂正数ｔをカウント
し、その値ｔを1/2回路（30）で1/2を求め、t1/2−m1が
正か負かによってスライスレベルを制御するようにして
もよい。
この場合、 （１）t1/2−m1＞０及びt2/2−m2＞０で、かつt1/2−m1
＞t2/2−m2なら同一方向へスライスレベルをずらす。
＞t2/2−m2なら同一方向へスライスレベルをずらす。
（２）t1/2−m1＞０及びt2/2−m2＞０で、かつt1/2−m1
＜t2/2−m2なら逆方向へスライスレベルをずらす。
＜t2/2−m2なら逆方向へスライスレベルをずらす。
（３）m1−t1/2＞０及びm2−t2/2＞０で、かつm1−t1/2
＞m2−t2/2なら同一方向へスライスレベルをずらす。
＞m2−t2/2なら同一方向へスライスレベルをずらす。
（４）m1−t1/2＞０及びm2−t2/2＞０で、かつm1−t2/2
＜２−t2/2なら逆方向へスライスレベルをずらす。
＜２−t2/2なら逆方向へスライスレベルをずらす。
のときそのままとする。
「発明の効果」 本発明は上述のような回路構成としたので、スライス
信号を常に最適なレベルに調整できる。また、従来の誤
り訂正回路（４）にゲート回路（16）（17）、カウンタ
（18）（19）、比較回路（22）、カウンタ制御手段など
を付加するだけであり、安価に提供できる。
信号を常に最適なレベルに調整できる。また、従来の誤
り訂正回路（４）にゲート回路（16）（17）、カウンタ
（18）（19）、比較回路（22）、カウンタ制御手段など
を付加するだけであり、安価に提供できる。
さらに、SIの１と０の割合が等しい規定の符号のデー
タ予め設定されたデータに対応したときだけ、第１、第
２のゲート回路（16）（17）を通った出力を取り込むこ
とによって、SIにまで大きな影響を及ぼすようなデータ
は除去し、スライスレベルにより影響を受けたと考えら
れる信頼正の高いデータのみをカウントするので、スラ
イスレベルの制御がより一層正確になる。
タ予め設定されたデータに対応したときだけ、第１、第
２のゲート回路（16）（17）を通った出力を取り込むこ
とによって、SIにまで大きな影響を及ぼすようなデータ
は除去し、スライスレベルにより影響を受けたと考えら
れる信頼正の高いデータのみをカウントするので、スラ
イスレベルの制御がより一層正確になる。
第１図は本発明による文字放送信号のスライス信号制御
回路の一実施例を示すブロック図、第２図はデータパケ
ットの説明図、第３図は本発明の他の実施例を示す要部
のブロック図、第４図は各部波形図である。 （１）……文字放送信号入力端子、（２）……スライス
回路、（３）……スライスレベル設定回路、（４）……
誤り訂正回路、（５）……クロック再生回路、（10）…
…RAM、（11）……シンドロームレジスタ、（12）……
多数決回路、（13）……データレジスタ、（16）……第
１のゲート回路、（17）……第２のゲート回路、（18）
……第１のカウンタ、（19）……第２のカウンタ、（2
0）（21）……平均化回路、（22）……比較回路、（2
3）……SIラッチ回路、（24）……ROM、（25）……比較
回路、（26）……CPU、（27）……表示装置、（29）…
…第３のカウンタ、（30）……1/2回路。
回路の一実施例を示すブロック図、第２図はデータパケ
ットの説明図、第３図は本発明の他の実施例を示す要部
のブロック図、第４図は各部波形図である。 （１）……文字放送信号入力端子、（２）……スライス
回路、（３）……スライスレベル設定回路、（４）……
誤り訂正回路、（５）……クロック再生回路、（10）…
…RAM、（11）……シンドロームレジスタ、（12）……
多数決回路、（13）……データレジスタ、（16）……第
１のゲート回路、（17）……第２のゲート回路、（18）
……第１のカウンタ、（19）……第２のカウンタ、（2
0）（21）……平均化回路、（22）……比較回路、（2
3）……SIラッチ回路、（24）……ROM、（25）……比較
回路、（26）……CPU、（27）……表示装置、（29）…
…第３のカウンタ、（30）……1/2回路。
フロントページの続き (72)発明者 黒田 徹 東京都渋谷区神南２丁目２番１号 日本 放送協会内 (56)参考文献 特開 昭60−10986（ＪＰ，Ａ) 特開 昭62−193441（ＪＰ，Ａ)
Claims (4)
- 【請求項１】受信映像信号から分離抽出した文字放送信
号をスライス信号にてスライスしてデータ信号とクロッ
ク信号を再生し、これらの信号に基づき誤り訂正回路
（４）にて情報ビット毎に誤りを判断し、誤りのある情
報ビットを訂正するようにした回路において、前記誤り
訂正回路（４）にて１を０と判断したときの訂正数に対
応した数のパルスを通す第１のゲート回路（16）と、前
記誤り訂正回路（４）にて０を１と判断したときの訂正
数に対応した数のパルスを通す第２のゲート回路（17）
と、これら第１、第２のゲート回路（16）（17）を通る
各パルスをカウントするゲート付きの第１、第２のカウ
ンタ（18）（19）と、これら第１、第２のカウンタ（1
8）（19）のカウント数を比較し、その比較出力により
前記スライス信号のレベルを可変する比較回路（22）
と、前記誤り訂正回路（４）で訂正されたデータパケッ
ト中のサービス識別符号のうちの、複数パケットにわた
って積算したときに１と０との割合が等しくなる規定の
符号が、予め記憶したデータと一致したときに、前記第
1,第２のカウンタ（18）（19）のゲートを開くカウンタ
制御手段とを具備してなることを特徴とする文字放送信
号のスライス信号制御回路。 - 【請求項２】カウンタ制御手段は、誤り訂正回路（４）
で訂正されたデータパケット中のサービス識別符号のう
ちの、複数パケットにわたって積算したときに１と０と
の割合が等しくなる規定の符号を検出してラッチするラ
ッチ回路（23）と、比較対象となるデータを予め記憶し
たROM（24）と、前記ラッチ回路（23）のラッチデータ
と前記ROM（24）の記憶データとを比較し、その比較信
号を前記第１、第２のカウンタ（18）（19）へ出力する
比較回路（25）とからなる請求項１記載の文字放送信号
のスライス信号制御回路。 - 【請求項３】受信映像信号から分離抽出した文字放送信
号をスライス信号にてスライスしてデータ信号とクロッ
ク信号を再生し、これらの信号に基づき誤り訂正回路
（４）にて情報ビット毎に誤りを判断し、誤りのある情
報ビットを訂正するようにした回路において、前記誤り
訂正回路（４）にて２値のデータの一方のデータを他方
のデータとして判断したときの訂正数に対応した数のパ
ルスを通すゲート回路（16）と、このゲート回路（16）
を通るパルスをカウントするゲート付きの第１のカウン
タ（18）と、前記誤り訂正回路（４）による全訂正数を
カウントするゲート付きの第３のカウンタ（29）と、こ
の第３のカウンタ（29）のカウント数に対する前記第１
のカウンタ（18）のカウント数の割合を比較し、その比
較出力により前記スライス信号のレベルを可変する比較
回路（22）と、前記誤り訂正回路（４）で訂正されたデ
ータパケット中のサービス識別符号のうちの、複数パケ
ットにわたって積算したときに１と０との割合が等しく
なる規定の符号が、予め記憶したデータと一致したとき
に、前記第１、第３のカウンタ（18）（29）のゲートを
開くカウンタ制御手段とを具備してなることを特徴とす
る文字放送信号のスライス信号制御回路。 - 【請求項４】カウンタ制御手段は、誤り訂正回路（４）
で訂正されたデータパケット中のサービス識別符号のう
ちの、複数パケットにわたって積算したときに１と０と
の割合が等しくなる規定の符号を検出してラッチするラ
ッチ回路（23）と、比較対象となるデータを予め記憶し
たROM（24）と、前記ラッチ回路（23）のラッチデータ
と前記ROM（24）の記憶データとを比較し、その比較信
号を前記第１、第３のカウンタ（18）（29）へ出力する
比較回路（25）とからなる請求項３記載の文字放送信号
のスライス信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035730A JP2612769B2 (ja) | 1990-02-16 | 1990-02-16 | 文字放送信号のスライス信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035730A JP2612769B2 (ja) | 1990-02-16 | 1990-02-16 | 文字放送信号のスライス信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03239081A JPH03239081A (ja) | 1991-10-24 |
| JP2612769B2 true JP2612769B2 (ja) | 1997-05-21 |
Family
ID=12449960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035730A Expired - Lifetime JP2612769B2 (ja) | 1990-02-16 | 1990-02-16 | 文字放送信号のスライス信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2612769B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666167A (en) * | 1992-09-15 | 1997-09-09 | Thomson Consumer Electronics, Inc. | Bias control apparatus for a data slicer in an auxiliary video information decoder |
| US7062165B2 (en) * | 2001-12-26 | 2006-06-13 | Nortel Networks Limited | Receiver monitoring and optimization using forward error correction information |
| JP2006121387A (ja) * | 2004-10-21 | 2006-05-11 | Nec Corp | 識別再生方法および識別再生装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010986A (ja) * | 1983-06-30 | 1985-01-21 | Sony Corp | デ−タ取込み回路 |
| JPS62193441A (ja) * | 1986-02-20 | 1987-08-25 | Victor Co Of Japan Ltd | レベル制御装置 |
-
1990
- 1990-02-16 JP JP2035730A patent/JP2612769B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03239081A (ja) | 1991-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| US4271523A (en) | Contention interference detection in data communication receiver | |
| US5020057A (en) | Easy detection of head position of information data via reception processing unit in synchronous multiplex transmission apparatus | |
| JP2612769B2 (ja) | 文字放送信号のスライス信号制御回路 | |
| EP0344751A2 (en) | Code violation detection circuit for use in AMI signal transmission | |
| JPH10511833A (ja) | チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置 | |
| JPH09505192A (ja) | 直列デジタル・データ信号の処理方法 | |
| US6307904B1 (en) | Clock recovery circuit | |
| US5675697A (en) | Signal restoring apparatus in DVCR using two threshold values | |
| JP3263567B2 (ja) | 誤り訂正装置 | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JPH0535661Y2 (ja) | ||
| JP3354452B2 (ja) | 同期再生回路 | |
| JP3209515B2 (ja) | データ送信装置およびデータ通信装置 | |
| US6686854B2 (en) | Method and apparatus for latching data based on a predetermined number of signal line transitions | |
| JPH0152937B2 (ja) | ||
| JPH02280433A (ja) | 制御データ判定回路 | |
| JP3271180B2 (ja) | データ復調装置 | |
| JPS6258197B2 (ja) | ||
| JPH0331018B2 (ja) | ||
| JPS6037678B2 (ja) | 連続符号判別方式 | |
| JP3263568B2 (ja) | 誤り訂正装置 | |
| JP2780503B2 (ja) | パリティチェック検出回路 | |
| JPS6031422B2 (ja) | 画信号補正装置 | |
| JPH04261237A (ja) | データ受信装置 |