JP2608293B2 - アイソレータの製造方法 - Google Patents
アイソレータの製造方法Info
- Publication number
- JP2608293B2 JP2608293B2 JP23492887A JP23492887A JP2608293B2 JP 2608293 B2 JP2608293 B2 JP 2608293B2 JP 23492887 A JP23492887 A JP 23492887A JP 23492887 A JP23492887 A JP 23492887A JP 2608293 B2 JP2608293 B2 JP 2608293B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- ground
- isolator
- ferrite substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 この発明はアイソレータの製造方法に関するもので、
より具体的には電極のアース部への接続方法の改良に関
する。
より具体的には電極のアース部への接続方法の改良に関
する。
《従来の技術》 一般に入力から出力側へのみ信号を伝達し反対方向へ
は伝達させないといった機能を有する非可逆回路素子に
は、その構造上の特徴から導波管型,同軸型,ストリッ
プライン型等があるが、近年は小型かつ比較的容易に特
性の調整を行うことのできるストリップライン型がさか
んに用いられるようになっている。そして、このストリ
ップライン型の一般的構成を第5図に示す。
は伝達させないといった機能を有する非可逆回路素子に
は、その構造上の特徴から導波管型,同軸型,ストリッ
プライン型等があるが、近年は小型かつ比較的容易に特
性の調整を行うことのできるストリップライン型がさか
んに用いられるようになっている。そして、このストリ
ップライン型の一般的構成を第5図に示す。
同図に示すごとくフェライト基板1の略中心部に電極
2が配置されるとともに120度間隔で第1〜第3の分岐
導体(ストリップラインとも称す)3a〜3cが電極2の外
周部から径方向外方に延出形成されている。そして、そ
の第1〜第3の分岐導体3a〜3cの先端部はフェライト基
板1の側縁部まで位置している。また、電極2と同心円
上のフェライト基板1の上下には、磁石4,4を配設して
いる。(上下片方でも可能である)これにより、電極2
と直交する方向に磁界を加え、これにより第1の分岐導
体3aから入力された信号は、その進行方向を一定方向に
曲げられ第2の分岐導体3bから出力される。同様にし
て、第2の分岐導体3bから入力された信号は第3の分岐
導体へ、第3の分岐導体から入力された信号は第1の分
岐導体へそれぞれ出力され、他の分岐導体へは出力され
ないようになっている。
2が配置されるとともに120度間隔で第1〜第3の分岐
導体(ストリップラインとも称す)3a〜3cが電極2の外
周部から径方向外方に延出形成されている。そして、そ
の第1〜第3の分岐導体3a〜3cの先端部はフェライト基
板1の側縁部まで位置している。また、電極2と同心円
上のフェライト基板1の上下には、磁石4,4を配設して
いる。(上下片方でも可能である)これにより、電極2
と直交する方向に磁界を加え、これにより第1の分岐導
体3aから入力された信号は、その進行方向を一定方向に
曲げられ第2の分岐導体3bから出力される。同様にし
て、第2の分岐導体3bから入力された信号は第3の分岐
導体へ、第3の分岐導体から入力された信号は第1の分
岐導体へそれぞれ出力され、他の分岐導体へは出力され
ないようになっている。
そして、例えばアンプ等を他の電気機器に接続する場
合に両者間でのインピーダンスのマッチングがとれてい
ない場合に、アンプからの出力信号が反射して再びアン
プ側に戻ってきてアンプの誤動作並びに破壊等すること
を防止するため、反射波を吸収するような機能を持った
アイソレータと称されるものがある。このアイソレータ
は上記した第5図に示した回路の一つの分岐導体、例え
ば第3の分岐導体3cを抵抗を介してアースに接続するこ
とにより行える。すなわち、アンプの出力を第1の分岐
導体3aに接続するとともに他の回路の入力を第2の分岐
導体3bに接続する。これにより、アンプの出力はそのま
ま他の回路に入力されるが、他の回路から返ってきた反
射波は、第2の分岐導体3bから入力されて、第3の分岐
導体3cへ進み吸収されるのである。
合に両者間でのインピーダンスのマッチングがとれてい
ない場合に、アンプからの出力信号が反射して再びアン
プ側に戻ってきてアンプの誤動作並びに破壊等すること
を防止するため、反射波を吸収するような機能を持った
アイソレータと称されるものがある。このアイソレータ
は上記した第5図に示した回路の一つの分岐導体、例え
ば第3の分岐導体3cを抵抗を介してアースに接続するこ
とにより行える。すなわち、アンプの出力を第1の分岐
導体3aに接続するとともに他の回路の入力を第2の分岐
導体3bに接続する。これにより、アンプの出力はそのま
ま他の回路に入力されるが、他の回路から返ってきた反
射波は、第2の分岐導体3bから入力されて、第3の分岐
導体3cへ進み吸収されるのである。
そして、この第3の分岐導体3cをアースに接続する方
法としては、通常フェライト基板1の裏面側全面に導電
性の膜を蒸着或いはスクリーン印刷など施すことにより
形成してアース部としているため、第3の分岐導体3cの
端部近傍にダミーパターン6を形成し3cとダミーパター
ン6を抵抗を介して接続しダミーパターン6を導電性部
材により接続し、フェライト基板1の側壁部1aをまたぐ
ようにして裏面のアース部に接続することにより行って
いる。具体的には、フェライト基板1の側縁部の所定位
置に刷毛などを用い手作業により導電ペースト5を塗布
することにより行っている(第6図参照)。
法としては、通常フェライト基板1の裏面側全面に導電
性の膜を蒸着或いはスクリーン印刷など施すことにより
形成してアース部としているため、第3の分岐導体3cの
端部近傍にダミーパターン6を形成し3cとダミーパター
ン6を抵抗を介して接続しダミーパターン6を導電性部
材により接続し、フェライト基板1の側壁部1aをまたぐ
ようにして裏面のアース部に接続することにより行って
いる。具体的には、フェライト基板1の側縁部の所定位
置に刷毛などを用い手作業により導電ペースト5を塗布
することにより行っている(第6図参照)。
《発明が解決しようとする問題点》 しかしながら、従来のアースへの接続方法では、アー
スを確実にとるためには、比較的多量の導電ペースト5
を用い、フェライト基板1の側縁部に山盛り状に塗布し
なければならない(第6図参照)。すると、導電ペース
ト5を塗布した部分が他のアース部より突出してしま
い、実際にアイソレータを各種回路に装着する場合に確
実にアースが取れなくなると言う問題を生じる。
スを確実にとるためには、比較的多量の導電ペースト5
を用い、フェライト基板1の側縁部に山盛り状に塗布し
なければならない(第6図参照)。すると、導電ペース
ト5を塗布した部分が他のアース部より突出してしま
い、実際にアイソレータを各種回路に装着する場合に確
実にアースが取れなくなると言う問題を生じる。
すなわち、アイソレータを各種回路に上に装着する場
合に、フェライト基板1の裏面に形成したアース部を各
種回路に設けたアース基板に当接することによりアース
を行うが、導電ペースト5が裏面のアース部より突出し
ているため実際には、各種回路上のアース基板と接触す
るのは導電ペーストの一部のみとなってしまうためであ
る。その結果、雑音等が生じ電気特性に影響を及ぼすと
言う問題を有する。
合に、フェライト基板1の裏面に形成したアース部を各
種回路に設けたアース基板に当接することによりアース
を行うが、導電ペースト5が裏面のアース部より突出し
ているため実際には、各種回路上のアース基板と接触す
るのは導電ペーストの一部のみとなってしまうためであ
る。その結果、雑音等が生じ電気特性に影響を及ぼすと
言う問題を有する。
この発明は上記した問題点に鑑みてなされたもので、
その目的とするところは、アイソレータのアースを確実
にとることのできるアイソレータの製造方法を提供する
にある。
その目的とするところは、アイソレータのアースを確実
にとることのできるアイソレータの製造方法を提供する
にある。
《問題点を解決するための手段》 上記した目的を達成するため、本発明にかかるアイソ
レータの製造方法では、基板の表面に所定の電極パター
ンが形成され、該基板の裏面にアース部が形成されたア
イソレータの製造方法において、該電極パターンを形成
する際に該電極パターンのダミー部を延出させて該基板
の側壁部に第1の連繋電極を形成し、一方、該アース部
を形成する際に該アース部の一部を延出させて該基板の
該側壁部に第2の連繋電極を形成し、かつ、該第1,第2
の連繋電極をその先端部同士において重合接続すること
により、該アース部と該電極パターンとを接続するよう
にした。
レータの製造方法では、基板の表面に所定の電極パター
ンが形成され、該基板の裏面にアース部が形成されたア
イソレータの製造方法において、該電極パターンを形成
する際に該電極パターンのダミー部を延出させて該基板
の側壁部に第1の連繋電極を形成し、一方、該アース部
を形成する際に該アース部の一部を延出させて該基板の
該側壁部に第2の連繋電極を形成し、かつ、該第1,第2
の連繋電極をその先端部同士において重合接続すること
により、該アース部と該電極パターンとを接続するよう
にした。
《作 用》 基板の表面に電極パターンを形成する際に基板の側壁
部に該電極パターンに連繋する第1の連繋電極を形成
し、基板の裏面にアース部を形成する際に基板の側壁部
に該アース部に連繋する第2の連繋電極を形成し、さら
に該第1,第2の連繋電極の先端部が重合するようになっ
ているので、2回の工程で電極パターン,アース部並び
に両者間の接続を確実にとることができる。
部に該電極パターンに連繋する第1の連繋電極を形成
し、基板の裏面にアース部を形成する際に基板の側壁部
に該アース部に連繋する第2の連繋電極を形成し、さら
に該第1,第2の連繋電極の先端部が重合するようになっ
ているので、2回の工程で電極パターン,アース部並び
に両者間の接続を確実にとることができる。
また、アース部が面一になっているので、本発明によ
り製造されたアイソレータを他の各種回路等へ装着する
際に、アイソレータのアース部と各種回路上のアース部
とが面接触する。すなわち、両者間の接続状態を良好に
し、アースが確実になる。
り製造されたアイソレータを他の各種回路等へ装着する
際に、アイソレータのアース部と各種回路上のアース部
とが面接触する。すなわち、両者間の接続状態を良好に
し、アースが確実になる。
《実 施 例》 以下、本発明の好適な実施例について添付図面を参照
にして説明する。
にして説明する。
第1図に示すように、平面略矩形の平板状のフェライ
ト基板10の表面にスクリーン印刷により所定形状の電極
パターンを形成する。具体的には、電極12の外周囲から
第1〜第3の分岐導体14a〜cが径方向外方に向けて120
度間隔で延出配置された電極パターンが形成された第1
のスクリーン16を用い(第2図参照)、この第1のスク
リーン16を介して導電ペーストをフェライト基板10に塗
布することにより電極パターンを形成するようにしてお
り、基本的には従来のものと同一である。
ト基板10の表面にスクリーン印刷により所定形状の電極
パターンを形成する。具体的には、電極12の外周囲から
第1〜第3の分岐導体14a〜cが径方向外方に向けて120
度間隔で延出配置された電極パターンが形成された第1
のスクリーン16を用い(第2図参照)、この第1のスク
リーン16を介して導電ペーストをフェライト基板10に塗
布することにより電極パターンを形成するようにしてお
り、基本的には従来のものと同一である。
そして、本実施例では、スクリーン印刷に用いるスク
リーンが、200〜300メッシュで、ゾル厚が15〜30μm、
電極を構成するペーストの粘度が130〜300kcpの条件の
下で電極を形成した。
リーンが、200〜300メッシュで、ゾル厚が15〜30μm、
電極を構成するペーストの粘度が130〜300kcpの条件の
下で電極を形成した。
ここで本発明では、電極を形成するフェライト基板10
の表側を印刷する際に用いる第1のスクリーン16に形成
した第3の分岐導体14c近傍のダミー部17の先端部をさ
らに延長して、印刷時にフェライト基板10の周縁部より
外方へ突出するようにしている。
の表側を印刷する際に用いる第1のスクリーン16に形成
した第3の分岐導体14c近傍のダミー部17の先端部をさ
らに延長して、印刷時にフェライト基板10の周縁部より
外方へ突出するようにしている。
一方、第3図に示すようにフェライト基板10の裏面側
全面に導電性のペーストを吹き付け、アース部を形成す
るための第2のスクリーン20を、そのパターン形状がフ
ェライト基板10と略同一平面形状からなる矩形部21の一
側縁部に第1の突起部22を一体的に突出した形状にして
いる。そして、この第2のスクーン20に形成した第1の
突起部22と第1のスクーン16に形成した第2の分岐導体
14b近傍ダミー部の第1の延出部17とが、電極形成時に
上下方向に略同一位置になるように配置されている。さ
らに、第1の延出部17と第1の突起部22の突出長は、フ
ェライト基板10の厚さをtとすると、0.4t〜0.6tとし、
かつ、両者の突出長の和がフェライト基板10の厚さtよ
り大きくなるようにしてある。
全面に導電性のペーストを吹き付け、アース部を形成す
るための第2のスクリーン20を、そのパターン形状がフ
ェライト基板10と略同一平面形状からなる矩形部21の一
側縁部に第1の突起部22を一体的に突出した形状にして
いる。そして、この第2のスクーン20に形成した第1の
突起部22と第1のスクーン16に形成した第2の分岐導体
14b近傍ダミー部の第1の延出部17とが、電極形成時に
上下方向に略同一位置になるように配置されている。さ
らに、第1の延出部17と第1の突起部22の突出長は、フ
ェライト基板10の厚さをtとすると、0.4t〜0.6tとし、
かつ、両者の突出長の和がフェライト基板10の厚さtよ
り大きくなるようにしてある。
さらに本実施例では、フェライト基板10の側縁部がテ
ーパ状に面取りが施されている。
ーパ状に面取りが施されている。
次に上記各部品を用いて本発明に係る製造方法の一実
施例について説明すると、まず、電極を形成する導電ペ
ースト噴射装置の噴射口25とフェライト基板10との間に
第1のスクリーン16を配置し(第4図(a)参照)、そ
の状態で導電ペーストをフェライト基板10に対して吹き
付ける。すると、第1のフェライト基板10の表面には第
1のスクリーン16に形成したパターンと同一の電極が塗
布形成される。このとき、第1の延出部17を透過した導
電ペーストは、その下方にフェライト基板10の表面部分
がないため、フェライト基板10の側壁面10aへ回り込み
付着する(第4図(b)参照)。そして、本実施例で
は、フェライト基板10の側縁部に面取りが施されている
ため、スムーズに切断することなく側面に第2の分岐導
体14bに導通する第1の連繋電極26が形成される。
施例について説明すると、まず、電極を形成する導電ペ
ースト噴射装置の噴射口25とフェライト基板10との間に
第1のスクリーン16を配置し(第4図(a)参照)、そ
の状態で導電ペーストをフェライト基板10に対して吹き
付ける。すると、第1のフェライト基板10の表面には第
1のスクリーン16に形成したパターンと同一の電極が塗
布形成される。このとき、第1の延出部17を透過した導
電ペーストは、その下方にフェライト基板10の表面部分
がないため、フェライト基板10の側壁面10aへ回り込み
付着する(第4図(b)参照)。そして、本実施例で
は、フェライト基板10の側縁部に面取りが施されている
ため、スムーズに切断することなく側面に第2の分岐導
体14bに導通する第1の連繋電極26が形成される。
次に、フェライト基板10を裏返して裏面側を噴射口25
に対向させるとともに第1のスクリーン16に変えて第2
のスクリーン20を配置させる。そして、上記と同様に第
2のスクリーン20を介して導電ペーストをフェライト基
板10の裏面に塗布する。すると、第4図(c)に示すよ
うに、導電ペーストはフェライト基板10の裏面全面にわ
たって付着してアース部27を形成するとともに、第2の
スクリーン20の突出部を透過した導電ペーストが、フェ
ライト基板10の側壁部10aに回り込んで付着し、第2の
連繋電極28を形成する。そして、その第2の連繋電極28
の先端部分は上記した第1の連繋電極26の先端部分を被
覆しながら付着する。これにより、第1,第2の連繋電極
26,28は電気的に接続されることになり、第2の分離導
体14bがアース部27に接続される。
に対向させるとともに第1のスクリーン16に変えて第2
のスクリーン20を配置させる。そして、上記と同様に第
2のスクリーン20を介して導電ペーストをフェライト基
板10の裏面に塗布する。すると、第4図(c)に示すよ
うに、導電ペーストはフェライト基板10の裏面全面にわ
たって付着してアース部27を形成するとともに、第2の
スクリーン20の突出部を透過した導電ペーストが、フェ
ライト基板10の側壁部10aに回り込んで付着し、第2の
連繋電極28を形成する。そして、その第2の連繋電極28
の先端部分は上記した第1の連繋電極26の先端部分を被
覆しながら付着する。これにより、第1,第2の連繋電極
26,28は電気的に接続されることになり、第2の分離導
体14bがアース部27に接続される。
そして、この様にして製造したアイソレータを他の各
種回路上に装着すると、フェライト基板10の裏面に形成
したアース部が面一に形成されているため、そのアース
部を各種回路上に装着した際に確実に面接触し、アイソ
レータのアースを確実にとることができる。
種回路上に装着すると、フェライト基板10の裏面に形成
したアース部が面一に形成されているため、そのアース
部を各種回路上に装着した際に確実に面接触し、アイソ
レータのアースを確実にとることができる。
なお、上記実施例では、まず、フェライト基板の表面
に電極パターンを形成した後その裏面にアース部を形成
する製造方法について説明したが、本発明はこれに限る
ことなく逆にアース部を先に製造した後、電極パターン
を製造するようにしても良い。
に電極パターンを形成した後その裏面にアース部を形成
する製造方法について説明したが、本発明はこれに限る
ことなく逆にアース部を先に製造した後、電極パターン
を製造するようにしても良い。
また、アイソレータの電極パターンとしては上記した
実施例にかぎることはなく、用途、使用目的などに合わ
せ任意のものとすることができることはいうまでもな
い。
実施例にかぎることはなく、用途、使用目的などに合わ
せ任意のものとすることができることはいうまでもな
い。
《発明の効果》 以上のように、本発明に係るアイソレータの製造方法
によれば、基板の表面に形成された電極と裏面に形成さ
れたアース部とを比較的容易にかつ確実に接続すること
ができ、アースを確実にとることができる。
によれば、基板の表面に形成された電極と裏面に形成さ
れたアース部とを比較的容易にかつ確実に接続すること
ができ、アースを確実にとることができる。
さらに、アイソレータの電極パターンを印刷する際に
同時にアイソレータの基板の表裏面間を接続(アース)
することができるため、製造工程の簡略化を図ることが
できる。
同時にアイソレータの基板の表裏面間を接続(アース)
することができるため、製造工程の簡略化を図ることが
できる。
しかも、従来のように基板の側周縁部において接続用
の導電ペースト等が盛り上がり凸部を形成することがな
く、基板裏面に形成されたアース部は面一になる。従っ
て、本発明により製造されたアイソレータを他の各種回
路上に装着しようとした場合に、基板の裏面のアース部
と各種回路上に設けられたアース部とが面接触すること
になり、雑音等の生じない確実なアースをとることがで
きる。
の導電ペースト等が盛り上がり凸部を形成することがな
く、基板裏面に形成されたアース部は面一になる。従っ
て、本発明により製造されたアイソレータを他の各種回
路上に装着しようとした場合に、基板の裏面のアース部
と各種回路上に設けられたアース部とが面接触すること
になり、雑音等の生じない確実なアースをとることがで
きる。
第1図は本発明に係る製造方法により製造されたアイソ
レータの一例を示す斜視図、第2図並びに第3図は本発
明を実施する際に用いるスクリーンを示す斜視図、第4
図は本発明の製造工程の一例を示す作用図、第5図,第
6図は従来例を示す図である。 10……フェライト基板、12……電極 14a〜c……分岐電極、16……第1のスクリーン 20……第2のスクリーン 26……第1の連繋電極、27……アース部 28……第2の連繋電極
レータの一例を示す斜視図、第2図並びに第3図は本発
明を実施する際に用いるスクリーンを示す斜視図、第4
図は本発明の製造工程の一例を示す作用図、第5図,第
6図は従来例を示す図である。 10……フェライト基板、12……電極 14a〜c……分岐電極、16……第1のスクリーン 20……第2のスクリーン 26……第1の連繋電極、27……アース部 28……第2の連繋電極
Claims (1)
- 【請求項1】基板の表面に所定の電極パターンが形成さ
れ、該基板の裏面にアース部が形成されたアイソレータ
の製造方法において、該電極パターンを形成する際に該
電極パターンの一部を延出させて該基板の側壁部に第1
の連繋電極を形成し、一方、該アース部を形成する際に
該アース部の一部を延出させて該基板の該側壁部に第2
の連繋電極を形成し、かつ、該第1,第2の連繋電極をそ
の先端部同士において重合接続することにより、該アー
ス部と該電極パターンとを接続するようにしたことを特
徴とするアイソレータの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23492887A JP2608293B2 (ja) | 1987-09-21 | 1987-09-21 | アイソレータの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23492887A JP2608293B2 (ja) | 1987-09-21 | 1987-09-21 | アイソレータの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478504A JPS6478504A (en) | 1989-03-24 |
| JP2608293B2 true JP2608293B2 (ja) | 1997-05-07 |
Family
ID=16978475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23492887A Expired - Fee Related JP2608293B2 (ja) | 1987-09-21 | 1987-09-21 | アイソレータの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2608293B2 (ja) |
-
1987
- 1987-09-21 JP JP23492887A patent/JP2608293B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478504A (en) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3689865A (en) | Connector | |
| JPH1055859A (ja) | シェル付コネクタ | |
| JP2608293B2 (ja) | アイソレータの製造方法 | |
| JP3170030B2 (ja) | 高周波用電子部品の信号線路 | |
| TWI399891B (zh) | 電子裝置 | |
| JP4428765B2 (ja) | モジュラジャック | |
| JPS594189U (ja) | 高周波同軸接続体 | |
| JPS6318881B2 (ja) | ||
| JPS63316901A (ja) | 同軸コネクタ | |
| JPH0426203A (ja) | ヘリカルアンテナ | |
| JPS6314474Y2 (ja) | ||
| JPS59221104A (ja) | マイクロ波回路装置 | |
| JPH06325836A (ja) | 平行ストリップラインケーブルの接続構造 | |
| JPS623921Y2 (ja) | ||
| JP3669280B2 (ja) | 高周波特性測定基板及び高周波特性測定装置 | |
| JPS605607Y2 (ja) | マイクロ波装置 | |
| JP2803595B2 (ja) | 誘電体フィルタ | |
| JPH034124B2 (ja) | ||
| JP4228775B2 (ja) | プリント配線板装置及びプリント配線板装置を備えたブースタ装置 | |
| JPH07183707A (ja) | マイクロ波ic型アイソレータ | |
| JPH01112793A (ja) | 回路基板 | |
| JPS6348145Y2 (ja) | ||
| JPS6079806U (ja) | マイクロ波結合器 | |
| JPH0851305A (ja) | 非可逆回路素子の外部端子 | |
| JPH0626307U (ja) | 分布定数型電磁遅延線 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |