JP2606331B2 - 絶対値加減算方法及びその装置 - Google Patents
絶対値加減算方法及びその装置Info
- Publication number
- JP2606331B2 JP2606331B2 JP63281927A JP28192788A JP2606331B2 JP 2606331 B2 JP2606331 B2 JP 2606331B2 JP 63281927 A JP63281927 A JP 63281927A JP 28192788 A JP28192788 A JP 28192788A JP 2606331 B2 JP2606331 B2 JP 2606331B2
- Authority
- JP
- Japan
- Prior art keywords
- carry
- function
- output
- group
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/544—Indexing scheme relating to group G06F7/544
- G06F2207/5442—Absolute difference
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、桁上げ先見方式を用いた絶対値加減算方法
とその装置に関する。
とその装置に関する。
従来、絶対値加減算方法は、減算を実行する場合は、
二つの入力オペランドのうち一方（便宜上これをＹとす
る）をその２の補数に変換し、他方のオペランドＸと加
算して答Ｄを得る。しかし、もしＸ＜Ｙならば、Ｄは|X
−Y|の２の補数表現となる。したがって、Ｄを絶対値表
現になおすため、Ｄの２の補数を計算する処理が必要と
なる。Ｄの２の補数の計算は、Ｄの各ビットを反転した
と、最下位桁の重みを持った数（便宜上これを１とす
る）とを加えることで実現する。また、加算を高速に実
行するために桁上げ先見方式がしばしば用いられる。
二つの入力オペランドのうち一方（便宜上これをＹとす
る）をその２の補数に変換し、他方のオペランドＸと加
算して答Ｄを得る。しかし、もしＸ＜Ｙならば、Ｄは|X
−Y|の２の補数表現となる。したがって、Ｄを絶対値表
現になおすため、Ｄの２の補数を計算する処理が必要と
なる。Ｄの２の補数の計算は、Ｄの各ビットを反転した
と、最下位桁の重みを持った数（便宜上これを１とす
る）とを加えることで実現する。また、加算を高速に実
行するために桁上げ先見方式がしばしば用いられる。
第４図を参照して、従来型の桁上げ先見方式を用いた
絶対値加減算装置の動作を説明する。説明の便宜上、記
号を排他的論理和演算、記号∧を論理積演算、記号∨
を論理和演算として表現する。
絶対値加減算装置の動作を説明する。説明の便宜上、記
号を排他的論理和演算、記号∧を論理積演算、記号∨
を論理和演算として表現する。
データバス200に絶対値表現の入力オペランドＸが、
データバス201に絶対値表現の入力オペランドＹが供給
される。制御信号210は、実行すべき演算が加算か減算
かを示す。
データバス201に絶対値表現の入力オペランドＹが供給
される。制御信号210は、実行すべき演算が加算か減算
かを示す。
（１）加算実行の場合 １の補数生成器220はＹをそのまま出力するように制
御される。桁上げ発生関数生成器221はＸとＹを入力
し、桁上げ発生関数Ｇを出力する。Ｇの各ビットGiはＸ
の各ビットXiとＹの各ビットYiとからGi＝Xi∧Yiで求め
られる。GiはＸとＹの加算において第ｉ番目のビットで
桁上げが発生するとき真となる。
御される。桁上げ発生関数生成器221はＸとＹを入力
し、桁上げ発生関数Ｇを出力する。Ｇの各ビットGiはＸ
の各ビットXiとＹの各ビットYiとからGi＝Xi∧Yiで求め
られる。GiはＸとＹの加算において第ｉ番目のビットで
桁上げが発生するとき真となる。
桁上げ伝播関数生成器222は、ＸとＹを入力し、桁上
げ伝播関数Ｐを出力する。Ｐの各ビットPiはＸの各ビッ
トXiとＹの各ビットYiとからPi＝XiYiで求められる。
PiはＸとＹの加算において第ｉ番目のビットで桁上げが
伝播するかどうかを示す。
げ伝播関数Ｐを出力する。Ｐの各ビットPiはＸの各ビッ
トXiとＹの各ビットYiとからPi＝XiYiで求められる。
PiはＸとＹの加算において第ｉ番目のビットで桁上げが
伝播するかどうかを示す。
ＧとＰとを用いれば、ＸとＹの加算における各ビット
の桁上げを計算することができる。しかし、そのために
は多くの論理回路が必要で、また入力数の大きい回路が
必要となるので、実際に構成するには困難であり、適当
なビット数のグループに分割して、グループ内およびグ
ループ間の桁上げを先ず計算するという方式がとられ
る。
の桁上げを計算することができる。しかし、そのために
は多くの論理回路が必要で、また入力数の大きい回路が
必要となるので、実際に構成するには困難であり、適当
なビット数のグループに分割して、グループ内およびグ
ループ間の桁上げを先ず計算するという方式がとられ
る。
仮に３ビット毎にグループに分割するとすれば、次の
ようなグループ桁上げ発生関数が定義される。
ようなグループ桁上げ発生関数が定義される。
Gi ＊＝Gi+2∨（Gi+1∧Pi+2）∨（Gi∧Pi+1∧Pi+2） （１） （＝0,3,6,…） Gi ＊は、第ｉビットから第1i＋２ビットまでを一まと
まりのグループとみなし、このグループ内から上位ビッ
ト（第ｉ＋３ビット）への桁上げが発生するとき真とな
る。
まりのグループとみなし、このグループ内から上位ビッ
ト（第ｉ＋３ビット）への桁上げが発生するとき真とな
る。
また、グループ桁上げ伝播関数が次のように定義され
る。
る。
Ｐ＊ ｉ＝Pi∧Pi+1∧Pi+2 （２） （＝0,3,6,…） Pi ＊は、このグループの最下位ビット（第ｉビット）
へ入った桁上げが、そのままグループ内を伝播して、上
位ビット（第ｉ＋３ビット）へ伝わるとき真となる。グ
ループ内のビット数が３以外でも式（１）と式（２）を
拡張すれば、グループ桁上げ発生（伝播）関数は、第４
図のグループ桁上げ発生関数生成器223と、グループ桁
上げ伝播関数生成器224で生成される。
へ入った桁上げが、そのままグループ内を伝播して、上
位ビット（第ｉ＋３ビット）へ伝わるとき真となる。グ
ループ内のビット数が３以外でも式（１）と式（２）を
拡張すれば、グループ桁上げ発生（伝播）関数は、第４
図のグループ桁上げ発生関数生成器223と、グループ桁
上げ伝播関数生成器224で生成される。
和生成器225は、G,P,G＊,P＊を入力し、ＸとＹの和を
出力する。そのためにまず和生成器225は、ＸとＹの加
算における各ビットでの桁上げを桁上げ先見法により計
算する。
出力する。そのためにまず和生成器225は、ＸとＹの加
算における各ビットでの桁上げを桁上げ先見法により計
算する。
例えば、３ビットずつのグループ分割を仮定したと
き、第７ビットでの桁上げC7は、次のように求められ
る。
き、第７ビットでの桁上げC7は、次のように求められ
る。
C7＝G7∨（G6∧P7）∨（G3 ＊∧P6∧P7）∨ （G0 ＊∧P3 ＊∧P6∧P7） …（３） 式（３）において、各項はそれぞれ次の場合を示して
いる。
いる。
第１項…第７ビットで桁上げが発生した場合 第２項…第６ビットで桁上げが発生して、第７ビットを
伝播した場合 第３項…第３〜第５ビットのグループ内で桁上げが発生
して、第６および第７ビットを伝播した場合 第４項…第０〜第２ビットのグループ内で桁上げが発生
して、第３〜第５ビットのグループ内を伝播し、更に第
６および第７ビットを伝播した場合 任意のビットでの桁上げも、同様の考え方で容易に計
算される。
伝播した場合 第３項…第３〜第５ビットのグループ内で桁上げが発生
して、第６および第７ビットを伝播した場合 第４項…第０〜第２ビットのグループ内で桁上げが発生
して、第３〜第５ビットのグループ内を伝播し、更に第
６および第７ビットを伝播した場合 任意のビットでの桁上げも、同様の考え方で容易に計
算される。
和生成器225は、以上のようにして桁上げを計算し、
次に桁上げと桁上げ伝播関数ＰとからＸとＹの和Ｗ（Wi
＝Ci-1Pi）を出力する。２の補数生成器226は、加算
実行時には動作せず、入力の各和ビットをそのまま通
過、出力する。
次に桁上げと桁上げ伝播関数ＰとからＸとＹの和Ｗ（Wi
＝Ci-1Pi）を出力する。２の補数生成器226は、加算
実行時には動作せず、入力の各和ビットをそのまま通
過、出力する。
（２）減算実行の場合 ビット反転器220は、入力Ｙの各ビットを反転したも
の（Ｙの１の補数）を出力する。これをとする。
の（Ｙの１の補数）を出力する。これをとする。
減算は、２の補数による加算、すなわちＸとと１と
を加えることで実現される。１は第０ビット（最下位
桁）への桁上げC-1として処理する。
を加えることで実現される。１は第０ビット（最下位
桁）への桁上げC-1として処理する。
Ｘとの各ビットから桁上げ発生関数Ｇ、桁上げ伝播
関数Ｐが生成され、またＧとＰからグループ桁上げ関数
Ｇ＊、グループ桁上げ伝播関数Ｐ＊が生成されるまで
は、加算実行時と同じである。
関数Ｐが生成され、またＧとＰからグループ桁上げ関数
Ｇ＊、グループ桁上げ伝播関数Ｐ＊が生成されるまで
は、加算実行時と同じである。
Ｇ、Ｐ、Ｇ＊、Ｐ＊からＸとＹの２の補数との加算に
おける桁上げが算出される。この場合、前述のように、
第０ビットへの桁上げC-1＝１を考えなければならな
い。
おける桁上げが算出される。この場合、前述のように、
第０ビットへの桁上げC-1＝１を考えなければならな
い。
例えば、３ビットずつのグループ分割を仮定したと
き、第７ビットでの桁上げC7は次のように求められる。
き、第７ビットでの桁上げC7は次のように求められる。
C7＝G7∨（G6∧P7）∨（G3 ＊∧P6∧P7） ∨（G0 ＊∧P3 ＊∧P6∧P7） ∨（C-1∧P0 ＊∧P3 ＊∧P6∧P7） …（４） 式（４）の第１〜第４項の意味は、式（３）の場合と
同じである。新たに付加した第５項はC-1が第０〜第２
ビットのグループ、第３〜第５ビットのグループを伝播
し、更に第６および第７ビットを伝播した場合を示す。
任意のビットでの桁上げも同様の考え方で計算される。
同じである。新たに付加した第５項はC-1が第０〜第２
ビットのグループ、第３〜第５ビットのグループを伝播
し、更に第６および第７ビットを伝播した場合を示す。
任意のビットでの桁上げも同様の考え方で計算される。
和生成器225は、以上のようにして桁上げを計算し、
次に桁上げと、桁上げ伝播関数Ｐとから、ＸとＹの２の
補数の和を出力する。
次に桁上げと、桁上げ伝播関数Ｐとから、ＸとＹの２の
補数の和を出力する。
２の補数生成器226は、Ｙ≦Ｘの場合には、和生成器2
25の出力をそのまま通過させて出力し、Ｘ＜Ｙの場合に
は、和生成器225の出力の２の補数を生成して出力す
る。すなわち、答の絶対値化が行なわれる。なお、Ｘと
Ｙの大小判定は、ＸとＹの２の補数との加算において、
最上位桁から桁上げが生じればＹ≦Ｘ、桁上げが生じな
ければＸ＜Ｙであることで判定される。また、Ｄの補数
は、和生成器225の出力（Ｓとする）の各ビットを反転
したを加えることで実現される。
25の出力をそのまま通過させて出力し、Ｘ＜Ｙの場合に
は、和生成器225の出力の２の補数を生成して出力す
る。すなわち、答の絶対値化が行なわれる。なお、Ｘと
Ｙの大小判定は、ＸとＹの２の補数との加算において、
最上位桁から桁上げが生じればＹ≦Ｘ、桁上げが生じな
ければＸ＜Ｙであることで判定される。また、Ｄの補数
は、和生成器225の出力（Ｓとする）の各ビットを反転
したを加えることで実現される。
以上述べた従来型の絶対値加減算方法とその装置は、
減算を実行する場合、入力オペランドの大小に応じて演
算結果の絶対値化が必要となるが、この絶対値化処理は
本質的に加算処理であるため、実行に時間がかかり、減
算処理の高速化を妨げるという欠点がある。
減算を実行する場合、入力オペランドの大小に応じて演
算結果の絶対値化が必要となるが、この絶対値化処理は
本質的に加算処理であるため、実行に時間がかかり、減
算処理の高速化を妨げるという欠点がある。
本発明によれば、 「絶対値表現の二つのオペランドＸとＹの加算を実行す
る場合は、第一の桁上げ発生関数Ｇと、第一の桁上げ伝
播関数Ｐと、第一のグループ桁上げ発生関数Ｇ＊と、第
一のグループ桁上げ伝播関数Ｐ＊とを用いて、桁上げ先
見法により結果を求め、 減算を実行する場合は、Ｙの１の補数を生成し、Ｘ
との加算における第二の桁上げ発生関数ｇと、第二の
桁上げ伝播関数ｐと、第二のグループ桁上げ発生関数ｇ
＊と、第二のグループ桁上げ伝播関数ｐ＊とから、Ｘと
Ｙの２の補数との加算における最上位桁からの桁上げCM
を計算し、 CMが１のときは、前記第二の桁上げ発生関数ｇと、前
記第二の桁上げ伝播関数ｐと、前記第二のグループ桁上
げ発生関数ｇ＊と、前記第二のグループ桁上げ伝播関数
ｐ＊とを用いて、ＸとＹの２の補数との和を、桁上げ先
見法によって計算し、 前記最上位桁上げCMが０のときは、各ビットが前記第
二の桁上げ発生関数ｇと前記第二の桁上げ伝播関数ｐの
各ビット毎の論理和の否定で与えられる第三の桁上げ発
生関数g1と、各ビットが前記第二のグループ桁上げ発生
関数ｇ＊と前記第二のグループ桁上げ伝播関数ｐ＊の各
ビット毎の論理和の否定で与えられる第三のグループ桁
上げ発生関数ｇ１＊とを生成し、この第三の桁上げ発生
関数g1と第三のグループ桁上げ発生関数ｇ１＊と前記第
二の桁上げ伝播関数ｐと前記第二のグループ桁上げ伝播
関数ｐ＊からＸの２の補数とＹの和を桁上げ先見法によ
って計算することを特徴とする絶対値加減算方法」 が得られる。
る場合は、第一の桁上げ発生関数Ｇと、第一の桁上げ伝
播関数Ｐと、第一のグループ桁上げ発生関数Ｇ＊と、第
一のグループ桁上げ伝播関数Ｐ＊とを用いて、桁上げ先
見法により結果を求め、 減算を実行する場合は、Ｙの１の補数を生成し、Ｘ
との加算における第二の桁上げ発生関数ｇと、第二の
桁上げ伝播関数ｐと、第二のグループ桁上げ発生関数ｇ
＊と、第二のグループ桁上げ伝播関数ｐ＊とから、Ｘと
Ｙの２の補数との加算における最上位桁からの桁上げCM
を計算し、 CMが１のときは、前記第二の桁上げ発生関数ｇと、前
記第二の桁上げ伝播関数ｐと、前記第二のグループ桁上
げ発生関数ｇ＊と、前記第二のグループ桁上げ伝播関数
ｐ＊とを用いて、ＸとＹの２の補数との和を、桁上げ先
見法によって計算し、 前記最上位桁上げCMが０のときは、各ビットが前記第
二の桁上げ発生関数ｇと前記第二の桁上げ伝播関数ｐの
各ビット毎の論理和の否定で与えられる第三の桁上げ発
生関数g1と、各ビットが前記第二のグループ桁上げ発生
関数ｇ＊と前記第二のグループ桁上げ伝播関数ｐ＊の各
ビット毎の論理和の否定で与えられる第三のグループ桁
上げ発生関数ｇ１＊とを生成し、この第三の桁上げ発生
関数g1と第三のグループ桁上げ発生関数ｇ１＊と前記第
二の桁上げ伝播関数ｐと前記第二のグループ桁上げ伝播
関数ｐ＊からＸの２の補数とＹの和を桁上げ先見法によ
って計算することを特徴とする絶対値加減算方法」 が得られる。
さらに、本発明によれば、 「絶対値表現の第一のオペランドと、第二のオペランド
に対して、実行すべき命令が加算か減算かを区別する制
御信号と、前記第二のオペランドとを入力し、減算命令
時は、前記第二のオペランドの１の補数を出力し、加算
命令時は前記第二のオペランドを出力する１の補数生成
器と、 前記第一のオペランドと前記１の補数生成器の出力と
を入力とし、桁上げ発生関数を出力する桁上げ発生関数
生成器と、 前記第一のオペランドと前記第１の補数生成器の出力
とを入力とし、桁上げ伝播関数を出力する桁上げ伝播関
数生成器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関
数生成器の出力とを入力とし、グループ桁上げ発生関数
を出力するグループ桁上げ発生関数生成器と、 前記桁上げ伝播関数生成器の出力を入力とし、グルー
プ桁上げ伝播関数を出力するグループ桁上げ伝播関数生
成器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関
数生成器の出力と前記グループ桁上げ発生関数生成器の
出力と前記グループ桁上げ伝播関数生成器の出力とを入
力とし、前記第一のオペランドと前記第二のオペランド
の２の補数との加算において最上位桁で発生する桁上げ
を出力する最上位桁上げ先見器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関
数生成器の出力と前記グループ桁上げ発生関数生成器の
出力と前記グループ桁上げ伝播関数生成器の出力と前記
最上位桁上げ先見器の出力と前記制御信号とを入力と
し、加算命令の場合と減算命令で前記最上位桁上げが存
在する場合は、前記桁上げ発生関数生成器の出力と前記
桁上げ伝播関数生成器の出力と前記グループ桁上げ発生
関数生成器の出力と前記グループ桁上げ伝播関数生成器
の出力とをすべてそのまま出力し、減算命令で前記最上
位桁上げが存在しない場合は、前記桁上げ発生関数生成
器の出力である桁上げ発生関数と前記桁上げ伝播生成器
の出力である桁上げ伝播関数の各ビット毎の論理和の否
定、前記グループ桁上げ発生関数生成器の出力であるグ
ループ桁上げ発生関数と前記グループ桁上げ伝播関数生
成器の出力であるグループ桁上げ伝播関数の各ビット毎
の論理和の否定、ならびに前記桁上げ伝播関数生成器の
出力および前記グループ桁上げ伝播関数生成器の出力と
を出力する変換器と、 前記変換器の出力を入力として前記第一のオペランド
と前記第二のオペランドの和または差を出力する和生成
器とを 有することを特徴とする絶対値加減算装置」 が得られる。
に対して、実行すべき命令が加算か減算かを区別する制
御信号と、前記第二のオペランドとを入力し、減算命令
時は、前記第二のオペランドの１の補数を出力し、加算
命令時は前記第二のオペランドを出力する１の補数生成
器と、 前記第一のオペランドと前記１の補数生成器の出力と
を入力とし、桁上げ発生関数を出力する桁上げ発生関数
生成器と、 前記第一のオペランドと前記第１の補数生成器の出力
とを入力とし、桁上げ伝播関数を出力する桁上げ伝播関
数生成器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関
数生成器の出力とを入力とし、グループ桁上げ発生関数
を出力するグループ桁上げ発生関数生成器と、 前記桁上げ伝播関数生成器の出力を入力とし、グルー
プ桁上げ伝播関数を出力するグループ桁上げ伝播関数生
成器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関
数生成器の出力と前記グループ桁上げ発生関数生成器の
出力と前記グループ桁上げ伝播関数生成器の出力とを入
力とし、前記第一のオペランドと前記第二のオペランド
の２の補数との加算において最上位桁で発生する桁上げ
を出力する最上位桁上げ先見器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関
数生成器の出力と前記グループ桁上げ発生関数生成器の
出力と前記グループ桁上げ伝播関数生成器の出力と前記
最上位桁上げ先見器の出力と前記制御信号とを入力と
し、加算命令の場合と減算命令で前記最上位桁上げが存
在する場合は、前記桁上げ発生関数生成器の出力と前記
桁上げ伝播関数生成器の出力と前記グループ桁上げ発生
関数生成器の出力と前記グループ桁上げ伝播関数生成器
の出力とをすべてそのまま出力し、減算命令で前記最上
位桁上げが存在しない場合は、前記桁上げ発生関数生成
器の出力である桁上げ発生関数と前記桁上げ伝播生成器
の出力である桁上げ伝播関数の各ビット毎の論理和の否
定、前記グループ桁上げ発生関数生成器の出力であるグ
ループ桁上げ発生関数と前記グループ桁上げ伝播関数生
成器の出力であるグループ桁上げ伝播関数の各ビット毎
の論理和の否定、ならびに前記桁上げ伝播関数生成器の
出力および前記グループ桁上げ伝播関数生成器の出力と
を出力する変換器と、 前記変換器の出力を入力として前記第一のオペランド
と前記第二のオペランドの和または差を出力する和生成
器とを 有することを特徴とする絶対値加減算装置」 が得られる。
本発明においては、|X−Y|という絶対値減算処理にお
いてまずＸとＹの２の補数との加算を桁上げ先見方式で
行なう場合に必要となる桁上げ関数ｇ、桁上げ伝播関数
ｐ、グループ桁上げ発生関数ｇ＊、グループ桁上げ伝播
関数ｐ＊とを求める。次にｇとｐとｇ＊とｐ＊とを用い
て、ＸとＹの２の補数との加算における最上位桁の桁上
げを算出する。もし、桁上げがあるなら、Ｙ≦Ｘである
から、ｇとｐとｇ＊とｐ＊とを用いてＸとＹの２の補数
の加算の計算を続行する。もし桁上げがないなら、Ｘ＜
Ｙであるから、その場合は、新たに で与えられる桁上げ発生関数gi 1と、グルーフ桁上げ発
生関数gi １＊とを用いて計算を続行する。g1とｇ
１＊は、ＹとＸの２つの補数との加算における桁上げ発
生関数およびグループ桁上げ発生関数となっている。し
たがって、g1とｇ１＊とｐとｐ＊とを用いてＹとＸの２
の補数との加算が計算できる。
いてまずＸとＹの２の補数との加算を桁上げ先見方式で
行なう場合に必要となる桁上げ関数ｇ、桁上げ伝播関数
ｐ、グループ桁上げ発生関数ｇ＊、グループ桁上げ伝播
関数ｐ＊とを求める。次にｇとｐとｇ＊とｐ＊とを用い
て、ＸとＹの２の補数との加算における最上位桁の桁上
げを算出する。もし、桁上げがあるなら、Ｙ≦Ｘである
から、ｇとｐとｇ＊とｐ＊とを用いてＸとＹの２の補数
の加算の計算を続行する。もし桁上げがないなら、Ｘ＜
Ｙであるから、その場合は、新たに で与えられる桁上げ発生関数gi 1と、グルーフ桁上げ発
生関数gi １＊とを用いて計算を続行する。g1とｇ
１＊は、ＹとＸの２つの補数との加算における桁上げ発
生関数およびグループ桁上げ発生関数となっている。し
たがって、g1とｇ１＊とｐとｐ＊とを用いてＹとＸの２
の補数との加算が計算できる。
このように、はじめは、Ｘ−Ｙの計算に用いる（グル
ープ）桁上げ発生（伝播）関数を使ってＸとＹの大小関
係を判断し、それに応じて桁上げ発生関数、グループ桁
上げ発生関数を変換してやり、（大きい数）−（小さい
数）の形で計算を続行する。
ープ）桁上げ発生（伝播）関数を使ってＸとＹの大小関
係を判断し、それに応じて桁上げ発生関数、グループ桁
上げ発生関数を変換してやり、（大きい数）−（小さい
数）の形で計算を続行する。
ＸとＹの大小判断と、関数変換に必要な処理は極くわ
ずかである。したがって、従来のように最後に絶対値化
処理（本質的に加算処理が必要）を行なっていた場合に
比べ、高速な処理が望める。
ずかである。したがって、従来のように最後に絶対値化
処理（本質的に加算処理が必要）を行なっていた場合に
比べ、高速な処理が望める。
次に、本発明の一実施例を示した図面を参照して、本
発明をより詳細に説明する。
発明をより詳細に説明する。
本発明の一実施例のフローチャートを示した第１図を
参照して、本発明の方法を説明する。
参照して、本発明の方法を説明する。
（１）加算実行の場合 二つのオペランドＸとＹとから、桁上げ発生関数Ｇと
桁上げ伝播関数Ｐとが作られる（第１図ａおよびｂ）。
また、ＧとＰとからグループ桁上げ発生関数Ｇ＊とグル
ープ桁上げ伝播関数Ｐ＊とが作られる（第１図ｃ）。
Ｇ、Ｐ、Ｇ＊、Ｐ＊からＸとＹの加算における桁上げが
桁上げ先見法により計算され和ビットが生成される（第
１図ｊ）。Ｇ、Ｐ、Ｇ＊、Ｐ＊、各ビットの桁上げ、和
ビットの算出法は前述のとおりである。
桁上げ伝播関数Ｐとが作られる（第１図ａおよびｂ）。
また、ＧとＰとからグループ桁上げ発生関数Ｇ＊とグル
ープ桁上げ伝播関数Ｐ＊とが作られる（第１図ｃ）。
Ｇ、Ｐ、Ｇ＊、Ｐ＊からＸとＹの加算における桁上げが
桁上げ先見法により計算され和ビットが生成される（第
１図ｊ）。Ｇ、Ｐ、Ｇ＊、Ｐ＊、各ビットの桁上げ、和
ビットの算出法は前述のとおりである。
（２）減算実行の場合 Ｙの１の補数を生成する（第１図ａおよびｄ）。
Ｘとの加算における桁上げ発生関数ｇ、桁上げ伝播
関数ｐが作られる（第１図ｅ）。
関数ｐが作られる（第１図ｅ）。
またｇとｐとから、グループ桁上げ発生関数ｇ＊、グ
ループ桁上げ伝播関数ｐ＊が作られる（第１図ｆ）。
ループ桁上げ伝播関数ｐ＊が作られる（第１図ｆ）。
次に、ｇ、ｐ、ｇ＊、ｐ＊から加算Ｘ＋＋１（すな
わち、ＸとＹの２の補数の加算）における最上位桁上げ
CMを計算する（第１図Ｇ）。CM＝１のときは、Ｙ≦Ｘで
あり、ｇ、ｐ、ｇ＊、ｐ＊をそのまま用いて、全桁の桁
上げ先見し、、差ビットを生成する（第１図ｈおよび
ｊ）。
わち、ＸとＹの２の補数の加算）における最上位桁上げ
CMを計算する（第１図Ｇ）。CM＝１のときは、Ｙ≦Ｘで
あり、ｇ、ｐ、ｇ＊、ｐ＊をそのまま用いて、全桁の桁
上げ先見し、、差ビットを生成する（第１図ｈおよび
ｊ）。
また、CM＝０のときはＸ＜Ｙであり、 を新たな（グループ）桁上げ発生関数として、全桁の桁
上げを先見し、差ビットを生成する（第１図ｈ、ｉおよ
びｊ）。
上げを先見し、差ビットを生成する（第１図ｈ、ｉおよ
びｊ）。
次に、g1とｇ１＊がＸ＜Ｙの場合の（グループ）桁上
げ発生関数となっていることの説明をする。
げ発生関数となっていることの説明をする。
Ｘ−Ｙの計算は、ＸとＹの１の補数（Ｙの各ビットを
反転したもの）であるおよび最下位桁に１を足すこと
で実現できる（式（５））。
反転したもの）であるおよび最下位桁に１を足すこと
で実現できる（式（５））。
Ｘ−Ｙ＝Ｘ＋＋１ …（５） また、Ｙ−Ｘの計算は、Ｘの１の補数とＹ、および
１を足すことで実現される（式（６））。
１を足すことで実現される（式（６））。
Ｙ−Ｘ＝＋Ｙ＋１ …（６） 例としてＸ＝（11000101）２、および＝（1010101
1）２の場合を、第３図を参照して説明する。式（５）
および式（６）の＋１という項は、最下位桁への桁上げ
として処理するので、ここでは考えない。
1）２の場合を、第３図を参照して説明する。式（５）
および式（６）の＋１という項は、最下位桁への桁上げ
として処理するので、ここでは考えない。
第３図でわかるように、Ｘ＋の計算では、第０ビッ
ト（最下位桁）の（1,1）という組合せで桁上げが発生
し、（0,1）という組合せの第１〜第３ビットを伝播
し、第４ビットの（0,0）という組合せで桁上がが吸収
される。また、第７ビットでも桁上げが発生している。
一方、＋Ｙの計算では、第４ビットで桁上げが発生
し、第５〜第６ビットを伝播し、第７ビットで吸収され
る。
ト（最下位桁）の（1,1）という組合せで桁上げが発生
し、（0,1）という組合せの第１〜第３ビットを伝播
し、第４ビットの（0,0）という組合せで桁上がが吸収
される。また、第７ビットでも桁上げが発生している。
一方、＋Ｙの計算では、第４ビットで桁上げが発生
し、第５〜第６ビットを伝播し、第７ビットで吸収され
る。
このように、Ｘ＋と＋Ｙとでは、桁上げの発生と
吸収の関係が逆になっている。ところで、Ｘ＋での桁
上げ発生関数をｇ、桁上げ伝播関数をｐとすると、▲
▼∧▲▼というブール代数式は、第ｉビットで桁
上げが発生せず、かつ下位からの桁上げは上位へ伝播し
ないという事象を示すので、これはすなわちＸとの第
ｉビットがどちらも０であるとき真となる。すなわち、
▲▼∧▲▼は第ｉビットが下位からの桁上げを
吸収するとき真となる。前述のように、Ｘ＋で、桁上
げを吸収する（0,0）という組合せは、＋Ｙでは桁上
げを発生する（1,1）という組合せになる。ド・モルガ
ンの定理により、 であるから、 が＋Ｙでの桁上げ発生関数であることがわかる。
吸収の関係が逆になっている。ところで、Ｘ＋での桁
上げ発生関数をｇ、桁上げ伝播関数をｐとすると、▲
▼∧▲▼というブール代数式は、第ｉビットで桁
上げが発生せず、かつ下位からの桁上げは上位へ伝播し
ないという事象を示すので、これはすなわちＸとの第
ｉビットがどちらも０であるとき真となる。すなわち、
▲▼∧▲▼は第ｉビットが下位からの桁上げを
吸収するとき真となる。前述のように、Ｘ＋で、桁上
げを吸収する（0,0）という組合せは、＋Ｙでは桁上
げを発生する（1,1）という組合せになる。ド・モルガ
ンの定理により、 であるから、 が＋Ｙでの桁上げ発生関数であることがわかる。
桁上げ伝播関数ｐについては、Ｘ＋で（0,1）とい
う組合せの桁は、＋Ｙでも（0,1）という組合せであ
るから変換する必要がない。
う組合せの桁は、＋Ｙでも（0,1）という組合せであ
るから変換する必要がない。
以上の考え方を拡張すれば、 を＋Ｙのグループ桁上げ関数とみなせることがわか
る。
る。
したがって、Ｙ≦Ｘ、Ｘ＜Ｙの場合について、それぞ
れｇ、ｇ＊またはg1、ｇ１＊を（グループ）桁上げ発生
関数とすれば|X−Y|を計算できることがわかる。
れｇ、ｇ＊またはg1、ｇ１＊を（グループ）桁上げ発生
関数とすれば|X−Y|を計算できることがわかる。
次に、本実施例について、第２図を参照して説明す
る。第２図は本発明の装置の基本構成図である。
る。第２図は本発明の装置の基本構成図である。
絶対値表現の入力オペランドＸとＹがデータバス100
と101にそれぞれ供給させる。制御信号113は実行すべき
演算が加算か減算かを示す。
と101にそれぞれ供給させる。制御信号113は実行すべき
演算が加算か減算かを示す。
（１）加算実行の場合 １の補数生成器114は、Ｙをそのまま出力するように
制御される。桁上げ発生関数生成器115は、ＸとＹを入
力し桁上げ発生関数Ｇを出力する。桁上げ伝播関数生成
器116は、ＸとＹを入力し、桁上げ伝播関数Ｐを出力す
る。グループ桁上げ発生関数生成器117は、ＧとＰを入
力し、グループ桁上げ発生関数Ｇ＊を出力する。グルー
プ桁上げ伝播関数生成器118は、Ｐを入力し、グループ
桁上げ伝播関数Ｐ＊を出力する。
制御される。桁上げ発生関数生成器115は、ＸとＹを入
力し桁上げ発生関数Ｇを出力する。桁上げ伝播関数生成
器116は、ＸとＹを入力し、桁上げ伝播関数Ｐを出力す
る。グループ桁上げ発生関数生成器117は、ＧとＰを入
力し、グループ桁上げ発生関数Ｇ＊を出力する。グルー
プ桁上げ伝播関数生成器118は、Ｐを入力し、グループ
桁上げ伝播関数Ｐ＊を出力する。
加算実行時には、最上位桁上げ先見器119は使われな
い。
い。
変換器120は、加算実行時には入力のＧ、Ｐ、Ｇ＊、
Ｐ＊をそのまま和生成器121へ出力する。和生成器121
は、桁上げ先見法でＸとＹの和ビットを計算し出力す
る。
Ｐ＊をそのまま和生成器121へ出力する。和生成器121
は、桁上げ先見法でＸとＹの和ビットを計算し出力す
る。
（２）減算実行時の場合 １の補数生成器114は、Ｙの１の補数を出力するよ
うに制御される。桁上げ発生関数生成器115は、Ｘと
を入力し桁上げ発生関数ｇを出力する。桁上げ伝播関数
生成器116はＸとを入力し桁上げ伝播関数ｐを出力す
る、グループ桁上げ発生関数生成器117はｇとｐを入力
しグループ桁上げ発生関数ｇ＊を出力する。グループ桁
上げ伝播関数生成器118は、ｐを入力しグループ桁上げ
伝播関数ｐ＊を出力する。最上位桁上げ先見器119は、
ｇ、ｐ、ｇ＊、ｐ＊を入力しＸとＹの２の補数の加算に
おける最上位桁の桁上げCMを計算する。CM＝１の場合
は、変換器120は入力のｇ、ｐ、ｇ＊、ｐ＊をそのまま
出力する。CM＝０の場合は、Ｘ＜Ｙであるから、変換器
120はg1、ｇ１＊、ｐ、ｐ＊を出力する。g1とｇ１＊の
生成方法は前述のとおりである。和生成器121は、変換
器120の出力を用いて桁上げ先見法により、ＸとＹの２
の補数の和（Ｙ≦Ｘの場合）、あるいはＸの２の補数と
Ｙの和（Ｘ＜Ｙの場合）を出力する。
うに制御される。桁上げ発生関数生成器115は、Ｘと
を入力し桁上げ発生関数ｇを出力する。桁上げ伝播関数
生成器116はＸとを入力し桁上げ伝播関数ｐを出力す
る、グループ桁上げ発生関数生成器117はｇとｐを入力
しグループ桁上げ発生関数ｇ＊を出力する。グループ桁
上げ伝播関数生成器118は、ｐを入力しグループ桁上げ
伝播関数ｐ＊を出力する。最上位桁上げ先見器119は、
ｇ、ｐ、ｇ＊、ｐ＊を入力しＸとＹの２の補数の加算に
おける最上位桁の桁上げCMを計算する。CM＝１の場合
は、変換器120は入力のｇ、ｐ、ｇ＊、ｐ＊をそのまま
出力する。CM＝０の場合は、Ｘ＜Ｙであるから、変換器
120はg1、ｇ１＊、ｐ、ｐ＊を出力する。g1とｇ１＊の
生成方法は前述のとおりである。和生成器121は、変換
器120の出力を用いて桁上げ先見法により、ＸとＹの２
の補数の和（Ｙ≦Ｘの場合）、あるいはＸの２の補数と
Ｙの和（Ｘ＜Ｙの場合）を出力する。
絶対値減算処理において、従来は答の絶対値化処理の
ために２の補数の計算が必要であった。この計算は本質
的に計算であるので、実行に時間がかかる。
ために２の補数の計算が必要であった。この計算は本質
的に計算であるので、実行に時間がかかる。
本発明によれば、関数変換という処理によって常に二
つの入力の差が出力されるようにしている。変換は簡単
なブール代数式で表わされるものであり、処理時間は極
くわずかである。したがって、従来よりも高速な処理が
可能である。
つの入力の差が出力されるようにしている。変換は簡単
なブール代数式で表わされるものであり、処理時間は極
くわずかである。したがって、従来よりも高速な処理が
可能である。
第１図は本発明の方式を示したフローチャート、第２図
は本発明の実施例を示す基本構成図、第３図はＸ＋と
＋Ｙの桁上げの関係を示す説明図、第４図は従来の絶
対値加減算装置の構成図である。 100〜112,200〜208……データバス、113,210……制御信
号、114,220……１の補数生成器、115,221……桁上げ発
生関数生成器、116,222……桁上げ伝播関数生成器、11
7,223……グループ桁上げ発生関数生成器、118,224……
グループ桁上げ伝播関数生成器、119……最上位桁上げ
先見器、120……変換器、121,225……和生成器、226…
…２の補数生成器。
は本発明の実施例を示す基本構成図、第３図はＸ＋と
＋Ｙの桁上げの関係を示す説明図、第４図は従来の絶
対値加減算装置の構成図である。 100〜112,200〜208……データバス、113,210……制御信
号、114,220……１の補数生成器、115,221……桁上げ発
生関数生成器、116,222……桁上げ伝播関数生成器、11
7,223……グループ桁上げ発生関数生成器、118,224……
グループ桁上げ伝播関数生成器、119……最上位桁上げ
先見器、120……変換器、121,225……和生成器、226…
…２の補数生成器。
Claims (2)
- 【請求項１】絶対値表現の二つのオペランドＸとＹの加
算を実行する場合は、第一の桁上げ発生関数Ｇと、第一
の桁上げ伝播関数Ｐと、第一のグループ桁上げ発生関数
Ｇ＊と、第一のグループ桁上げ伝播関数Ｐ＊とを用い
て、桁上げ先見法により結果を求め、 減算を実行する場合は、Ｙの１の補数を生成し、Ｘと
の加算における第二の桁上げ発生関数ｇと、第二の桁
上げ伝播関数ｐと、第二のグループ桁上げ発生関数ｇ＊
と、第二のグループ桁上げ伝播関数ｐ＊とから、ＸとＹ
の２の補数との加算における最上位桁からの桁上げCMを
計算し、 CMが１のときは、前記第二の桁上げ発生関数ｇと、前記
第二の桁上げ伝播関数ｐと、前記第二のグループ桁上げ
発生関数ｇ＊と、前記第二のグループ桁上げ伝播関数ｐ
＊とを用いて、ＸとＹの２の補数との和を、桁上げ先見
法によって計算し、 前記最上位桁上げCMが０のときは、各ビットが前記第二
の桁上げ発生関数ｇと前記第二の桁上げ伝播関数ｐの各
ビット毎の論理和の否定で与えられる第三の桁上げ発生
関数g1と、各ビットが前記第二のグループ桁上げ発生関
数ｇ＊と前記第二のグループ桁上げ伝播関数ｐ＊の各ビ
ット毎の論理和の否定で与えられる第三のグループ桁上
げ発生関数ｇ１＊とを生成し、この第三の桁上げ発生関
数g1と第三のグループ桁上げ発生関数ｇ１＊と前記第二
の桁上げ伝播関数ｐと前記第二のグループ桁上げ伝播関
数ｐ＊からＸの２の補数とＹの和を桁上げ先見法によっ
て計算することを特徴とする絶対値加減算方法。 - 【請求項２】絶対値表現の第一のオペランドと、第二の
オペランドに対して、実行すべき命令が加算か減算かを
区別する制御信号と、前記第二のオペランドとを入力
し、減算命令時は前記第二のオペランドの１の補数を出
力し、加算命令時は前記第二のオペランドを出力する１
の補数生成器と、 前記第一のオペランドと前記１の補数生成器の出力とを
入力とし、桁上げ発生関数を出力する桁上げ発生関数生
成器と、 前記第一のオペランドと前記第１の補数生成器の出力と
を入力とし、桁上げ伝播関数を出力する桁上げ伝播関数
生成器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関数
生成器の出力とを入力とし、グループ桁上げ発生関数を
出力するグループ桁上げ発生関数生成器と、 前記桁上げ伝播関数生成器の出力を入力とし、グループ
桁上げ伝播関数を出力するグループ桁上げ伝播関数生成
器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関数
生成器の出力と前記グループ桁上げ発生関数生成器の出
力と前記グループ桁上げ伝播関数生成器の出力とを入力
とし、前記第一のオペランドと前記第二のオペランドの
２の補数との加算において最上位桁で発生する桁上げを
出力する最上位桁上げ先見器と、 前記桁上げ発生関数生成器の出力と前記桁上げ伝播関数
生成器の出力と前記グループ桁上げ発生関数生成器の出
力と前記グループ桁上げ伝播関数生成器の出力と前記最
上位桁上げ先見器の出力と前記制御信号とを入力とし、
加算命令の場合と減算命令で前記最上位桁上げが存在す
る場合は、前記桁上げ発生関数生成器の出力と前記桁上
げ伝播関数生成器の出力と前記グループ桁上げ発生関数
生成器の出力と前記グループ桁上げ伝播関数生成器の出
力とをすべてそのまま出力し、減算命令で前記最上位桁
上げが存在しない場合は、前記桁上げ発生関数生成器の
出力である桁上げ発生関数と前記桁上げ伝播関数生成器
の出力である桁上げ伝播関数の各ビット毎の論理和の否
定、前記グループ桁上げ発生関数生成器の出力であるグ
ループ桁上げ発生関数と前記グループ桁上げ伝播関数生
成器の出力であるグループ桁上げ伝播関数の各ビット毎
の論理和の否定、ならびに前記桁上げ伝播関数生成器の
出力および前記グループ桁上げ伝播関数生成器の出力と
を出力する変換器と、 前記変換器の出力を入力として前記第一のオペランドと
前記第二のオペランドの和または差を出力する和生成器
とを 有することを特徴とする絶対値加減算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281927A JP2606331B2 (ja) | 1988-11-07 | 1988-11-07 | 絶対値加減算方法及びその装置 |
| US07/432,829 US5084835A (en) | 1988-11-07 | 1989-11-07 | Method and apparatus for absolute value summation and subtraction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281927A JP2606331B2 (ja) | 1988-11-07 | 1988-11-07 | 絶対値加減算方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02127727A JPH02127727A (ja) | 1990-05-16 |
| JP2606331B2 true JP2606331B2 (ja) | 1997-04-30 |
Family
ID=17645882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63281927A Expired - Lifetime JP2606331B2 (ja) | 1988-11-07 | 1988-11-07 | 絶対値加減算方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5084835A (ja) |
| JP (1) | JP2606331B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0146065B1 (ko) * | 1994-10-18 | 1998-09-15 | 문정환 | 절대값 계산 회로 |
| US5964827A (en) * | 1997-11-17 | 1999-10-12 | International Business Machines Corporation | High-speed binary adder |
| US6990508B1 (en) * | 2001-09-11 | 2006-01-24 | Cypress Semiconductor Corp. | High performance carry chain with reduced macrocell logic and fast carry lookahead |
| US20130297667A1 (en) * | 2012-05-04 | 2013-11-07 | Leslie Imre Sohay | OSBS subtractor Accelerator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3814925A (en) * | 1972-10-30 | 1974-06-04 | Amdahl Corp | Dual output adder and method of addition for concurrently forming the differences a{31 b and b{31 a |
| JPS6225325A (ja) * | 1985-07-25 | 1987-02-03 | Fujitsu Ltd | 絶対値数加減算回路 |
| US4811272A (en) * | 1987-05-15 | 1989-03-07 | Digital Equipment Corporation | Apparatus and method for an extended arithmetic logic unit for expediting selected floating point operations |
-
1988
- 1988-11-07 JP JP63281927A patent/JP2606331B2/ja not_active Expired - Lifetime
-
1989
- 1989-11-07 US US07/432,829 patent/US5084835A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02127727A (ja) | 1990-05-16 |
| US5084835A (en) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0479013B2 (ja) | ||
| JPH0431412B2 (ja) | ||
| US5122982A (en) | Carry generation method and apparatus | |
| JP2001005643A (ja) | 累乗演算装置 | |
| JP2606331B2 (ja) | 絶対値加減算方法及びその装置 | |
| US9448767B2 (en) | Three-term predictive adder and/or subtracter | |
| Stelling et al. | Implementing multiply-accumulate operation in multiplication time | |
| JPH0651953A (ja) | 加算器 | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| JPH09222991A (ja) | 加算方法および加算器 | |
| JPH0464091B2 (ja) | ||
| Lindkvist et al. | Techniques for fast CMOS-based conditional sum adders | |
| Herrfeld et al. | Ternary multiplication circuits using 4-input adder cells and carry look-ahead | |
| KR950015180B1 (ko) | 고속연산형 가산기 | |
| JP2681968B2 (ja) | 演算処理装置 | |
| JP2765516B2 (ja) | 積和演算器 | |
| EP0296344A2 (en) | Parallel adder having removed dependencies | |
| KR100196520B1 (ko) | 면적 개선을 위한 2의보수 변환 장치 | |
| JP3106525B2 (ja) | 加算方式及びその回路 | |
| Thomas et al. | Modified Diminished-1 Modulo 2^ n+ 1 Adder Design | |
| Krishnan et al. | High Performance Reverse Converter Design Using Modified Brent-Kung EAC Adder | |
| JPH0528407B2 (ja) | ||
| JP2711487B2 (ja) | 固定データ加減算回路 | |
| Krishnamoorthy | A Novel Domino Logic Design for Embedded Application | |
| CN120428952A (zh) | 一种可重构模乘器实现电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |