JP2604905B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2604905B2 JP2604905B2 JP2336257A JP33625790A JP2604905B2 JP 2604905 B2 JP2604905 B2 JP 2604905B2 JP 2336257 A JP2336257 A JP 2336257A JP 33625790 A JP33625790 A JP 33625790A JP 2604905 B2 JP2604905 B2 JP 2604905B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- light receiving
- coupled device
- electrode
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 45
- 238000012546 transfer Methods 0.000 claims description 144
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000001444 catalytic combustion detection Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は固体撮像装置に関し、特に、電荷結合素子
（Charge Coupled Device;以下、CCDと称す）の電荷
入力手段の構造に関するものである。
（Charge Coupled Device;以下、CCDと称す）の電荷
入力手段の構造に関するものである。
一般にリニアイメージセンサでは一次元に配置された
複数の受光素子の信号電荷を一本のCCDを用いて読み出
す方式が採用されている。近年、高解像度化の要求が強
まり、それに伴って受光素子数も増大する傾向にある。
しかしながら、受光素子数が増大するとCCDの段数が増
え、全転送効率の悪化や、データレートの高速化等の問
題があり、それを解決する一つの方法として第10図に示
すような中央部で受光素子を分け、直列に配置された２
本のCCDで信号を読み出す方法が考えられている。
複数の受光素子の信号電荷を一本のCCDを用いて読み出
す方式が採用されている。近年、高解像度化の要求が強
まり、それに伴って受光素子数も増大する傾向にある。
しかしながら、受光素子数が増大するとCCDの段数が増
え、全転送効率の悪化や、データレートの高速化等の問
題があり、それを解決する一つの方法として第10図に示
すような中央部で受光素子を分け、直列に配置された２
本のCCDで信号を読み出す方法が考えられている。
第10図において、３は半導体基板であり、その半導体
基板３上には光電変換部を構成する複数のフォトダイオ
ード（受光素子）４が１列に配列して形成されており、
このフォトダイオード４の配列と平行に２本のCCD5が形
成されている。また、それぞれのフォトダイオード４と
CCD5の電荷転送部との間には個別にトランスファゲート
６が形成され、フォトダイオード４に蓄積された信号電
荷をトランスファゲート６のオン動作でCCD5に移すよう
にしている。また、CCD5の終端には出力増幅器７が形成
され、CCD部５によって転送されてきた信号電荷を出力
増幅器７で増幅して固体撮像素子チップ１の外部に出力
するようにしている。また２はCCD5の初段部に設けられ
た電荷入力手段で、電気的に電荷をCCDに注入できるよ
うにしてある。この電荷入力手段２は、撮像モード時以
外の時に、外部からCCD5に電気的に電荷を注入し、CCD
5,出力増幅器７を電気的にチエックし、それらの校正を
行ったり、またあるいはCCD5の製造段階で、CCD5を構成
する各転送電極のテストを行うためのものである。
基板３上には光電変換部を構成する複数のフォトダイオ
ード（受光素子）４が１列に配列して形成されており、
このフォトダイオード４の配列と平行に２本のCCD5が形
成されている。また、それぞれのフォトダイオード４と
CCD5の電荷転送部との間には個別にトランスファゲート
６が形成され、フォトダイオード４に蓄積された信号電
荷をトランスファゲート６のオン動作でCCD5に移すよう
にしている。また、CCD5の終端には出力増幅器７が形成
され、CCD部５によって転送されてきた信号電荷を出力
増幅器７で増幅して固体撮像素子チップ１の外部に出力
するようにしている。また２はCCD5の初段部に設けられ
た電荷入力手段で、電気的に電荷をCCDに注入できるよ
うにしてある。この電荷入力手段２は、撮像モード時以
外の時に、外部からCCD5に電気的に電荷を注入し、CCD
5,出力増幅器７を電気的にチエックし、それらの校正を
行ったり、またあるいはCCD5の製造段階で、CCD5を構成
する各転送電極のテストを行うためのものである。
また、第11図は、電荷入力手段２の構造を詳細に示す
図で、10は電荷入力端子、8,9は電荷入力端子10から入
力される電荷量を制御するための電荷入力制御ゲート、
11,12はCCD5の転送電極である。
図で、10は電荷入力端子、8,9は電荷入力端子10から入
力される電荷量を制御するための電荷入力制御ゲート、
11,12はCCD5の転送電極である。
次に電荷入力モード時の動作について図を用いて説明
する。
する。
第12図（ａ）は電荷入力モード時の第11図のＣ−Ｃ′
部における断面図とそのポテンシャルを、また、同図
（ｂ）は各端子に入力される信号の波形を示している。
部における断面図とそのポテンシャルを、また、同図
（ｂ）は各端子に入力される信号の波形を示している。
電荷入力端子10,及び転送電極11,12の信号入力端子に
はそれぞれクロックパルスI,Φ1,Φ２が入力され、電荷
入力制御ゲート8,9の信号入力端子には直流電圧VGIL,VG
IHが印加される。
はそれぞれクロックパルスI,Φ1,Φ２が入力され、電荷
入力制御ゲート8,9の信号入力端子には直流電圧VGIL,VG
IHが印加される。
まず、時刻t1には、電荷入力端子10,転送電極12は高
レベル、転送電極11は低レベルに設定されている。
レベル、転送電極11は低レベルに設定されている。
時刻t1からt2になると、電荷入力端子10の入力信号Ｉ
が高レベルから低レベルに変化し、電荷入力端子10から
電荷が入力制御ゲート8,9下のポテンシャル井戸に流入
し、さらに時刻t3になると、電荷入力端子10は再び高レ
ベルとなり、入力電荷（Q0）は入力制御ゲート９下のポ
テンシャル井戸に蓄積される。
が高レベルから低レベルに変化し、電荷入力端子10から
電荷が入力制御ゲート8,9下のポテンシャル井戸に流入
し、さらに時刻t3になると、電荷入力端子10は再び高レ
ベルとなり、入力電荷（Q0）は入力制御ゲート９下のポ
テンシャル井戸に蓄積される。
次に時刻t4になると、Φ１に“H"、Φ２に“L"が印加
され、転送電極11が高レベル、転送電極12が低レベルと
なり、計量された電荷（Q0）はCCD転送電荷下のポテン
シャル井戸内に流入する。
され、転送電極11が高レベル、転送電極12が低レベルと
なり、計量された電荷（Q0）はCCD転送電荷下のポテン
シャル井戸内に流入する。
次に撮像モード時の場合について説明する。
第13図（ａ）は撮像モード時の第11図のＣ−Ｃ′部の
断面におけるポテンシャルを、同図（ｂ）は各端子に入
力される信号波形を示している。
断面におけるポテンシャルを、同図（ｂ）は各端子に入
力される信号波形を示している。
転送電極11,12の信号入力端子にそれぞれクロックパ
ルスΦ1,Φ２を入力し、電荷入力制御ゲート8,9の信号
入力端子には直流電圧VGIL,VGIHを印加する。
ルスΦ1,Φ２を入力し、電荷入力制御ゲート8,9の信号
入力端子には直流電圧VGIL,VGIHを印加する。
時刻t1とt2との間にトランスファゲート（TG）６が開
き、受光素子４−1,4−２で検出された信号電荷Q1,Q2は
それぞれ対応する転送電極11下のポテンシャル井戸内に
転送される。
き、受光素子４−1,4−２で検出された信号電荷Q1,Q2は
それぞれ対応する転送電極11下のポテンシャル井戸内に
転送される。
その後、時刻t3で転送電極11の信号Φ１を“H"レベ
ル、転送電極12の信号Φ２を“L"レベルとし、信号電荷
Q1,Q2を次段の転送電極12下のポテンシャル井戸内に転
送する。その後、この繰返しにより信号電荷をクロック
パルスに同期させて順次転送していく。
ル、転送電極12の信号Φ２を“L"レベルとし、信号電荷
Q1,Q2を次段の転送電極12下のポテンシャル井戸内に転
送する。その後、この繰返しにより信号電荷をクロック
パルスに同期させて順次転送していく。
従来のリニアイメージセンサの電荷入力部２は以上の
ように構成されていたので、電荷入力部２の受光素子４
の配列ピッチが他の部分より大きくなるという問題があ
った。
ように構成されていたので、電荷入力部２の受光素子４
の配列ピッチが他の部分より大きくなるという問題があ
った。
即ち、例えば、転送電極11,12の幅を８μｍとして、
隣接する受光素子（例えば４−１と42）の間隔（図中、
l1）を16μｍと設計した場合、電荷入力部２の受光素子
４−１同士の間隔（図中、l2）は、電荷入力端子の幅を
４μm,電荷入力制御ゲート8,9の幅をそれぞれ３μm,5μ
ｍとした場合、31μｍ必要であった。
隣接する受光素子（例えば４−１と42）の間隔（図中、
l1）を16μｍと設計した場合、電荷入力部２の受光素子
４−１同士の間隔（図中、l2）は、電荷入力端子の幅を
４μm,電荷入力制御ゲート8,9の幅をそれぞれ３μm,5μ
ｍとした場合、31μｍ必要であった。
このように電荷入力部２のスペースが大きく、この部
分での受光素子の配列ピッチが大きくなると、電荷入力
部２で解像度が大幅に低下し、素子内で均一な解像度を
得ることはできなかった。
分での受光素子の配列ピッチが大きくなると、電荷入力
部２で解像度が大幅に低下し、素子内で均一な解像度を
得ることはできなかった。
この発明は上記のような問題点を解消するためになさ
れたもので、CCDの初段部に電荷入力部を設けた場合
に、CCDの電荷入力部に対応する受光素子の配列ピッチ
が他の部分と同じである固体撮像装置を得ることを目的
とする。
れたもので、CCDの初段部に電荷入力部を設けた場合
に、CCDの電荷入力部に対応する受光素子の配列ピッチ
が他の部分と同じである固体撮像装置を得ることを目的
とする。
また、さらにこの発明によれば、CCDの初段部に電荷
入力部を設けた場合に、CCDの電荷入力部に対応する受
光素子の配列ピッチを他の部分と同等にでき、しかも電
荷入力モード時に高精度のバイアス電源を用いてこれを
駆動できる固体撮像装置を得ることを目的とする。
入力部を設けた場合に、CCDの電荷入力部に対応する受
光素子の配列ピッチを他の部分と同等にでき、しかも電
荷入力モード時に高精度のバイアス電源を用いてこれを
駆動できる固体撮像装置を得ることを目的とする。
この発明に係る固体撮像装置は、半導体基板と、該半
導体基板の一主面に所定のピッチで列状に配設された複
数の受光素子と、該列状の受光素子の側方に該受光素子
の各々にその一端が接するようそれぞれ配設された、該
受光素子で検出した信号電荷の読出しを制御するための
トランスファゲートと、前記列状の受光素子の始端から
２番目以降に位置する受光素子に対応するトランスファ
ゲートの他端にそれぞれ接し，かつ前記受光素子の配置
方向に沿って直列に相互に接するよう配設された、前記
トランスファゲートのオン動作により前記受光素子の信
号電荷を読出しこれを次段に転送するための複数の電荷
転送部を有する電荷結合素子と、該電荷結合素子の延長
上に順次相互に接するよう配設された，入力電荷量を制
御するための第1,第２の電極、及び該第１の電極に接す
るよう配設された，外部から電荷を入力するための電荷
入力源で構成され、該第２の電極が前記電荷結合素子の
初段の電荷転送部，及び前記列状の受光素子の始端に位
置する受光素子に対応するトランスファゲートの他端に
それぞれ接するよう配置され、かつ該第２の電極が前記
トランスファゲートのオン動作により前記受光素子の信
号電荷を読出しこれを前記電荷結合素子に転送するため
のものである電荷入力手段とを備えたものである。
導体基板の一主面に所定のピッチで列状に配設された複
数の受光素子と、該列状の受光素子の側方に該受光素子
の各々にその一端が接するようそれぞれ配設された、該
受光素子で検出した信号電荷の読出しを制御するための
トランスファゲートと、前記列状の受光素子の始端から
２番目以降に位置する受光素子に対応するトランスファ
ゲートの他端にそれぞれ接し，かつ前記受光素子の配置
方向に沿って直列に相互に接するよう配設された、前記
トランスファゲートのオン動作により前記受光素子の信
号電荷を読出しこれを次段に転送するための複数の電荷
転送部を有する電荷結合素子と、該電荷結合素子の延長
上に順次相互に接するよう配設された，入力電荷量を制
御するための第1,第２の電極、及び該第１の電極に接す
るよう配設された，外部から電荷を入力するための電荷
入力源で構成され、該第２の電極が前記電荷結合素子の
初段の電荷転送部，及び前記列状の受光素子の始端に位
置する受光素子に対応するトランスファゲートの他端に
それぞれ接するよう配置され、かつ該第２の電極が前記
トランスファゲートのオン動作により前記受光素子の信
号電荷を読出しこれを前記電荷結合素子に転送するため
のものである電荷入力手段とを備えたものである。
また、この発明に係る固体撮像装置は、半導体基板
と、該半導体基板の一主面に複数の列をなすよう配設さ
れた複数の受光素子と、該各列の受光素子の側方に該受
光素子の各々にその一端が接するようそれぞれ配設され
た、該受光素子で検出した信号電荷の読出しを制御する
ためのトランスファゲートと、前記各列の各受光素子に
対応するトランスファゲートの他端にそれぞれ接し，か
つ前記各列の受光素子の配置方向に沿って直列に相互に
接するよう配設され、前記トランスファゲートのオン動
作により前記受光素子の信号電荷を読出しこれを次段に
転送するための複数の電荷転送部を有する複数の第１の
電荷結合素子と、前記受光素子の列の最初から２番目以
降の列に対応する第１の電荷結合素子の最終段の電荷転
送部にそれぞれ接し，かつ前記第１の電荷結合素子の配
列方向に直列に相互に接するよう配設された、前記第１
の電荷結合素子の信号電荷を受け取りこれを次段に転送
するための複数の電荷転送部を有する第２の電荷結合素
子と、該第２の電荷結合素子の延長上に順次相互に接す
るよう配設された，入力電荷量を制御するための第1,第
２の電極、及び該第１の電極に接するよう配設された，
外部から電荷を入力するための電荷入力源で構成され、
該第２の電極が前記第２の電荷結合素子の初段の電荷転
送部，及び前記受光素子の列の最初の列に対応する第１
の電荷結合素子の最終段の電荷転送部にそれぞれ接する
よう配置され、かつ該第２の電極が前記第１の電荷結合
素子の信号電荷を受け取りこれを前記第２の電荷結合素
子に転送するためのものである電荷入力手段とを備えた
ものである。
と、該半導体基板の一主面に複数の列をなすよう配設さ
れた複数の受光素子と、該各列の受光素子の側方に該受
光素子の各々にその一端が接するようそれぞれ配設され
た、該受光素子で検出した信号電荷の読出しを制御する
ためのトランスファゲートと、前記各列の各受光素子に
対応するトランスファゲートの他端にそれぞれ接し，か
つ前記各列の受光素子の配置方向に沿って直列に相互に
接するよう配設され、前記トランスファゲートのオン動
作により前記受光素子の信号電荷を読出しこれを次段に
転送するための複数の電荷転送部を有する複数の第１の
電荷結合素子と、前記受光素子の列の最初から２番目以
降の列に対応する第１の電荷結合素子の最終段の電荷転
送部にそれぞれ接し，かつ前記第１の電荷結合素子の配
列方向に直列に相互に接するよう配設された、前記第１
の電荷結合素子の信号電荷を受け取りこれを次段に転送
するための複数の電荷転送部を有する第２の電荷結合素
子と、該第２の電荷結合素子の延長上に順次相互に接す
るよう配設された，入力電荷量を制御するための第1,第
２の電極、及び該第１の電極に接するよう配設された，
外部から電荷を入力するための電荷入力源で構成され、
該第２の電極が前記第２の電荷結合素子の初段の電荷転
送部，及び前記受光素子の列の最初の列に対応する第１
の電荷結合素子の最終段の電荷転送部にそれぞれ接する
よう配置され、かつ該第２の電極が前記第１の電荷結合
素子の信号電荷を受け取りこれを前記第２の電荷結合素
子に転送するためのものである電荷入力手段とを備えた
ものである。
また、この発明に係る固体撮像装置は、半導体基板
と、該半導体基板の一主面に所定のピッチで列状に配設
された複数の受光素子と、該列状の受光素子の側方に該
受光素子の各々にその一端が接するようそれぞれ配設さ
れた、該受光素子で検出した信号電荷の読出しを制御す
るためのトランスファゲートと、前記列状の受光素子の
始端から２番目以降に位置する受光素子に対応するトラ
ンスファゲートの他端にそれぞれ接し，かつ前記受光素
子の配置方向に沿って直列に相互に接するよう配設され
た、前記トランスファゲートのオン動作により前記受光
素子の信号電荷を読出しこれを次段に転送するための複
数の電荷転送部を有する電荷結合素子と、該電荷結合素
子の延長上に順次相互に接するよう配設された，入力電
荷量を制御するための第１ないし第３の電極，及び該第
１の電極の前記受光素子と反対の側に接するよう配設さ
れた，外部から電荷を入力するための電荷入力源で構成
され、該第３の電極が前記電荷結合素子の初段の電荷転
送部，及び前記列状の受光素子の始端に位置する受光素
子に対応するトランスファゲートの他端にそれぞれ接す
るよう配置され、かつ該第３の電極が前記トランスファ
ゲートのオン動作により前記受光素子の信号電荷を読出
しこれを前記電荷結合素子に転送するためのものである
電荷入力手段とを備えたものである。
と、該半導体基板の一主面に所定のピッチで列状に配設
された複数の受光素子と、該列状の受光素子の側方に該
受光素子の各々にその一端が接するようそれぞれ配設さ
れた、該受光素子で検出した信号電荷の読出しを制御す
るためのトランスファゲートと、前記列状の受光素子の
始端から２番目以降に位置する受光素子に対応するトラ
ンスファゲートの他端にそれぞれ接し，かつ前記受光素
子の配置方向に沿って直列に相互に接するよう配設され
た、前記トランスファゲートのオン動作により前記受光
素子の信号電荷を読出しこれを次段に転送するための複
数の電荷転送部を有する電荷結合素子と、該電荷結合素
子の延長上に順次相互に接するよう配設された，入力電
荷量を制御するための第１ないし第３の電極，及び該第
１の電極の前記受光素子と反対の側に接するよう配設さ
れた，外部から電荷を入力するための電荷入力源で構成
され、該第３の電極が前記電荷結合素子の初段の電荷転
送部，及び前記列状の受光素子の始端に位置する受光素
子に対応するトランスファゲートの他端にそれぞれ接す
るよう配置され、かつ該第３の電極が前記トランスファ
ゲートのオン動作により前記受光素子の信号電荷を読出
しこれを前記電荷結合素子に転送するためのものである
電荷入力手段とを備えたものである。
また、この発明に係る固体撮像装置は、半導体基板
と、該半導体基板の一主面に複数の列をなすよう配設さ
れた複数の受光素子と、該各列の受光素子の側方に該受
光素子の各々にその一端が接するようそれぞれ配設され
た、該受光素子で検出した信号電荷の読出しを制御する
ためのトランスファゲートと、前記各列の各受光素子に
対応するトランスファゲートの他端にそれぞれ接し，か
つ前記各列の受光素子の配置方向に沿って直列に相互に
接するよう配設され、前記トランスファゲートのオン動
作により前記受光素子の信号電荷を読出しこれを次段に
転送するための複数の電荷転送部を有する複数の第１の
電荷結合素子と、前記受光素子の列の最初から２番目以
降の列に対応する第１の電荷結合素子の最終段の電荷転
送部にそれぞれ接し，かつ前記第１の電荷結合素子の配
列方向に直列に相互に接するよう配設された、前記第１
の電荷結合素子の信号電荷を受け取りこれを次段に転送
するための複数の電荷転送部を有する第２の電荷結合素
子と、該第２の電荷結合素子の延長上に順次相互に接す
るよう配設された，入力電荷量を制御するための第１な
いし第３の電極，及び該第１の電極の前記受光素子と反
対の側に接するよう配設された，外部から電荷を入力す
るための電荷入力源で構成され、該第３の電極が前記第
２の電荷結合素子の初段の電荷転送部，及び前記受光素
子の列の最初の列に対応する第１の電荷結合素子の最終
段の電荷転送部にそれぞれ接するよう配置され、かつ該
第３の電極が前記第１の電荷結合素子の信号電荷を受け
取りこれを前記第２の電荷結合素子に転送するためのも
のである電荷入力手段とを備えたものであ。
と、該半導体基板の一主面に複数の列をなすよう配設さ
れた複数の受光素子と、該各列の受光素子の側方に該受
光素子の各々にその一端が接するようそれぞれ配設され
た、該受光素子で検出した信号電荷の読出しを制御する
ためのトランスファゲートと、前記各列の各受光素子に
対応するトランスファゲートの他端にそれぞれ接し，か
つ前記各列の受光素子の配置方向に沿って直列に相互に
接するよう配設され、前記トランスファゲートのオン動
作により前記受光素子の信号電荷を読出しこれを次段に
転送するための複数の電荷転送部を有する複数の第１の
電荷結合素子と、前記受光素子の列の最初から２番目以
降の列に対応する第１の電荷結合素子の最終段の電荷転
送部にそれぞれ接し，かつ前記第１の電荷結合素子の配
列方向に直列に相互に接するよう配設された、前記第１
の電荷結合素子の信号電荷を受け取りこれを次段に転送
するための複数の電荷転送部を有する第２の電荷結合素
子と、該第２の電荷結合素子の延長上に順次相互に接す
るよう配設された，入力電荷量を制御するための第１な
いし第３の電極，及び該第１の電極の前記受光素子と反
対の側に接するよう配設された，外部から電荷を入力す
るための電荷入力源で構成され、該第３の電極が前記第
２の電荷結合素子の初段の電荷転送部，及び前記受光素
子の列の最初の列に対応する第１の電荷結合素子の最終
段の電荷転送部にそれぞれ接するよう配置され、かつ該
第３の電極が前記第１の電荷結合素子の信号電荷を受け
取りこれを前記第２の電荷結合素子に転送するためのも
のである電荷入力手段とを備えたものであ。
この発明においては、所定ピッチで列状に配置された
受光素子の始端から２番目以降に位置する受光素子に対
応するように電荷結合素子を配置し、該電荷結合素子の
延長上に電荷入力手段を構成する電荷入力源，第１の電
極，及び第２の電極を順次接するよう配置し、かつ該第
２の電極を前記電荷結合素子の初段の電荷転送部に接す
るとともに前記列状の受光素子の始端に位置する受光素
子にトランスファゲートを介して接するよう配置したの
で、第２の電極に加える信号を直流電圧，クロックパル
スと変えることにより、該第２の電極を、電荷モードで
は入力電荷量を制御する電極として、撮像モードでは電
荷結合素子の初段の電荷転送部として動作させることが
でき、列状に配置された受光素子の始端に位置する受光
素子の信号電荷を読出しこれを転送する電極と電荷入力
源との間に存在する電極が従来より１つ減少して１つと
なり、受光素子の配列ピッチを変えることなく、電荷結
合素子の初段部に電荷入力手段を設けることができる。
受光素子の始端から２番目以降に位置する受光素子に対
応するように電荷結合素子を配置し、該電荷結合素子の
延長上に電荷入力手段を構成する電荷入力源，第１の電
極，及び第２の電極を順次接するよう配置し、かつ該第
２の電極を前記電荷結合素子の初段の電荷転送部に接す
るとともに前記列状の受光素子の始端に位置する受光素
子にトランスファゲートを介して接するよう配置したの
で、第２の電極に加える信号を直流電圧，クロックパル
スと変えることにより、該第２の電極を、電荷モードで
は入力電荷量を制御する電極として、撮像モードでは電
荷結合素子の初段の電荷転送部として動作させることが
でき、列状に配置された受光素子の始端に位置する受光
素子の信号電荷を読出しこれを転送する電極と電荷入力
源との間に存在する電極が従来より１つ減少して１つと
なり、受光素子の配列ピッチを変えることなく、電荷結
合素子の初段部に電荷入力手段を設けることができる。
また、この発明においては、所定ピッチで列状に配置
された受光素子の始端から２番目以降に位置する受光素
子に対応するように電荷結合素子を配置し、該電荷結合
素子の延長上に第１ないし第３の電極を順次接するよう
に配置するとともに電荷入力源を該第１の電極の受光素
子と反対の側に接するよう配置し、かつ該第３の電極を
前記電荷結合素子の初段の電荷転送部に接するとともに
前記列状の受光素子の始端に位置する受光素子にトラン
スファゲートを介して接するよう配置したので、第３の
電極に常にクロックパルスを加えることにより、電荷入
力モードではこれを計量した電荷を転送する電極とし
て、動作モードでは電荷結合素子の初段の電荷転送部と
して動作させることができ、第1,第２の電極に高精度の
バイアス電源を用いることができるので、入力電荷量の
計測を高精度にでき、また、電荷入力源を電荷結合素子
の延長上から外方に引き出すように配置しているので、
該電荷入力源の分だけ該電荷結合素子の延長上の配置ス
ペースが節約されるため、受光素子の配列ピッチを変え
ることなく、電荷結合素子の初段部に電荷入力手段を設
けることができる。
された受光素子の始端から２番目以降に位置する受光素
子に対応するように電荷結合素子を配置し、該電荷結合
素子の延長上に第１ないし第３の電極を順次接するよう
に配置するとともに電荷入力源を該第１の電極の受光素
子と反対の側に接するよう配置し、かつ該第３の電極を
前記電荷結合素子の初段の電荷転送部に接するとともに
前記列状の受光素子の始端に位置する受光素子にトラン
スファゲートを介して接するよう配置したので、第３の
電極に常にクロックパルスを加えることにより、電荷入
力モードではこれを計量した電荷を転送する電極とし
て、動作モードでは電荷結合素子の初段の電荷転送部と
して動作させることができ、第1,第２の電極に高精度の
バイアス電源を用いることができるので、入力電荷量の
計測を高精度にでき、また、電荷入力源を電荷結合素子
の延長上から外方に引き出すように配置しているので、
該電荷入力源の分だけ該電荷結合素子の延長上の配置ス
ペースが節約されるため、受光素子の配列ピッチを変え
ることなく、電荷結合素子の初段部に電荷入力手段を設
けることができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の第１の実施例による固体撮像装置の
構成を示しており、中央部に電荷入力手段があり、その
両側に直列に２本のCCDが配置されている。図におい
て、４は光電変換部で複数の受光素子４−1,4−2,4−3,
4−４…により構成されている。５は光電変換部４で検
出した信号電荷を順次転送するCCD、６はそのオン動作
により光電変換部４で検出した信号電荷をCCD5に送るト
ランスファゲート、10はCCD5に外部から電気的に電荷を
注入するための電荷入力端子、11,12はCCD5の転送電極
でΦ1,Φ２はそれぞれ転送電極11,12の入力信号、13は
電荷入力端子10から入力された電荷を制御する第１の電
荷入力制御ゲート、14は第２の電荷入力制御ゲートと初
段の転送電極の両方の機能を兼ね備えた兼用ゲートであ
り、電荷入力モード時には第２の入力制御ゲートとして
働き、撮像モード時には転送電極11と同様に転送ゲート
として働くものである。
構成を示しており、中央部に電荷入力手段があり、その
両側に直列に２本のCCDが配置されている。図におい
て、４は光電変換部で複数の受光素子４−1,4−2,4−3,
4−４…により構成されている。５は光電変換部４で検
出した信号電荷を順次転送するCCD、６はそのオン動作
により光電変換部４で検出した信号電荷をCCD5に送るト
ランスファゲート、10はCCD5に外部から電気的に電荷を
注入するための電荷入力端子、11,12はCCD5の転送電極
でΦ1,Φ２はそれぞれ転送電極11,12の入力信号、13は
電荷入力端子10から入力された電荷を制御する第１の電
荷入力制御ゲート、14は第２の電荷入力制御ゲートと初
段の転送電極の両方の機能を兼ね備えた兼用ゲートであ
り、電荷入力モード時には第２の入力制御ゲートとして
働き、撮像モード時には転送電極11と同様に転送ゲート
として働くものである。
次に動作について、電荷入力モードの撮像モードに分
けて説明する。
けて説明する。
まず、電荷入力モードの場合について説明する。上述
のように電荷入力モード時には兼用ゲート14は、第１の
電荷入力制御ゲート13とともに、第２の電荷入力制御ゲ
ートとして働き、これらは従来例で示した電荷入力制御
ゲート電極8,9と同様の動作をする。
のように電荷入力モード時には兼用ゲート14は、第１の
電荷入力制御ゲート13とともに、第２の電荷入力制御ゲ
ートとして働き、これらは従来例で示した電荷入力制御
ゲート電極8,9と同様の動作をする。
第２図（ａ）は第１図のＡ−Ａ′部の断面構造を示す
図とそのポテンシャルを示し、同図（ｂ）は各端子に入
力される信号波形を示している。
図とそのポテンシャルを示し、同図（ｂ）は各端子に入
力される信号波形を示している。
電荷入力端子10及び転送電極11,12にはクロックパル
スを入力し、第１の電荷入力制御ゲート13と兼用ゲート
14には直流電圧を印加する。そして、このゲート13,14
に印加する電圧差により、入力電荷の量を計量し、所望
の値に制御している。
スを入力し、第１の電荷入力制御ゲート13と兼用ゲート
14には直流電圧を印加する。そして、このゲート13,14
に印加する電圧差により、入力電荷の量を計量し、所望
の値に制御している。
時刻t1からt2になると電荷入力端子10から電荷が入力
制御ゲート13及び兼用ゲート14下のポテンシャル井戸に
流入し、t3になると電荷入力端子10は再び高レベルとな
り、計量された入力電荷Q0は兼用ゲート14下のポテンシ
ャル井戸に蓄積される。
制御ゲート13及び兼用ゲート14下のポテンシャル井戸に
流入し、t3になると電荷入力端子10は再び高レベルとな
り、計量された入力電荷Q0は兼用ゲート14下のポテンシ
ャル井戸に蓄積される。
次に時刻がt4になると転送電極12が高レベルとなり電
荷Q0はCCD転送電極12下のポテンシャル井戸内に流入す
る。
荷Q0はCCD転送電極12下のポテンシャル井戸内に流入す
る。
以上のように従来と同様に電荷入力を行うことができ
る。
る。
次に撮像モードの場合について説明する。
この場合、兼用ゲート14に転送電極11と同相のクロッ
クパルスを入力し、電荷入力制御ゲート13には直流電圧
を印加しておく。
クパルスを入力し、電荷入力制御ゲート13には直流電圧
を印加しておく。
第３図（ａ）は第１図のＡ−Ａ′部の断面図とそのポ
テンシャルを示す図であり、同図（ｂ）は各端子に入力
される信号波形を示している。
テンシャルを示す図であり、同図（ｂ）は各端子に入力
される信号波形を示している。
時刻t1とt2との間にトランスファゲートTG12が開き、
受光素子４−1,4−２の信号電荷Q1,Q2はそれぞれ兼用電
極14と転送電極11の下のポテンシャル井戸内に転送され
る。その後、クロックパルスを印加して転送電極11,兼
用電極14を低レベル、転送電極12を高レベルとして、兼
用電極14下の信号電荷Q1を転送電極12下に転送するとと
もに、転送電極11下の電荷Q2を次段の転送電極下のポテ
ンシャル井戸内に転送する。このような動作により、ク
ロックパルスに同期させて順次信号電荷を転送し、従来
のイメージセンサと同様の動作を行う。
受光素子４−1,4−２の信号電荷Q1,Q2はそれぞれ兼用電
極14と転送電極11の下のポテンシャル井戸内に転送され
る。その後、クロックパルスを印加して転送電極11,兼
用電極14を低レベル、転送電極12を高レベルとして、兼
用電極14下の信号電荷Q1を転送電極12下に転送するとと
もに、転送電極11下の電荷Q2を次段の転送電極下のポテ
ンシャル井戸内に転送する。このような動作により、ク
ロックパルスに同期させて順次信号電荷を転送し、従来
のイメージセンサと同様の動作を行う。
このような本実施例では、入力電荷量を制御する第２
の電極と信号電荷を転送する初段の転送電極とを同一の
電極14により構成したので、従来の基準設計のままで電
荷入力部の受光素子の配列ピッチは以下のようになる。
の電極と信号電荷を転送する初段の転送電極とを同一の
電極14により構成したので、従来の基準設計のままで電
荷入力部の受光素子の配列ピッチは以下のようになる。
即ち、従来と同様に、転送電極11,12の幅を８μｍと
し、電荷入力部以外の隣接する受光素子間の間隔（図中
のl1）を16μｍで構成した場合には、電荷入力端子10の
幅を４μｍ、電荷入力制御ゲート13,及び兼用ゲート14
の幅をそれぞれ3.5μm,5μｍとすることにより、電荷入
力部２の受光素子４−１同士の間隔（図中のl2）も同様
に16μｍに形成できる。
し、電荷入力部以外の隣接する受光素子間の間隔（図中
のl1）を16μｍで構成した場合には、電荷入力端子10の
幅を４μｍ、電荷入力制御ゲート13,及び兼用ゲート14
の幅をそれぞれ3.5μm,5μｍとすることにより、電荷入
力部２の受光素子４−１同士の間隔（図中のl2）も同様
に16μｍに形成できる。
従って、本実施例では電荷入力端子及び電荷入力制御
ゲートのスケールを従来とほとんど変えることなく、電
荷入力部２のスペースを小さくでき、電荷入力部に対応
する部分の受光素子の配列ピッチを、他の部分の受光素
子の配列ピッチと同一にできる。
ゲートのスケールを従来とほとんど変えることなく、電
荷入力部２のスペースを小さくでき、電荷入力部に対応
する部分の受光素子の配列ピッチを、他の部分の受光素
子の配列ピッチと同一にできる。
以上のように、このような本実施例によれば、電荷入
力制御電極と転送電極とを同一の電極14により構成し、
これに加える入力信号を変えることにより、電荷入力モ
ード時にはこれを第２の電荷入力制御電極、撮像モード
時にはこれを転送電極として動作させるようにしたの
で、電荷入力部２のスペースを小さくでき、電荷入力部
に対応する部分の受光素子の配列ピッチを、他の部分の
受光素子の配列ピッチと同一にできるので、パターン設
計が極めて容易となる。また、電荷入力部での解像度の
低下もないので、チップ内で均一な解像度が得られる。
力制御電極と転送電極とを同一の電極14により構成し、
これに加える入力信号を変えることにより、電荷入力モ
ード時にはこれを第２の電荷入力制御電極、撮像モード
時にはこれを転送電極として動作させるようにしたの
で、電荷入力部２のスペースを小さくでき、電荷入力部
に対応する部分の受光素子の配列ピッチを、他の部分の
受光素子の配列ピッチと同一にできるので、パターン設
計が極めて容易となる。また、電荷入力部での解像度の
低下もないので、チップ内で均一な解像度が得られる。
なお、上記実施例では一次元の固体撮像装置について
示したが、本発明はこれに限定されるものではなく、当
然に２次元の固体撮像装置についても適用可能である。
示したが、本発明はこれに限定されるものではなく、当
然に２次元の固体撮像装置についても適用可能である。
即ち、第４図は上記実施例の電荷入力部２の構成を２
次元の固体撮像装置の水平CCDに応用したものであり、
同図（ａ）はその全体図、同図（ｂ）は（ａ）図の電荷
入力部付近を詳細に示した図である。図において、１は
固体撮像素子チップ、２は電荷入力手段、5aは垂直CC
D、5bは水平CCD、６はトランスファゲート、４は光電変
換素子であり、電荷入力部２の構成は兼用ゲート14が垂
直CCD5aの出力端と接続されている点を除けば、上記実
施例の第１図で示したものと全く同一である。
次元の固体撮像装置の水平CCDに応用したものであり、
同図（ａ）はその全体図、同図（ｂ）は（ａ）図の電荷
入力部付近を詳細に示した図である。図において、１は
固体撮像素子チップ、２は電荷入力手段、5aは垂直CC
D、5bは水平CCD、６はトランスファゲート、４は光電変
換素子であり、電荷入力部２の構成は兼用ゲート14が垂
直CCD5aの出力端と接続されている点を除けば、上記実
施例の第１図で示したものと全く同一である。
本構成では、二次元の固体撮像素子を中央部で分け、
受光素子４で検出した信号電荷をトランスファゲート６
を介して垂直CCD5aにより転送し、垂直CCD5aから転送さ
れてきた信号電荷を２つの水平CCD5bにより同時に読み
出している。
受光素子４で検出した信号電荷をトランスファゲート６
を介して垂直CCD5aにより転送し、垂直CCD5aから転送さ
れてきた信号電荷を２つの水平CCD5bにより同時に読み
出している。
このような構成においても、水平CCD5bの電荷入力部
２に兼用ゲート14を設け、電荷入力モード時にはこれに
直流電圧を印加して電荷入力制御ゲートとして動作さ
せ、また、撮像モード時にはこれに転送電極11と同期し
たクロックパルスを印加して転送電極として動作させる
とよく、上記実施例と同様に、電荷入力部２のスペース
を小さくでき、この部分に対応した受光素子の配列ピッ
チを、転送電極部分に対応した受光素子の配列ピッチの
同等にでき、電荷入力部を設けたことによる解像度の低
下を防止できる。
２に兼用ゲート14を設け、電荷入力モード時にはこれに
直流電圧を印加して電荷入力制御ゲートとして動作さ
せ、また、撮像モード時にはこれに転送電極11と同期し
たクロックパルスを印加して転送電極として動作させる
とよく、上記実施例と同様に、電荷入力部２のスペース
を小さくでき、この部分に対応した受光素子の配列ピッ
チを、転送電極部分に対応した受光素子の配列ピッチの
同等にでき、電荷入力部を設けたことによる解像度の低
下を防止できる。
また、さらに、二次元の固体撮像素子の他の構成例を
第５図に示す。第５図は、第４図の二次元撮像素子をさ
らに対称に上部にも設けた構造を示している。このよう
な構成においても、電荷入力部２の構成を上記の実施例
と同様とすれば、受光素子４の配列ピッチを変えること
なく、同一のピッチで全ての受光素子４を配列でき、パ
ターン形成が極めて容易となるとともに、チップ内の解
像度の均一性を図ることができる。
第５図に示す。第５図は、第４図の二次元撮像素子をさ
らに対称に上部にも設けた構造を示している。このよう
な構成においても、電荷入力部２の構成を上記の実施例
と同様とすれば、受光素子４の配列ピッチを変えること
なく、同一のピッチで全ての受光素子４を配列でき、パ
ターン形成が極めて容易となるとともに、チップ内の解
像度の均一性を図ることができる。
また、第６図は本発明の第２の実施例による固体撮像
装置の構成を示すものであり、第１図の上記実施例のも
のとは電荷入力部の構成が異なっている。
装置の構成を示すものであり、第１図の上記実施例のも
のとは電荷入力部の構成が異なっている。
図において、第１図と同一符号は同一部分を示し、7
1,72は電荷入力端子10から入力される電荷量を制御する
第1,第２の電荷入力制御ゲート、73は第３の電荷入力制
御ゲートとして働き電荷入力制御ゲート71,72で計量さ
れた電荷を転送したり、初段の転送電極として働き、画
素の信号電荷を一時蓄積し、転送を行う兼用ゲートであ
る。
1,72は電荷入力端子10から入力される電荷量を制御する
第1,第２の電荷入力制御ゲート、73は第３の電荷入力制
御ゲートとして働き電荷入力制御ゲート71,72で計量さ
れた電荷を転送したり、初段の転送電極として働き、画
素の信号電荷を一時蓄積し、転送を行う兼用ゲートであ
る。
まず、電荷入力モードの場合について説明する。第７
図（ａ）は第６図におけるＢ−Ｂ′断面のポテンシャル
を、同図（ｂ）は各端子に入力される信号の波形図を示
している。
図（ａ）は第６図におけるＢ−Ｂ′断面のポテンシャル
を、同図（ｂ）は各端子に入力される信号の波形図を示
している。
電荷入力端子10,転送電極11,12,及び兼用ゲート73に
はそれぞれクロックパルスI,Φ1,Φ2,Φ2Fを入力し、電
荷入力制御ゲート71,72には直流電圧VGIL,VGIHを印加す
る。
はそれぞれクロックパルスI,Φ1,Φ2,Φ2Fを入力し、電
荷入力制御ゲート71,72には直流電圧VGIL,VGIHを印加す
る。
まず、時刻t1には、電荷入力端子10,転送電極11には
高レベル，転送電極12及び兼用ゲート73の信号入力端子
には低レベルの信号が入力されている。
高レベル，転送電極12及び兼用ゲート73の信号入力端子
には低レベルの信号が入力されている。
時刻t1からt2になると、電荷入力端子10のレベルが下
がり、電荷入力端子10から電荷が入力制御ゲート71,72
下のポテンシャル井戸内に流入する。
がり、電荷入力端子10から電荷が入力制御ゲート71,72
下のポテンシャル井戸内に流入する。
さらに、時刻t3になると、電荷入力端子10は再び高レ
ベルとなり、計量された入力電荷（Q0）は入力制御ゲー
ト72下のポテンシャル井戸のみに蓄積される。
ベルとなり、計量された入力電荷（Q0）は入力制御ゲー
ト72下のポテンシャル井戸のみに蓄積される。
次に時刻t4になると、兼用ゲート73が高レベルとな
り、電荷（Q0）はCCD転送電極11下のポテンシャル井戸
内に転送される。
り、電荷（Q0）はCCD転送電極11下のポテンシャル井戸
内に転送される。
次に撮像モードの場合について説明する。
この場合、兼用ゲート73には転送電極12と同相のクロ
ックパルスを入力し、電荷入力制御ゲート71,72には直
流電圧を印加しておく。
ックパルスを入力し、電荷入力制御ゲート71,72には直
流電圧を印加しておく。
第８図（ａ）は第６図のＢ−Ｂ′部の断面図とそのポ
テンシャルを示す図であり、同図（ｂ）は各端子に入力
される信号波形を示している。
テンシャルを示す図であり、同図（ｂ）は各端子に入力
される信号波形を示している。
時刻t1とt2との間にトランスファゲートTG6が開き、
受光素子４−1,4−２の信号電荷Q1,Q2はそれぞれ兼用電
極73と転送電極12の下のポテンシャル井戸内に転送され
る。
受光素子４−1,4−２の信号電荷Q1,Q2はそれぞれ兼用電
極73と転送電極12の下のポテンシャル井戸内に転送され
る。
その後、時刻t3において、クロックパルスを印加して
転送電極12,兼用電極73を低レベル、転送電極11を高レ
ベルとして、兼用電極73下の信号電荷Q1を転送電極11下
に転送するとともに、転送電極12下の電荷Q2を次段の転
送電極11下のポテンシャル井戸内に転送する。
転送電極12,兼用電極73を低レベル、転送電極11を高レ
ベルとして、兼用電極73下の信号電荷Q1を転送電極11下
に転送するとともに、転送電極12下の電荷Q2を次段の転
送電極11下のポテンシャル井戸内に転送する。
また、時刻t4では、転送電極12,兼用電極73は高レベ
ル、転送電極11は低レベルとなり、転送電極11下の信号
電荷Q1Q2は次段の転送電極12下のポテンシャル井戸内に
転送される。
ル、転送電極11は低レベルとなり、転送電極11下の信号
電荷Q1Q2は次段の転送電極12下のポテンシャル井戸内に
転送される。
このような動作により、クロックパルスに同期させて
順次信号電荷を転送し、受光素子４で検出した信号を外
部に読み出す。
順次信号電荷を転送し、受光素子４で検出した信号を外
部に読み出す。
このような本実施例における電荷入力部の受光素子の
配列ピッチは以下のようになる。
配列ピッチは以下のようになる。
即ち、従来と同様に、転送電極11,12の幅を８μｍと
し、電荷入力部以外の受光素子のピッチを16μｍとした
場合、例えば、電荷入力端子10の幅を４μｍとし、電荷
入力制御ゲート71,72の幅をそれぞれ3.5μm,5μｍと
し、兼用ゲート73の幅を５μｍに設定すると、電荷入力
部に相当する受光素子４−１間の間隔は上記実施例と同
様に16μｍとなり、電荷入力部に対応する部分の受光素
子の配列ピッチを、他の部分の受光素子の配列ピッチと
同一にできる。
し、電荷入力部以外の受光素子のピッチを16μｍとした
場合、例えば、電荷入力端子10の幅を４μｍとし、電荷
入力制御ゲート71,72の幅をそれぞれ3.5μm,5μｍと
し、兼用ゲート73の幅を５μｍに設定すると、電荷入力
部に相当する受光素子４−１間の間隔は上記実施例と同
様に16μｍとなり、電荷入力部に対応する部分の受光素
子の配列ピッチを、他の部分の受光素子の配列ピッチと
同一にできる。
ここで、上記第１の実施例では撮像モード時にこれを
初段の転送電極として動作させ、電荷入力モード時には
これを第２の電荷入力制御ゲートとして動作させるた
め、兼用ゲート14には撮像モード時にはクロックパルス
を印加し、電荷入力モード時には直流電圧を印加する必
要があった。このため、兼用ゲート14には常時クロック
パルス源を接続しておき、直流電圧を印加する際にはク
ロックパルス源を用いて一定のバイアスを発生させてお
り、電荷入力時に兼用ゲート14の電位安定化のためのコ
ンデンサを設けることができず、バイアス源としての精
度を上げることは困難であった。
初段の転送電極として動作させ、電荷入力モード時には
これを第２の電荷入力制御ゲートとして動作させるた
め、兼用ゲート14には撮像モード時にはクロックパルス
を印加し、電荷入力モード時には直流電圧を印加する必
要があった。このため、兼用ゲート14には常時クロック
パルス源を接続しておき、直流電圧を印加する際にはク
ロックパルス源を用いて一定のバイアスを発生させてお
り、電荷入力時に兼用ゲート14の電位安定化のためのコ
ンデンサを設けることができず、バイアス源としての精
度を上げることは困難であった。
これに対し、第２の実施例では、上記第１の実施例の
電荷入力部２の構造にさらに第３の入力電荷制御ゲート
としてゲートを１つ追加し、電荷入力モード時でも駆動
モード時でも兼用ゲート73をクロックパルスのみで駆動
するよう構成しているので、第1,第２の電荷入力制御ゲ
ート71,72には常に直流バイアスのみ印加することがで
き、電位安定性を要求される電荷入力制御ゲート71,72
に電位安定化のためのコンデンサを設けることが可能と
なり、高精度のバイアス源が形成できる。
電荷入力部２の構造にさらに第３の入力電荷制御ゲート
としてゲートを１つ追加し、電荷入力モード時でも駆動
モード時でも兼用ゲート73をクロックパルスのみで駆動
するよう構成しているので、第1,第２の電荷入力制御ゲ
ート71,72には常に直流バイアスのみ印加することがで
き、電位安定性を要求される電荷入力制御ゲート71,72
に電位安定化のためのコンデンサを設けることが可能と
なり、高精度のバイアス源が形成できる。
また、さらに本第２の実施例では、兼用ゲート73の追
加分だけ電荷入力部２のスペースが広くなるため、第１
の実施例と同等のスペースとなるように電荷入力端子10
をCCD5の外部に引き出して形成している。従って、本実
施例は上記実施例と同様に、受光素子の配列ピッチ及び
解像度をチップ内で均一に保持しつつ、CCDに電荷入力
手段を設けることが可能となる。
加分だけ電荷入力部２のスペースが広くなるため、第１
の実施例と同等のスペースとなるように電荷入力端子10
をCCD5の外部に引き出して形成している。従って、本実
施例は上記実施例と同様に、受光素子の配列ピッチ及び
解像度をチップ内で均一に保持しつつ、CCDに電荷入力
手段を設けることが可能となる。
つまり、本実施例では上記第１の実施例の構成による
効果に加えて、さらに兼用ゲートでの信号の切り換えが
不必要となり、電荷入力制御ゲートに安定したバイアス
源を形成できるという効果がある。
効果に加えて、さらに兼用ゲートでの信号の切り換えが
不必要となり、電荷入力制御ゲートに安定したバイアス
源を形成できるという効果がある。
なお、上記実施例では一次元の固体撮像素子について
示したが、本発明の構成についても上記第１の実施例で
述べたのと同様に２次元の固体撮像装置に適用可能であ
る。即ち、第９図は本発明を２次元の固体撮像素子に適
用したものを示したもので、同図（ａ）はその平面図、
同図（ｂ）は（ａ）図の電荷入力部の詳細を構成を示し
ている。この場合にも受光素子の配列ピッチを変えるこ
となく、規定の設計基準のままで水平CCD5bの初段部に
電荷入力手段２を設けることが可能である。
示したが、本発明の構成についても上記第１の実施例で
述べたのと同様に２次元の固体撮像装置に適用可能であ
る。即ち、第９図は本発明を２次元の固体撮像素子に適
用したものを示したもので、同図（ａ）はその平面図、
同図（ｂ）は（ａ）図の電荷入力部の詳細を構成を示し
ている。この場合にも受光素子の配列ピッチを変えるこ
となく、規定の設計基準のままで水平CCD5bの初段部に
電荷入力手段２を設けることが可能である。
以上のように、この発明によれば、所定ピッチで列状
に配置された受光素子の始端から２番目以降に位置する
受光素子に対応するように電荷結合素子を配置し、該電
荷結合素子の延長上に電荷入力手段を構成する電荷入力
源，第１の電極，及び第２の電極を順次接するよう配置
し、かつ該第２の電極を前記電荷結合素子の初段の電荷
転送部に接するとともに前記列状の受光素子の始端に位
置する受光素子にトランスファゲートを介して接するよ
う配置したので、第２の電極に加える信号を直流電圧，
クロックパルスと変えることにより、該第２の電極を、
電荷モードでは入力電荷量を制御する電極として、撮像
モードでは電荷結合素子の初段の電荷転送部として動作
させることができ、列状に配置された受光素子の始端に
位置する受光素子の信号電荷を読出しこれを転送する電
極と電荷入力源との間に存在する電極が従来より１つ減
少して１つとなり、受光素子の配列ピッチを変えること
なく、電荷結合素子の初段部に電荷入力手段を設けるこ
とができ、解像度を均一に保持しつつ電荷結合素子を稼
働中に電気的検査をすることができる高性能な固体撮像
装置が得られる効果がある。
に配置された受光素子の始端から２番目以降に位置する
受光素子に対応するように電荷結合素子を配置し、該電
荷結合素子の延長上に電荷入力手段を構成する電荷入力
源，第１の電極，及び第２の電極を順次接するよう配置
し、かつ該第２の電極を前記電荷結合素子の初段の電荷
転送部に接するとともに前記列状の受光素子の始端に位
置する受光素子にトランスファゲートを介して接するよ
う配置したので、第２の電極に加える信号を直流電圧，
クロックパルスと変えることにより、該第２の電極を、
電荷モードでは入力電荷量を制御する電極として、撮像
モードでは電荷結合素子の初段の電荷転送部として動作
させることができ、列状に配置された受光素子の始端に
位置する受光素子の信号電荷を読出しこれを転送する電
極と電荷入力源との間に存在する電極が従来より１つ減
少して１つとなり、受光素子の配列ピッチを変えること
なく、電荷結合素子の初段部に電荷入力手段を設けるこ
とができ、解像度を均一に保持しつつ電荷結合素子を稼
働中に電気的検査をすることができる高性能な固体撮像
装置が得られる効果がある。
また、この発明によれば、所定ピッチで列状に配置さ
れた受光素子の始端から２番目以降に位置する受光素子
に対応するように電荷結合素子を配置し、該電荷結合素
子の延長上に第１ないし第３の電極を順次接するように
配置するとともに電荷入力源を該第１の電極の受光素子
と反対の側に接するよう配置し、かつ該第３の電極を前
記電荷結合素子の初段の電荷転送部に接するとともに前
記列状の受光素子の始端に位置する受光素子にトランス
ファゲートを介して接するよう配置したので、第３の電
極に常にクロックパルスを加えることにより、電荷入力
モードではこれを計量した電荷を転送する電極として、
動作モードでは電荷結合素子の初段の電荷転送部として
動作させることができ、第1,第２の電極に高精度のバイ
アス電源を用いることができるので、入力電荷量の計測
を高精度にできる効果が得られる。また、電荷入力源を
電荷結合素子の延長上から外方に引き出すように配置し
ているので、該電荷入力源の分だけ該電荷結合素子の延
長上の設置スペースが節約されるため、受光素子の配列
ピッチを変えることなく、電荷結合素子の初段部に電荷
入力手段を設けることができ、解像度を均一に保持しつ
つ電荷結合素子を稼働中に電気的検査をすることができ
る高性能な固体撮像装置が得られる効果がある。
れた受光素子の始端から２番目以降に位置する受光素子
に対応するように電荷結合素子を配置し、該電荷結合素
子の延長上に第１ないし第３の電極を順次接するように
配置するとともに電荷入力源を該第１の電極の受光素子
と反対の側に接するよう配置し、かつ該第３の電極を前
記電荷結合素子の初段の電荷転送部に接するとともに前
記列状の受光素子の始端に位置する受光素子にトランス
ファゲートを介して接するよう配置したので、第３の電
極に常にクロックパルスを加えることにより、電荷入力
モードではこれを計量した電荷を転送する電極として、
動作モードでは電荷結合素子の初段の電荷転送部として
動作させることができ、第1,第２の電極に高精度のバイ
アス電源を用いることができるので、入力電荷量の計測
を高精度にできる効果が得られる。また、電荷入力源を
電荷結合素子の延長上から外方に引き出すように配置し
ているので、該電荷入力源の分だけ該電荷結合素子の延
長上の設置スペースが節約されるため、受光素子の配列
ピッチを変えることなく、電荷結合素子の初段部に電荷
入力手段を設けることができ、解像度を均一に保持しつ
つ電荷結合素子を稼働中に電気的検査をすることができ
る高性能な固体撮像装置が得られる効果がある。
第１図は本発明の第１の実施例による固体撮像装置にお
ける一次元固体撮像装置の入力部を示す平面図、第２図
は電荷入力モード時の第１図のＡ−Ａ′断面部のポテン
シャルと各端子に入力される信号の波形を示す図、第３
図は撮像モード時の第１図のＡ−Ａ′断面部のポテンシ
ャルと各端子に入力される信号の波形を示す図、第４図
は本発明の第１の実施例による固体撮像装置における二
次元の固体撮像装置の入力部を示す図、第５図は第１の
発明による固体撮像装置の一実施例による、二次元固体
撮像素子の他の例を示す図、第６図は本発明の第２の実
施例による固体撮像装置における一次元の固体撮像装置
の入力部を示す平面図、第７図は電荷入力モード時の第
６図のＢ−Ｂ′断面部のポテンシャルと各端子に入力さ
れる信号の波形を示す図、第８図は撮像モード時の第６
図のＢ−Ｂ断面部のポテンシャルと各端子に入力される
信号の波形を示す図、第９図は本発明の第２の実施例に
よる固体撮像装置における二次元の固体撮像装置の入力
部を示す図、第10図は従来の一次元の固体撮像装置を示
す平面図、第11図は第10図の電荷入力部を詳細に示す平
面図、第12図は従来の一次元固体撮像装置の電荷入力モ
ード時の第11図のＣ−Ｃ′断面図のポテンシャルと各端
子に入力される信号波形図、第13図は従来の一次元固体
撮像装置の駆動モード時の第11図のＣ−Ｃ′断面図のポ
テンシャルと各端子に入力される信号波形図である。 図において、１は固体撮像素子のチップ、２は電荷入力
手段、３は半導体基板、４はフォトダイオード（受光素
子）、５はCCD、5aは垂直CCD、5bは水平CCD、６はトラ
ンスファゲート、７は出力増幅器、10は電荷入力端子、
11,12は転送電極、13は第１の電荷入力制御ゲート、14
は第１の実施例による兼用ゲート、71は第１の電荷入力
制御ゲート、72は第２の電荷入力制御ゲート、73は第２
の実施例による兼用ゲートである。 なお図中同一符号は同一又は相当部分を示す。
ける一次元固体撮像装置の入力部を示す平面図、第２図
は電荷入力モード時の第１図のＡ−Ａ′断面部のポテン
シャルと各端子に入力される信号の波形を示す図、第３
図は撮像モード時の第１図のＡ−Ａ′断面部のポテンシ
ャルと各端子に入力される信号の波形を示す図、第４図
は本発明の第１の実施例による固体撮像装置における二
次元の固体撮像装置の入力部を示す図、第５図は第１の
発明による固体撮像装置の一実施例による、二次元固体
撮像素子の他の例を示す図、第６図は本発明の第２の実
施例による固体撮像装置における一次元の固体撮像装置
の入力部を示す平面図、第７図は電荷入力モード時の第
６図のＢ−Ｂ′断面部のポテンシャルと各端子に入力さ
れる信号の波形を示す図、第８図は撮像モード時の第６
図のＢ−Ｂ断面部のポテンシャルと各端子に入力される
信号の波形を示す図、第９図は本発明の第２の実施例に
よる固体撮像装置における二次元の固体撮像装置の入力
部を示す図、第10図は従来の一次元の固体撮像装置を示
す平面図、第11図は第10図の電荷入力部を詳細に示す平
面図、第12図は従来の一次元固体撮像装置の電荷入力モ
ード時の第11図のＣ−Ｃ′断面図のポテンシャルと各端
子に入力される信号波形図、第13図は従来の一次元固体
撮像装置の駆動モード時の第11図のＣ−Ｃ′断面図のポ
テンシャルと各端子に入力される信号波形図である。 図において、１は固体撮像素子のチップ、２は電荷入力
手段、３は半導体基板、４はフォトダイオード（受光素
子）、５はCCD、5aは垂直CCD、5bは水平CCD、６はトラ
ンスファゲート、７は出力増幅器、10は電荷入力端子、
11,12は転送電極、13は第１の電荷入力制御ゲート、14
は第１の実施例による兼用ゲート、71は第１の電荷入力
制御ゲート、72は第２の電荷入力制御ゲート、73は第２
の実施例による兼用ゲートである。 なお図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹下 義夫 東京都港区浜松町２丁目４番１号 宇宙 開発事業団内 (72)発明者 宮地 雄二 東京都港区浜松町２丁目４番１号 宇宙 開発事業団内 (72)発明者 白石 匡 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭55−163952（ＪＰ，Ａ)
Claims (4)
- 【請求項１】半導体基板と、 該半導体基板の一主面に所定のピッチで列状に配設され
た複数の受光素子と、 該列状の受光素子の側方に該受光素子の各々にその一端
が接するようそれぞれ配設された、該受光素子で検出し
た信号電荷の読出しを制御するためのトランスファゲー
トと、 前記列状の受光素子の始端から２番目以降に位置する受
光素子に対応するトランスファゲートの他端にそれぞれ
接し，かつ前記受光素子の配置方向に沿って直列に相互
に接するよう配設された、前記トランスファゲートのオ
ン動作により前記受光素子の信号電荷を読出しこれを次
段に転送するための複数の電荷転送部を有する電荷結合
素子と、 該電荷結合素子の延長上に順次相互に接するよう配設さ
れた，入力電荷量を制御するための第1,第２の電極、及
び該第１の電極に接するよう配設された，外部から電荷
を入力するための電荷入力源で構成され、該第２の電極
が前記電荷結合素子の初段の電荷転送部，及び前記列状
の受光素子の始端に位置する受光素子に対応するトラン
スファゲートの他端にそれぞれ接するよう配置され、か
つ該第２の電極が前記トランスファゲートのオン動作に
より前記受光素子の信号電荷を読出しこれを前記電荷結
合素子に転送するためのものである電荷入力手段とを備
えたことを特徴とする固体撮像装置。 - 【請求項２】半導体基板と、 該半導体基板の一主面に複数の列をなすよう配設された
複数の受光素子と、 該各列の受光素子の側方に該受光素子の各々にその一端
が接するようそれぞれ配設された、該受光素子で検出し
た信号電荷の読出しを制御するためのトランスファゲー
トと、 前記各列の各受光素子に対応するトランスファゲートの
他端にそれぞれ接し，かつ前記各列の受光素子の配置方
向に沿って直列に相互に接するよう配設され、前記トラ
ンスファゲートのオン動作により前記受光素子の信号電
荷を読出しこれを次段に転送するための複数の電荷転送
部を有する複数の第１の電荷結合素子と、 前記受光素子の列の最初から２番目以降の列に対応する
第１の電荷結合素子の最終段の電荷転送部にそれぞれ接
し，かつ前記第１の電荷結合素子の配列方向に直列に相
互に接するよう配設された、前記第１の電荷結合素子の
信号電荷を受け取りこれを次段に転送するための複数の
電荷転送部を有する第２の電荷結合素子と、 該第２の電荷結合素子の延長上に順次相互に接するよう
配設された，入力電荷量を制御するための第1,第２の電
極、及び該第１の電極に接するよう配設された，外部か
ら電荷を入力するための電荷入力源で構成され、該第２
の電極が前記第２の電荷結合素子の初段の電荷転送部，
及び前記受光素子の列の最初の列に対応する第１の電荷
結合素子の最終段の電荷転送部にそれぞれ接するよう配
置され、かつ該第２の電極が前記第１の電荷結合素子の
信号電荷を受け取りこれを前記第２の電荷結合素子に転
送するためのものである電荷入力手段とを備えたことを
特徴とする固体撮像装置。 - 【請求項３】半導体基板と、 該半導体基板の一主面に所定のピッチで列状に配設され
た複数の受光素子と、 該列状の受光素子の側方に該受光素子の各々にその一端
が接するようそれぞれ配設された、該受光素子で検出し
た信号電荷の読出しを制御するためのトランスファゲー
トと、 前記列状の受光素子の始端から２番目以降に位置する受
光素子に対応するトランスファゲートの他端にそれぞれ
接し，かつ前記受光素子の配置方向に沿って直列に相互
に接するよう配設された、前記トランスファゲートのオ
ン動作により前記受光素子の信号電荷を読出しこれを次
段に転送するための複数の電荷転送部を有する電荷結合
素子と、 該電荷結合素子の延長上に順次相互に接するよう配設さ
れた，入力電荷量を制御するための第１ないし第３の電
極，及び該第１の電極の前記受光素子と反対の側に接す
るよう配設された，外部から電荷を入力するための電荷
入力源で構成され、該第３の電極が前記電荷結合素子の
初段の電荷転送部，及び前記列状の受光素子の始端に位
置する受光素子に対応するトランスファゲートの他端に
それぞれ接するよう配置され、かつ該第３の電極が前記
トランスファゲートのオン動作により前記受光素子の信
号電荷を読出しこれを前記電荷結合素子に転送するため
のものである電荷入力手段とを備えたことを特徴とする
固体撮像装置。 - 【請求項４】半導体基板と、 該半導体基板の一主面に複数の列をなすよう配設された
複数の受光素子と、 該各列の受光素子の側方に該受光素子の各々にその一端
が接するようそれぞれ配設された、該受光素子で検出し
た信号電荷の読出しを制御するためのトランスファゲー
トと、 前記各列の各受光素子に対応するトランスファゲートの
他端にそれぞれ接し，かつ前記各列の受光素子の配置方
向に沿って直列に相互に接するよう配設され、前記トラ
ンスファゲートのオン動作により前記受光素子の信号電
荷を読出しこれを次段に転送するための複数の電荷転送
部を有する複数の第１の電荷結合素子と、 前記受光素子の列の最初から２番目以降の列に対応する
第１の電荷結合素子の最終段の電荷転送部にそれぞれ接
し，かつ前記第１の電荷結合素子の配列方向に直列に相
互に接するよう配設された、前記第１の電荷結合素子の
信号電荷を受け取りこれを次段に転送するための複数の
電荷転送部を有する第２の電荷結合素子と、 該第２の電荷結合素子の延長上に順次相互に接するよう
配設された，入力電荷量を制御するための第１ないし第
３の電極，及び該第１の電極の前記受光素子と反対の側
に接するよう配設された，外部から電荷を入力するため
の電荷入力源で構成され、該第３の電極が前記第２の電
荷結合素子の初段の電荷転送部，及び前記受光素子の列
の最初の列に対応する第１の電荷結合素子の最終段の電
荷転送部にそれぞれ接するよう配置され、かつ該第３の
電極が前記第１の電荷結合素子の信号電荷を受け取りこ
れを前記第２の電荷結合素子に転送するためのものであ
る電荷入力手段とを備えたことを特徴とする固体撮像装
置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336257A JP2604905B2 (ja) | 1990-11-29 | 1990-11-29 | 固体撮像装置 |
| EP91310878A EP0488647B1 (en) | 1990-11-29 | 1991-11-26 | A solid-state imaging device |
| DE69130285T DE69130285T2 (de) | 1990-11-29 | 1991-11-26 | Festkörper-Bildaufnahmevorrichtung |
| DE69133197T DE69133197T2 (de) | 1990-11-29 | 1991-11-26 | Festkörper-Bildaufnahmevorrichtung |
| EP98200590A EP0854517B1 (en) | 1990-11-29 | 1991-11-26 | A solid-state imaging device |
| US07/798,964 US5249055A (en) | 1990-11-29 | 1991-11-27 | Solid-state imaging apparatus including external charge input terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2336257A JP2604905B2 (ja) | 1990-11-29 | 1990-11-29 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04207368A JPH04207368A (ja) | 1992-07-29 |
| JP2604905B2 true JP2604905B2 (ja) | 1997-04-30 |
Family
ID=18297256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2336257A Expired - Fee Related JP2604905B2 (ja) | 1990-11-29 | 1990-11-29 | 固体撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5249055A (ja) |
| EP (2) | EP0854517B1 (ja) |
| JP (1) | JP2604905B2 (ja) |
| DE (2) | DE69133197T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366322B1 (en) * | 1991-04-15 | 2002-04-02 | Lg Semicon Co., Ltd. | Horizontal charge coupled device of CCD image sensor |
| JPH05198786A (ja) * | 1992-01-22 | 1993-08-06 | Sharp Corp | クリアモールドｃｃｄ固体撮像素子 |
| JPH0738077A (ja) * | 1993-07-23 | 1995-02-07 | Sony Corp | 固体撮像素子の製造方法及び固体撮像装置 |
| JP3370249B2 (ja) | 1996-12-27 | 2003-01-27 | 松下電器産業株式会社 | 固体撮像装置とその駆動方法および製造方法 |
| JP4139051B2 (ja) * | 2000-06-28 | 2008-08-27 | 富士フイルム株式会社 | リニアイメージセンサチップおよびリニアイメージセンサ |
| JP2003285249A (ja) | 2002-03-27 | 2003-10-07 | Mori Seiki Co Ltd | 工作機械の精度解析装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3890633A (en) * | 1971-04-06 | 1975-06-17 | Rca Corp | Charge-coupled circuits |
| DE2501934C2 (de) * | 1974-01-25 | 1982-11-11 | Hughes Aircraft Co., Culver City, Calif. | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens |
| JPS548428A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Address buffer circuit |
| JPS58130564A (ja) * | 1982-01-29 | 1983-08-04 | Toshiba Corp | コンパレ−タ |
| JPS60119182A (ja) * | 1983-11-30 | 1985-06-26 | Mitsubishi Electric Corp | 固体撮像素子 |
| US4647977A (en) * | 1985-01-15 | 1987-03-03 | Rca Corporation | Charge-coupled-device parallel-to-serial converter |
| US4896340A (en) * | 1985-11-01 | 1990-01-23 | Hughes Aircraft Company | Partial direct injection for signal processing system |
| JPS63226177A (ja) * | 1986-12-15 | 1988-09-20 | Mitsubishi Electric Corp | Ｃｓｄ型固体撮像素子 |
| US5063449A (en) * | 1988-11-18 | 1991-11-05 | Kabushiki Kaisha Toshiba | Solid-state image sensor employing a gate and diode for bias charge injection |
-
1990
- 1990-11-29 JP JP2336257A patent/JP2604905B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-26 EP EP98200590A patent/EP0854517B1/en not_active Expired - Lifetime
- 1991-11-26 DE DE69133197T patent/DE69133197T2/de not_active Expired - Lifetime
- 1991-11-26 EP EP91310878A patent/EP0488647B1/en not_active Expired - Lifetime
- 1991-11-26 DE DE69130285T patent/DE69130285T2/de not_active Expired - Lifetime
- 1991-11-27 US US07/798,964 patent/US5249055A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0854517A3 (en) | 1998-08-19 |
| EP0854517B1 (en) | 2003-02-12 |
| JPH04207368A (ja) | 1992-07-29 |
| DE69130285D1 (de) | 1998-11-05 |
| DE69130285T2 (de) | 1999-06-17 |
| US5249055A (en) | 1993-09-28 |
| EP0488647B1 (en) | 1998-09-30 |
| DE69133197D1 (de) | 2003-03-20 |
| EP0854517A2 (en) | 1998-07-22 |
| EP0488647A2 (en) | 1992-06-03 |
| EP0488647A3 (en) | 1992-12-23 |
| DE69133197T2 (de) | 2003-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3072936B2 (ja) | カラーセンサーアレイ | |
| US6862333B2 (en) | CMD and CMD-carrying CCD device | |
| US4117514A (en) | Solid state imaging device | |
| US6570615B1 (en) | Pixel readout scheme for image sensors | |
| US11050961B2 (en) | High scanning frequency CMOS-TDI image sensor | |
| JPS6331279A (ja) | 画像センサアレイ | |
| JPS6338866B2 (ja) | ||
| JP2604905B2 (ja) | 固体撮像装置 | |
| US7196303B2 (en) | CCD image sensor | |
| US5760430A (en) | Charge transfer device and solid-state imaging apparatus using the same device | |
| US5483283A (en) | Three level high speed clock driver for an image sensor | |
| US4752829A (en) | Multipacket charge transfer image sensor and method | |
| JP2625721B2 (ja) | 固体撮像装置 | |
| JPH04262575A (ja) | 固体撮像装置 | |
| JP2745125B2 (ja) | 電荷蓄積デバイス | |
| JP2519482B2 (ja) | 電荷転送装置 | |
| JPH07135606A (ja) | イメージセンサおよびその駆動方法 | |
| JPH01225355A (ja) | 電荷転送固体撮像素子 | |
| KR100244267B1 (ko) | 화면분할 전하 전송 소자 | |
| JPS61105182A (ja) | 固体撮像素子の駆動回路 | |
| JPH0758317A (ja) | 電荷結合素子 | |
| JPS60163564A (ja) | 固体イメ−ジセンサ | |
| JPH01122280A (ja) | ラインセンサ | |
| JPH05292242A (ja) | 電荷転送装置 | |
| JPS6151465B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |