JP2595982Y2 - Multilayer chip EMI removal filter - Google Patents

Multilayer chip EMI removal filter

Info

Publication number
JP2595982Y2
JP2595982Y2 JP1993014650U JP1465093U JP2595982Y2 JP 2595982 Y2 JP2595982 Y2 JP 2595982Y2 JP 1993014650 U JP1993014650 U JP 1993014650U JP 1465093 U JP1465093 U JP 1465093U JP 2595982 Y2 JP2595982 Y2 JP 2595982Y2
Authority
JP
Japan
Prior art keywords
terminal
glass
multilayer chip
removal filter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993014650U
Other languages
Japanese (ja)
Other versions
JPH0670227U (en
Inventor
裕 入沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1993014650U priority Critical patent/JP2595982Y2/en
Publication of JPH0670227U publication Critical patent/JPH0670227U/en
Application granted granted Critical
Publication of JP2595982Y2 publication Critical patent/JP2595982Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案は、自動装着に好都合な積
層チップEMI除去フィルタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip EMI removal filter convenient for automatic mounting.

【0002】[0002]

【従来の技術】例えば、最も基本的な集中定数型の積層
チップEMI除去フィルタ11で説明すると、該フィル
タは誘電体磁器8中に形成したコンデンサ1個と、磁性
体磁器9中に形成した2つのインダクタとから構成さ
れ、前記誘電体磁器8と磁性体磁器9は、両者の間に磁
器の中間層を介して積層されている。
2. Description of the Related Art For example, the most basic lumped-constant type multilayer chip EMI removal filter 11 will be described. This filter includes one capacitor formed in a dielectric ceramic 8 and two filters formed in a magnetic ceramic 9. The dielectric porcelain 8 and the magnetic porcelain 9 are laminated between the two via an intermediate layer of the porcelain.

【0003】誘電体磁器グリーンシート上に内部電極パ
ターンを印刷したグリーンシートを交互に積層し、それ
ぞれ交互にシート端部に導出する。次いで誘電体とも磁
性体とも付かない中間層のグリーンシートを介し、次い
で磁性フェライトグリーンシート上に、コイル導体を形
成したパターンを印刷し、前記誘電体磁器グリーンシー
ト積層体上に重ねて積層し、コンデンサと2つのコイル
を内設した積層体を形成する。積層体の対向する端面に
2つのコイルの一方の端末を導出し、該端面に形成した
外部端子と接続して、それぞれIN端子4、OUT端子
6とし、これと直交する対向面の一方の面に、2つのコ
イルの他の端末を導出し、更にコンデンサの内部電極の
一方を導出し、該端面に形成した外部端子とそれぞれ接
続して、NC端子3とし、対向面の他方の面に、コンデ
ンサの他方の内部電極を導出し、該端面に形成した外部
端子と接続してG端子7とする。IN端子4、OUT端
子6は入出力用の端子として、G端子7はアース電極と
して他の回路端子に半田接続されるが、NC端子3は積
層チップEMI除去フィルタ素体内の接続に使用される
だけで、他の回路端子に接続されない端子である。した
がって該NC端子3の表面にはガラスが塗布されている
のが一般である。
Green sheets on which internal electrode patterns are printed are alternately stacked on dielectric ceramic green sheets, and the green sheets are alternately led out to the sheet end. Then, through a green sheet of an intermediate layer that is not attached to the dielectric and the magnetic material, then, on a magnetic ferrite green sheet, a pattern in which a coil conductor is formed is printed and laminated on the dielectric ceramic green sheet laminate, A laminated body including a capacitor and two coils is formed. One end of each of the two coils is led out to the opposite end face of the laminated body and connected to an external terminal formed on the end face to form an IN terminal 4 and an OUT terminal 6, respectively. The other terminal of the two coils is derived, and one of the internal electrodes of the capacitor is further derived and connected to an external terminal formed on the end face, respectively, to form an NC terminal 3. On the other face of the opposite face, The other internal electrode of the capacitor is led out and connected to an external terminal formed on the end face to form a G terminal 7. The IN terminal 4 and the OUT terminal 6 are connected as input / output terminals, the G terminal 7 is connected as a ground electrode to other circuit terminals by soldering, while the NC terminal 3 is used for connection inside the multilayer chip EMI removal filter element. A terminal that is not connected to other circuit terminals. Therefore, the surface of the NC terminal 3 is generally coated with glass.

【0004】NC端子3が半田に濡れないようにするだ
けなら、樹脂コートでも良いはずだが、ガラスを塗布す
れば、外部端子電極の焼き付けとガラスの焼き付けを同
時に出来るので工程が簡略化されるメリットがあり、ま
た耐熱性の点でも優れているのでガラスが用いられてい
る。
[0004] If only the NC terminals 3 should not be wet with solder, a resin coat should be sufficient. However, if glass is applied, the baking of the external terminal electrodes and the baking of the glass can be performed at the same time. Glass is used because of its excellent heat resistance.

【0005】積層チップEMI除去フィルタ11のIN
端子4、OUT端子6およびG端子7は、半田付けされ
るので、G端子の形成されている面と対向する面、すな
わちNC端子3の形成されている面が、自動装着装置の
ノズルによって吸引保持される。
[0005] IN of the multilayer chip EMI removal filter 11
Since the terminal 4, the OUT terminal 6, and the G terminal 7 are soldered, the surface facing the surface on which the G terminal is formed, that is, the surface on which the NC terminal 3 is formed, is suctioned by the nozzle of the automatic mounting device. Will be retained.

【0006】[0006]

【考案が解決しようとする課題】しかしながら、低融点
のガラスを用いると、外部端子用導電ペーストと同時焼
成する際に、ガラス成分が磁器中に拡散してコンデンサ
のQおよびインダクタのインダクタンスが低下すると言
う課題があり、高融点のガラスを用いると、ガラス表面
が粗くなり、自動装着用のノズルの吸着ミスの増加を招
くと言う課題があり、特性と自動装着の何れをも満足す
るものはなかった。本考案の目的は、高融点ガラス層1
と低融点ガラス層2とを2重に形成することによって上
記課題を解消することができる積層チップEMI除去フ
ィルタを提供することにある。
However, when glass having a low melting point is used, when co-firing with the conductive paste for external terminals, the glass component diffuses into the porcelain and the Q of the capacitor and the inductance of the inductor decrease. There is a problem that, when using a glass having a high melting point, the glass surface becomes rough, which causes an increase in suction error of a nozzle for automatic mounting, and there is nothing satisfying both characteristics and automatic mounting. Was. The purpose of the present invention is to provide a high melting glass layer 1
It is an object of the present invention to provide a multilayer chip EMI removal filter which can solve the above-mentioned problem by forming a double layer of the low melting point glass layer 2 and the low melting point glass layer 2.

【0007】[0007]

【課題を解決するための手段】課題を解決するための手
段の要旨は、誘電体磁器と磁性体磁器とを含む積層体内
にインダクタとコンデンサを内設し、積層体側面に入力
端子4と出力端子6とグランド端子7とノンコンタクト
端子3等の外部端子電極を形成した積層チップEMI除
去フィルタ11において、ノンコンタクト端子3を形成
した積層体側面に、ノンコンタクト端子3を覆って高融
点ガラス層1を形成し、その上に低融点ガラス層2を形
成することを特徴とする積層チップEMI除去フィルタ
である。
The gist of the means for solving the problem is that an inductor and a capacitor are provided inside a laminated body including a dielectric porcelain and a magnetic porcelain, and an input terminal 4 and an output terminal are provided on a side surface of the laminated body. In the multilayer chip EMI removal filter 11 on which the external terminal electrodes such as the terminal 6, the ground terminal 7, and the non-contact terminal 3 are formed, a high-melting glass layer covering the non-contact terminal 3 is provided on the side of the laminate on which the non-contact terminal 3 is formed. 1 is formed, and a low-melting glass layer 2 is formed thereon.

【0008】[0008]

【作用】セラミック積層体の側面に積層体内の電気素子
間の接続に供し、他の回路への接続に供しないノンコン
タクト端子3を覆って高融点ガラス層1を印刷し、その
上に低融点ガラス層2を印刷して、ノンコンタクト端子
3と同時焼成したので、高融点ガラス層1がセラミック
素体内に拡散することが少なく、セラミック組成を変え
て特性を変化させることはない。また高融点ガラス層1
の上に低融点ガラス層2を形成したので、低融点ガラス
は融点を越えた高温で加熱され、低融点ガラス層2の表
面は平滑になる。したがって、自動装着用ノズルの先端
は平滑な面に接し、吸引減圧保持し易くなり、装着ミス
がなくなる。
The high-melting glass layer 1 is printed on the side surfaces of the ceramic laminate so as to cover the non-contact terminals 3 which are used for connection between the electric elements in the laminate and are not used for connection to other circuits. Since the glass layer 2 is printed and baked simultaneously with the non-contact terminals 3, the high melting point glass layer 1 hardly diffuses into the ceramic body, and the characteristics are not changed by changing the ceramic composition. High melting point glass layer 1
Since the low melting point glass layer 2 is formed on the low melting point glass layer 2, the low melting point glass is heated at a high temperature exceeding the melting point, and the surface of the low melting point glass layer 2 becomes smooth. Therefore, the tip of the nozzle for automatic mounting comes into contact with a smooth surface, and it is easy to hold the suction under reduced pressure.

【0009】[0009]

【実施例1】フェライト磁性体層と誘電体セラミック層
とを、その間にフェライト磁性体層の一部の組成が欠如
した中間層を介して積層したものを焼成し、一体に形成
された積層体がある。フェライト磁性体層内に2つのコ
イル導体を構成し、それぞれの一方のコイル導体端末を
該積層体の一端面に導出し、他のコイル導体端末を前記
一端面と直交する対向した異なる端面に導出している。
誘電体磁器層内に誘電体層を介して対向する電極を形成
してコンデンサを構成し、コンデンサの一方の端子を前
記一端面に導出し、他の端子を前記一端面と対向する端
面に導出している。この積層体の端面にそれぞれAgペ
ーストを塗布した。コイル導体端末を導出した端面は入
力端子4と出力端子6であり、コンデンサ電極を導出し
た端面はグランド端子7となる。前記2つのコイル導体
端末とコンデンサの一方の端子を導出した前記一端面に
形成された外部端子電極はノンコンタクト端子3であ
る。ノンコンタクト端子3が形成された端面には、ノン
コンタクト端子3を覆うように、2層のガラスペースト
を塗布した。すなわち、図1に示すように、先ず、61
SiO2 ー26Pb3 4 ー13B2 Oを主成分とする
第1のガラスペーストをノンコンタクト端子3の端面上
に塗布し、更にその上に57SiO2 ー30Pb3 4
ー13B2 Oを主成分とする第2のガラスペーストを塗
布して640℃で焼き付けた。この積層チップEMI除
去フィルタのインダクタンスは0.55μHであり、ノ
ンコンタクト端子3が形成された端面の表面粗さを測定
した結果、断面曲線の最も高い頂きと最も深い谷との間
隔を表わすRmaxは1.9μmであった。この積層チ
ップEMI除去フィルタを用いて自動装着した結果、9
9.998%の実装歩留まりが得られた。
Embodiment 1 A laminated body formed by laminating a ferrite magnetic layer and a dielectric ceramic layer via an intermediate layer between which a part of the ferrite magnetic layer lacks a composition is fired to form an integrated body. There is. Two coil conductors are formed in the ferrite magnetic layer, one of the coil conductor terminals is led out to one end face of the laminated body, and the other coil conductor terminal is led to a different opposing end face orthogonal to the one end face. doing.
A capacitor is formed by forming electrodes facing each other via a dielectric layer in a dielectric ceramic layer, and one terminal of the capacitor is led out to the one end face, and the other terminal is led out to an end face facing the one end face. doing. An Ag paste was applied to each end face of the laminate. The end faces from which the coil conductor terminals are led out are the input terminals 4 and the output terminals 6, and the end faces from which the capacitor electrodes are led out are the ground terminals 7. An external terminal electrode formed on the one end surface from which the two coil conductor terminals and one terminal of the capacitor are led out is a non-contact terminal 3. Two layers of glass paste were applied to the end face on which the non-contact terminals 3 were formed so as to cover the non-contact terminals 3. That is, as shown in FIG.
A first glass paste containing SiO 2 -26Pb 3 O 4 -13B 2 O as a main component is applied on the end surface of the non-contact terminal 3, and further, 57SiO 2 -30Pb 3 O 4
A second glass paste containing -13B 2 O as a main component was applied and baked at 640 ° C. The inductance of this multilayer chip EMI removal filter is 0.55 μH. As a result of measuring the surface roughness of the end face on which the non-contact terminal 3 is formed, Rmax representing the distance between the highest peak of the sectional curve and the deepest valley is: It was 1.9 μm. As a result of automatic mounting using this multilayer chip EMI removal filter, 9
A mounting yield of 9.998% was obtained.

【0010】この焼き付け温度は、第1のガラス組成に
対しては適正であるが、第2のガラス組成に対しては高
めであり、第2のガラス層は充分に軟化し、表面のレベ
リングがなされたために平滑になり、セラミック層と接
する第1のガラス層は適正温度で焼き付けられたので、
組成の拡散が少なく抑えられた。
This baking temperature is appropriate for the first glass composition, but higher for the second glass composition, the second glass layer is sufficiently softened and the surface leveling is reduced. As a result, the first glass layer in contact with the ceramic layer was baked at an appropriate temperature.
Diffusion of the composition was kept low.

【0011】[0011]

【実施例2】実施例1において、第1のガラスペースト
に変えて、59SiO2 ー28Pb3 4 ー13B2
を主成分とする第3のガラスペーストを塗布したことと
焼き付け温度を640℃から620℃に変えたこと以外
は実施例1と同様に行った結果、インダクタンスは0.
56μHであり、Rmaxは2.2μmであった。この
積層チップEMI除去フィルタを用いて自動装着した結
果、99.997%の実装歩留まりが得られた。
In Example 2 Example 1, instead of the first glass paste, 59SiO 2 over 28Pb 3 O 4 over 13B 2 O
Was performed in the same manner as in Example 1 except that a third glass paste containing as a main component was applied and the baking temperature was changed from 640 ° C. to 620 ° C., and the inductance was 0.1%.
It was 56 μH, and Rmax was 2.2 μm. As a result of automatic mounting using this multilayer chip EMI removal filter, a mounting yield of 99.997% was obtained.

【0012】この実施例は、ガラス組成を変えても、高
融点ガラス1を下層に、低融点ガラス層2を上層に形成
したものであれば実施例1と同様の効果が得られること
を示している。
This embodiment shows that even if the glass composition is changed, the same effect as that of the first embodiment can be obtained if the high melting point glass 1 is formed in the lower layer and the low melting point glass layer 2 is formed in the upper layer. ing.

【0013】[0013]

【実施例3】実施例1において、ガラスの焼き付け温度
を620℃としたこと以外は、実施例1と同様に行った
結果、インダクタンスは0.54μHであり、Rmax
は2.5μmであった。この積層チップEMI除去フィ
ルタを用いて自動装着した結果、99.996%の実装
歩留まりが得られた。
Example 3 Example 1 was repeated, except that the glass baking temperature was set to 620 ° C .. As a result, the inductance was 0.54 μH, and Rmax was
Was 2.5 μm. As a result of automatic mounting using this multilayer chip EMI removal filter, a mounting yield of 99.996% was obtained.

【0014】この実施例は、実施例1の構成で、ガラス
の焼き付け温度を変えても同様の効果が得られることを
示している。
This embodiment shows that the same effect can be obtained by changing the baking temperature of glass in the configuration of the first embodiment.

【0015】[0015]

【比較例1】実施例1において、第1のガラスペースト
と第2のガラスペーストに変えて、前記第3のガラスペ
ーストのみで一層塗布し、620℃で焼き付けたこと以
外は、実施例1と同様に行った結果、インダクタンスは
0.54μHであり、Rmaxは5.5μmであった。
この積層チップEMI除去フィルタを用いて自動装着し
た結果、99.980%の実装歩留まりが得られた。
COMPARATIVE EXAMPLE 1 The procedure of Example 1 was repeated except that the first glass paste and the second glass paste were replaced with a single layer of the third glass paste and baked at 620 ° C. As a result of performing the same operation, the inductance was 0.54 μH and Rmax was 5.5 μm.
As a result of automatic mounting using the multilayer chip EMI removal filter, a mounting yield of 99.980% was obtained.

【0016】この例においては、インダクタンスは0.
54μHであり、所定の値が得られたが、Rmaxは
5.5μmとなり、この結果実装歩留まりが悪くなっ
た。すなわち、ガラス組成に対する焼き付け温度は適正
であったが、表面粗さが粗く、好ましくない結果が得ら
れた。
In this example, the inductance is 0.1.
Although it was 54 μH, a predetermined value was obtained, but Rmax was 5.5 μm, and as a result, the mounting yield was poor. That is, the baking temperature for the glass composition was appropriate, but the surface roughness was rough, and unfavorable results were obtained.

【0017】[0017]

【比較例2】実施例1において、第1のガラスペースト
と第2のガラスペーストに変えて、前記第3のガラスペ
ーストのみで一層塗布し、640℃で焼き付けたこと以
外は、実施例1と同様に行った結果、インダクタンスは
0.50μHであり、Rmaxは2.5μmであった。
この積層チップEMI除去フィルタを用いて自動装着し
た結果、99.995%の実装歩留まりが得られた。
Comparative Example 2 Example 1 was repeated except that the first glass paste and the second glass paste were replaced with a single layer of the third glass paste and baked at 640 ° C. As a result, the inductance was 0.50 μH and the Rmax was 2.5 μm.
As a result of automatic mounting using this multilayer chip EMI removal filter, a mounting yield of 99.995% was obtained.

【0018】この例においては、Rmaxは2.5μm
であり、この結果実装歩留まりが良くなったが、インダ
クタンスは0.50μHであり、所定の値が取得できず
好ましくない。すなわち、ガラス成分のセラミック層へ
の拡散がインダクタンスの低下をもたらし、好ましくな
い結果が得られた。
In this example, Rmax is 2.5 μm
As a result, the mounting yield is improved, but the inductance is 0.50 μH, and a predetermined value cannot be obtained, which is not preferable. That is, the diffusion of the glass component into the ceramic layer resulted in a decrease in inductance, and an undesirable result was obtained.

【0019】[0019]

【考案の効果】本考案によって、セラミック層にガラス
層が拡散することによる特性の低下を防ぎ、かつガラス
層の表面を平滑にし、自動装着のハンドリングミスを防
止することが可能になり、特性向上と実装歩留まり向上
等にその効果は大きい。
[Effects of the Invention] According to the present invention, it is possible to prevent the deterioration of the characteristics due to the diffusion of the glass layer into the ceramic layer, to smooth the surface of the glass layer, to prevent the handling error of automatic mounting, and to improve the characteristics. The effect is great in improving the mounting yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】積層チップEMI除去フィルタの部分断面図で
ある。
FIG. 1 is a partial cross-sectional view of a multilayer chip EMI removal filter.

【図2】積層チップEMI除去フィルタの斜視図であ
る。
FIG. 2 is a perspective view of a multilayer chip EMI removal filter.

【符号の説明】[Explanation of symbols]

1 高融点ガラス層 2 低融点ガラス層 3 ノンコンタクト端子(NC端子) 4 入力端子(IN端子) 5 磁器 6 出力端子(OUT端子) 7 グランド端子(G端子) 8 誘電体磁器 9 磁性体磁器 10 ガラス層 11 積層チップEMI除去フィルタ DESCRIPTION OF SYMBOLS 1 High melting point glass layer 2 Low melting point glass layer 3 Non-contact terminal (NC terminal) 4 Input terminal (IN terminal) 5 Porcelain 6 Output terminal (OUT terminal) 7 Ground terminal (G terminal) 8 Dielectric porcelain 9 Magnetic porcelain 10 Glass layer 11 Multilayer chip EMI removal filter

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 誘電体磁器と磁性体磁器とを含む積層体
内にインダクタとコンデンサを内設し、積層体側面に入
力端子と出力端子とグランド端子とノンコンタクト端子
等の外部端子電極を形成した積層チップEMI除去フィ
ルタにおいて、ノンコンタクト端子を形成した積層体側
面に、ノンコンタクト端子を覆って高融点ガラス層を形
成し、その上に低融点ガラス層を形成し、かつ該低融点
ガラス層の表面粗さが最大高さ(R max )として4μ
m以下であることを特徴とする積層チップEMI除去フ
ィルタ。
An inductor and a capacitor are provided inside a laminate including a dielectric ceramic and a magnetic ceramic, and external terminal electrodes such as an input terminal, an output terminal, a ground terminal, and a non-contact terminal are formed on a side surface of the laminate. in multilayer chip EMI filters, the laminate side forming a non-contact terminal, over the non contact terminals to form a high-melting-point glass layer, to form a low-melting-point glass layer thereon, and said low melting point
The surface roughness of the glass layer is 4 μm as the maximum height (R max ).
m . The multilayer chip EMI removal filter is characterized by being not more than m .
JP1993014650U 1993-03-04 1993-03-04 Multilayer chip EMI removal filter Expired - Lifetime JP2595982Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993014650U JP2595982Y2 (en) 1993-03-04 1993-03-04 Multilayer chip EMI removal filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993014650U JP2595982Y2 (en) 1993-03-04 1993-03-04 Multilayer chip EMI removal filter

Publications (2)

Publication Number Publication Date
JPH0670227U JPH0670227U (en) 1994-09-30
JP2595982Y2 true JP2595982Y2 (en) 1999-06-02

Family

ID=11867085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993014650U Expired - Lifetime JP2595982Y2 (en) 1993-03-04 1993-03-04 Multilayer chip EMI removal filter

Country Status (1)

Country Link
JP (1) JP2595982Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5770539B2 (en) * 2011-06-09 2015-08-26 Tdk株式会社 Electronic component and method for manufacturing electronic component

Also Published As

Publication number Publication date
JPH0670227U (en) 1994-09-30

Similar Documents

Publication Publication Date Title
JP2539367Y2 (en) Multilayer electronic components
US6478920B1 (en) Chip-type circuit component and method of manufacturing the same
US10141116B2 (en) Composite electronic component and resistor device
JPH0210598B2 (en)
JP2595982Y2 (en) Multilayer chip EMI removal filter
JPH1197256A (en) Laminated chip inductor
JP2587851Y2 (en) Multilayer capacitors
JPS6228891B2 (en)
JP2001102218A (en) Multilayer chip inductor and method for production thereof
JPH0115159Y2 (en)
JPH0328589Y2 (en)
JPS61139018A (en) Formation of electrode for external connection of chip type electronic component
JP3248294B2 (en) Chip inductor and manufacturing method thereof
JPH1027712A (en) Large-current multilayer chip inductor
JP2533603Y2 (en) LC composite parts
JPH0447950Y2 (en)
JPH0634229U (en) LC composite parts
JPH0115157Y2 (en)
JPH0660134U (en) Multilayer chip EMI removal filter
JP2000235921A (en) Composite parts and its manufacture
JPH0224264Y2 (en)
JPH0441619Y2 (en)
JPH0142333Y2 (en)
JPH0530342Y2 (en)
JPS6322665Y2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990309