JPH0670227U - Multilayer chip EMI removal filter - Google Patents

Multilayer chip EMI removal filter

Info

Publication number
JPH0670227U
JPH0670227U JP1465093U JP1465093U JPH0670227U JP H0670227 U JPH0670227 U JP H0670227U JP 1465093 U JP1465093 U JP 1465093U JP 1465093 U JP1465093 U JP 1465093U JP H0670227 U JPH0670227 U JP H0670227U
Authority
JP
Japan
Prior art keywords
terminal
glass layer
melting point
removal filter
laminated body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1465093U
Other languages
Japanese (ja)
Other versions
JP2595982Y2 (en
Inventor
裕 入沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1993014650U priority Critical patent/JP2595982Y2/en
Publication of JPH0670227U publication Critical patent/JPH0670227U/en
Application granted granted Critical
Publication of JP2595982Y2 publication Critical patent/JP2595982Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 高融点ガラス層1と低融点ガラス層2とを2
重に形成することによって、セラミック層へのガラス層
の拡散による特性の低下を防ぎ、かつガラス層の表面を
平滑にし、自動装着のハンドリングミスを防止し、特性
向上と実装歩留まりを向上し得る積層チップEMI除去
フィルタを提供すことにある。 【構成】 誘電体磁器と磁性体磁器とを含む積層体内に
インダクタとコンデンサを内設し、積層体側面に入力端
子4と出力端子6とグランド端子7とノンコンタクト端
子3等の外部端子電極を形成した積層チップEMI除去
フィルタ11において、ノンコンタクト端子3を形成し
た積層体側面に、ノンコンタクト端子3を覆って高融点
ガラス層1を形成し、その上に低融点ガラス層2を形成
することを特徴とする。
(57) [Abstract] [Purpose] The high melting point glass layer 1 and the low melting point glass layer 2
By forming multiple layers, it is possible to prevent deterioration of characteristics due to diffusion of the glass layer into the ceramic layer, smooth the surface of the glass layer, prevent handling mistakes in automatic mounting, and improve the characteristics and the mounting yield. It is to provide a chip EMI removal filter. [Arrangement] An inductor and a capacitor are provided inside a laminated body including a dielectric ceramic and a magnetic ceramic, and external terminal electrodes such as an input terminal 4, an output terminal 6, a ground terminal 7, and a non-contact terminal 3 are provided on the side surface of the laminated body. In the formed multilayer chip EMI removal filter 11, a high melting point glass layer 1 is formed on the side surface of the laminated body on which the non-contact terminal 3 is formed so as to cover the non-contact terminal 3, and a low melting point glass layer 2 is formed thereon. Is characterized by.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、自動装着に好都合な積層チップEMI除去フィルタに関する。 The present invention relates to a laminated chip EMI removal filter which is convenient for automatic mounting.

【0002】[0002]

【従来の技術】[Prior art]

例えば、最も基本的な集中定数型の積層チップEMI除去フィルタ11で説明 すると、該フィルタは誘電体磁器8中に形成したコンデンサ1個と、磁性体磁器 9中に形成した2つのインダクタとから構成され、前記誘電体磁器8と磁性体磁 器9は、両者の間に磁器の中間層を介して積層されている。 For example, the most basic lumped-constant type multilayer chip EMI removal filter 11 will be described. The filter is composed of one capacitor formed in the dielectric porcelain 8 and two inductors formed in the magnetic porcelain 9. The dielectric porcelain 8 and the magnetic porcelain 9 are laminated between them with an intermediate layer of the porcelain interposed therebetween.

【0003】 誘電体磁器グリーンシート上に内部電極パターンを印刷したグリーンシートを 交互に積層し、それぞれ交互にシート端部に導出する。次いで誘電体とも磁性体 とも付かない中間層のグリーンシートを介し、次いで磁性フェライトグリーンシ ート上に、コイル導体を形成したパターンを印刷し、前記誘電体磁器グリーンシ ート積層体上に重ねて積層し、コンデンサと2つのコイルを内設した積層体を形 成する。積層体の対向する端面に2つのコイルの一方の端末を導出し、該端面に 形成した外部端子と接続して、それぞれIN端子4、OUT端子6とし、これと 直交する対向面の一方の面に、2つのコイルの他の端末を導出し、更にコンデン サの内部電極の一方を導出し、該端面に形成した外部端子とそれぞれ接続して、 NC端子3とし、対向面の他方の面に、コンデンサの他方の内部電極を導出し、 該端面に形成した外部端子と接続してG端子7とする。IN端子4、OUT端子 6は入出力用の端子として、G端子7はアース電極として他の回路端子に半田接 続されるが、NC端子3は積層チップEMI除去フィルタ素体内の接続に使用さ れるだけで、他の回路端子に接続されない端子である。したがって該NC端子3 の表面にはガラスが塗布されているのが一般である。Green sheets on which internal electrode patterns are printed are alternately laminated on the dielectric ceramic green sheets, and the green sheets are alternately led out to the sheet end portions. Next, print a pattern with a coil conductor formed on the magnetic ferrite green sheet through an intermediate green sheet that has neither a dielectric nor a magnetic substance, and superimpose it on the dielectric ceramic green sheet laminate. To form a laminated body in which a capacitor and two coils are installed. One end of each of the two coils is led out to the opposing end faces of the laminated body and connected to an external terminal formed on the end face to form an IN terminal 4 and an OUT terminal 6, respectively, and one face of the opposing face orthogonal to this. Then, draw out the other end of the two coils, and then draw out one of the internal electrodes of the capacitor and connect them to the external terminals formed on the end face to form the NC terminal 3, and on the other face of the opposite face. , The other internal electrode of the capacitor is led out and connected to an external terminal formed on the end face to form a G terminal 7. The IN terminal 4 and the OUT terminal 6 are used as input / output terminals, and the G terminal 7 is connected as a ground electrode to another circuit terminal by soldering, while the NC terminal 3 is used for connection inside the laminated chip EMI removal filter body. It is a terminal that is only connected to other circuit terminals. Therefore, the surface of the NC terminal 3 is generally coated with glass.

【0004】 NC端子3が半田に濡れないようにするだけなら、樹脂コートでも良いはずだ が、ガラスを塗布すれば、外部端子電極の焼き付けとガラスの焼き付けを同時に 出来るので工程が簡略化されるメリットがあり、また耐熱性の点でも優れている のでガラスが用いられている。Resin coating may be sufficient if only the NC terminals 3 are prevented from getting wet with solder, but if glass is applied, the external terminal electrodes and the glass can be baked at the same time, so the process is simplified. Glass is used because it has advantages and is excellent in heat resistance.

【0005】 積層チップEMI除去フィルタ11のIN端子4、OUT端子6およびG端子 7は、半田付けされるので、G端子の形成されている面と対向する面、すなわち NC端子3の形成されている面が、自動装着装置のノズルによって吸引保持され る。Since the IN terminal 4, the OUT terminal 6, and the G terminal 7 of the multilayer chip EMI removal filter 11 are soldered, the surface opposite to the surface on which the G terminal is formed, that is, the NC terminal 3 is formed. The surface is held by suction by the nozzle of the automatic mounting device.

【0006】[0006]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら、低融点のガラスを用いると、外部端子用導電ペーストと同時焼 成する際に、ガラス成分が磁器中に拡散してコンデンサのQおよびインダクタの インダクタンスが低下すると言う課題があり、高融点のガラスを用いると、ガラ ス表面が粗くなり、自動装着用のノズルの吸着ミスの増加を招くと言う課題があ り、特性と自動装着の何れをも満足するものはなかった。本考案の目的は、高融 点ガラス層1と低融点ガラス層2とを2重に形成することによって上記課題を解 消することができる積層チップEMI除去フィルタを提供することにある。 However, when low melting point glass is used, there is a problem that the glass component diffuses into the porcelain and the Q of the capacitor and the inductance of the inductor decrease when co-firing with the conductive paste for external terminals. When glass is used, the glass surface becomes rough, which leads to an increase in suction errors of the nozzle for automatic mounting, and none of the characteristics and automatic mounting are satisfied. An object of the present invention is to provide a laminated chip EMI removal filter that can solve the above problems by forming a high melting point glass layer 1 and a low melting point glass layer 2 doubly.

【0007】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

課題を解決するための手段の要旨は、誘電体磁器と磁性体磁器とを含む積層体 内にインダクタとコンデンサを内設し、積層体側面に入力端子4と出力端子6と グランド端子7とノンコンタクト端子3等の外部端子電極を形成した積層チップ EMI除去フィルタ11において、ノンコンタクト端子3を形成した積層体側面 に、ノンコンタクト端子3を覆って高融点ガラス層1を形成し、その上に低融点 ガラス層2を形成することを特徴とする積層チップEMI除去フィルタである。 Means for solving the problems is that an inductor and a capacitor are internally provided in a laminated body including a dielectric ceramic and a magnetic ceramic, and an input terminal 4, an output terminal 6, a ground terminal 7 and a non-contact terminal are provided on a side surface of the laminated body. In the laminated chip EMI removal filter 11 in which external terminal electrodes such as the contact terminals 3 are formed, a high melting point glass layer 1 is formed on the side surface of the laminated body in which the non-contact terminals 3 are formed so as to cover the non-contact terminals 3. It is a multilayer chip EMI removal filter characterized by forming a low melting point glass layer 2.

【0008】[0008]

【作用】[Action]

セラミック積層体の側面に積層体内の電気素子間の接続に供し、他の回路への 接続に供しないノンコンタクト端子3を覆って高融点ガラス層1を印刷し、その 上に低融点ガラス層2を印刷して、ノンコンタクト端子3と同時焼成したので、 高融点ガラス層1がセラミック素体内に拡散することが少なく、セラミック組成 を変えて特性を変化させることはない。また高融点ガラス層1の上に低融点ガラ ス層2を形成したので、低融点ガラスは融点を越えた高温で加熱され、低融点ガ ラス層2の表面は平滑になる。したがって、自動装着用ノズルの先端は平滑な面 に接し、吸引減圧保持し易くなり、装着ミスがなくなる。 A high melting point glass layer 1 is printed on the side surface of the ceramic laminated body so as to cover the non-contact terminals 3 which are used for connection between electric elements in the laminated body and which are not used for connection to other circuits, and the low melting point glass layer 2 is printed thereon. Since it was printed and co-fired with the non-contact terminal 3, the high melting point glass layer 1 rarely diffuses into the ceramic body, and the characteristics are not changed by changing the ceramic composition. Further, since the low melting point glass layer 2 is formed on the high melting point glass layer 1, the low melting point glass is heated at a high temperature exceeding the melting point, and the surface of the low melting point glass layer 2 becomes smooth. Therefore, the tip of the nozzle for automatic mounting comes into contact with a smooth surface, which makes it easier to hold under reduced pressure by suction and eliminates mounting errors.

【0009】[0009]

【実施例1】 フェライト磁性体層と誘電体セラミック層とを、その間にフェライト磁性体層 の一部の組成が欠如した中間層を介して積層したものを焼成し、一体に形成され た積層体がある。フェライト磁性体層内に2つのコイル導体を構成し、それぞれ の一方のコイル導体端末を該積層体の一端面に導出し、他のコイル導体端末を前 記一端面と直交する対向した異なる端面に導出している。誘電体磁器層内に誘電 体層を介して対向する電極を形成してコンデンサを構成し、コンデンサの一方の 端子を前記一端面に導出し、他の端子を前記一端面と対向する端面に導出してい る。この積層体の端面にそれぞれAgペーストを塗布した。コイル導体端末を導 出した端面は入力端子4と出力端子6であり、コンデンサ電極を導出した端面は グランド端子7となる。前記2つのコイル導体端末とコンデンサの一方の端子を 導出した前記一端面に形成された外部端子電極はノンコンタクト端子3である。 ノンコンタクト端子3が形成された端面には、ノンコンタクト端子3を覆うよう に、2層のガラスペーストを塗布した。すなわち、図1に示すように、先ず、6 1SiO2 ー26Pb3 4 ー13B2 Oを主成分とする第1のガラスペースト をノンコンタクト端子3の端面上に塗布し、更にその上に57SiO2 ー30P b3 4 ー13B2 Oを主成分とする第2のガラスペーストを塗布して640℃ で焼き付けた。この積層チップEMI除去フィルタのインダクタンスは0.55 μHであり、ノンコンタクト端子3が形成された端面の表面粗さを測定した結果 、断面曲線の最も高い頂きと最も深い谷との間隔を表わすRmaxは1.9μm であった。この積層チップEMI除去フィルタを用いて自動装着した結果、99 .998%の実装歩留まりが得られた。Example 1 A laminated body in which a ferrite magnetic layer and a dielectric ceramic layer were laminated by interposing an intermediate layer in which a part of the composition of the ferrite magnetic layer was lacking between them was fired to integrally form a laminated body. There is. Two coil conductors are formed in the ferrite magnetic layer, one coil conductor end of each is led out to one end face of the laminated body, and the other coil conductor end is faced to different end faces orthogonal to the one end face. It is derived. A capacitor is constructed by forming electrodes facing each other through the dielectric layer in the dielectric ceramic layer, and one terminal of the capacitor is led to the one end face and the other terminal is led to the end face facing the one end face. is doing. An Ag paste was applied to each end face of this laminate. The end faces from which the coil conductor terminals are led out are the input terminals 4 and the output terminals 6, and the end faces from which the capacitor electrodes are led out are the ground terminals 7. The external terminal electrode formed on the one end face where the two coil conductor terminals and one terminal of the capacitor are led out is a non-contact terminal 3. Two layers of glass paste were applied to the end face on which the non-contact terminal 3 was formed so as to cover the non-contact terminal 3. That is, as shown in FIG. 1, first, by applying a first glass paste mainly composed of 6 1SiO 2 over 26Pb 3 O 4 over 13B 2 O on the end face of the non-contact terminals 3, further 57SiO thereon the 2-30P b 3 O 4 second glass paste mainly composed of over 13B 2 O was baked in the coating to 640 ° C.. The multilayer chip EMI removal filter has an inductance of 0.55 μH. As a result of measuring the surface roughness of the end face on which the non-contact terminal 3 is formed, Rmax, which represents the interval between the highest peak and the deepest valley of the cross-section curve, Was 1.9 μm. As a result of automatic mounting using this laminated chip EMI removal filter, 99. A mounting yield of 998% was obtained.

【0010】 この焼き付け温度は、第1のガラス組成に対しては適正であるが、第2のガラ ス組成に対しては高めであり、第2のガラス層は充分に軟化し、表面のレベリン グがなされたために平滑になり、セラミック層と接する第1のガラス層は適正温 度で焼き付けられたので、組成の拡散が少なく抑えられた。This baking temperature is appropriate for the first glass composition, but is higher for the second glass composition, and the second glass layer is sufficiently softened and the surface leveler Since the first glass layer in contact with the ceramic layer was baked at an appropriate temperature, the diffusion of the composition was suppressed to a small level.

【0011】[0011]

【実施例2】 実施例1において、第1のガラスペーストに変えて、59SiO2 ー28Pb 3 4 ー13B2 Oを主成分とする第3のガラスペーストを塗布したことと焼き 付け温度を640℃から620℃に変えたこと以外は実施例1と同様に行った結 果、インダクタンスは0.56μHであり、Rmaxは2.2μmであった。こ の積層チップEMI除去フィルタを用いて自動装着した結果、99.997%の 実装歩留まりが得られた。Example 2 In Example 1, 59SiO was used instead of the first glass paste.2-28Pb 3 OFour-13B2The result was the same as in Example 1 except that the third glass paste containing O as a main component was applied and the baking temperature was changed from 640 ° C. to 620 ° C. As a result, the inductance was 0.56 μH, Rmax was 2.2 μm. As a result of automatic mounting using this multilayer chip EMI removal filter, a mounting yield of 99.997% was obtained.

【0012】 この実施例は、ガラス組成を変えても、高融点ガラス1を下層に、低融点ガラ ス層2を上層に形成したものであれば実施例1と同様の効果が得られることを示 している。In this example, even if the glass composition is changed, the same effect as in Example 1 can be obtained if the high melting point glass 1 is formed in the lower layer and the low melting point glass layer 2 is formed in the upper layer. Showing.

【0013】[0013]

【実施例3】 実施例1において、ガラスの焼き付け温度を620℃としたこと以外は、実施 例1と同様に行った結果、インダクタンスは0.54μHであり、Rmaxは2 .5μmであった。この積層チップEMI除去フィルタを用いて自動装着した結 果、99.996%の実装歩留まりが得られた。Example 3 As a result of the same procedure as in Example 1 except that the glass baking temperature was set to 620 ° C., the inductance was 0.54 μH and the Rmax was 2. It was 5 μm. As a result of automatic mounting using this multilayer chip EMI removal filter, a mounting yield of 99.996% was obtained.

【0014】 この実施例は、実施例1の構成で、ガラスの焼き付け温度を変えても同様の効 果が得られることを示している。This example shows that, with the configuration of Example 1, the same effect can be obtained even if the baking temperature of glass is changed.

【0015】[0015]

【比較例1】 実施例1において、第1のガラスペーストと第2のガラスペーストに変えて、 前記第3のガラスペーストのみで一層塗布し、620℃で焼き付けたこと以外は 、実施例1と同様に行った結果、インダクタンスは0.54μHであり、Rma xは5.5μmであった。この積層チップEMI除去フィルタを用いて自動装着 した結果、99.980%の実装歩留まりが得られた。[Comparative Example 1] Example 1 was the same as Example 1 except that the first glass paste and the second glass paste were changed to the first glass paste, and only the third glass paste was applied one layer and baked at 620 ° C. As a result of carrying out similarly, the inductance was 0.54 μH and the Rmax was 5.5 μm. As a result of automatic mounting using this multilayer chip EMI removal filter, a mounting yield of 99.980% was obtained.

【0016】 この例においては、インダクタンスは0.54μHであり、所定の値が得られ たが、Rmaxは5.5μmとなり、この結果実装歩留まりが悪くなった。すな わち、ガラス組成に対する焼き付け温度は適正であったが、表面粗さが粗く、好 ましくない結果が得られた。In this example, the inductance was 0.54 μH, and a predetermined value was obtained, but Rmax was 5.5 μm, and as a result, the mounting yield was poor. That is, the baking temperature was appropriate for the glass composition, but the surface roughness was rough and unfavorable results were obtained.

【0017】[0017]

【比較例2】 実施例1において、第1のガラスペーストと第2のガラスペーストに変えて、 前記第3のガラスペーストのみで一層塗布し、640℃で焼き付けたこと以外は 、実施例1と同様に行った結果、インダクタンスは0.50μHであり、Rma xは2.5μmであった。この積層チップEMI除去フィルタを用いて自動装着 した結果、99.995%の実装歩留まりが得られた。[Comparative Example 2] Comparative Example 2 was repeated except that the first glass paste and the second glass paste were changed to the first glass paste, and only the third glass paste was applied one layer and baked at 640 ° C. As a result of carrying out similarly, the inductance was 0.50 μH and the Rmax was 2.5 μm. As a result of automatic mounting using this laminated chip EMI removal filter, a mounting yield of 99.995% was obtained.

【0018】 この例においては、Rmaxは2.5μmであり、この結果実装歩留まりが良 くなったが、インダクタンスは0.50μHであり、所定の値が取得できず好ま しくない。すなわち、ガラス成分のセラミック層への拡散がインダクタンスの低 下をもたらし、好ましくない結果が得られた。In this example, Rmax is 2.5 μm, and the mounting yield is improved as a result, but the inductance is 0.50 μH, and the predetermined value cannot be obtained, which is not preferable. That is, the diffusion of the glass component into the ceramic layer brings about a reduction in the inductance, and an unfavorable result was obtained.

【0019】[0019]

【考案の効果】[Effect of device]

本考案によって、セラミック層にガラス層が拡散することによる特性の低下を 防ぎ、かつガラス層の表面を平滑にし、自動装着のハンドリングミスを防止する ことが可能になり、特性向上と実装歩留まり向上等にその効果は大きい。 According to the present invention, it is possible to prevent the deterioration of the characteristics due to the diffusion of the glass layer into the ceramic layer, and to smooth the surface of the glass layer to prevent the handling mistake of automatic mounting, improving the characteristics and the mounting yield. The effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】積層チップEMI除去フィルタの部分断面図で
ある。
FIG. 1 is a partial cross-sectional view of a multilayer chip EMI removal filter.

【図2】積層チップEMI除去フィルタの斜視図であ
る。
FIG. 2 is a perspective view of a multilayer chip EMI removal filter.

【符号の説明】[Explanation of symbols]

1 高融点ガラス層 2 低融点ガラス層 3 ノンコンタクト端子(NC端子) 4 入力端子(IN端子) 5 磁器 6 出力端子(OUT端子) 7 グランド端子(G端子) 8 誘電体磁器 9 磁性体磁器 10 ガラス層 11 積層チップEMI除去フィルタ 1 high melting glass layer 2 low melting glass layer 3 non-contact terminal (NC terminal) 4 input terminal (IN terminal) 5 porcelain 6 output terminal (OUT terminal) 7 ground terminal (G terminal) 8 dielectric porcelain 9 magnetic porcelain 10 Glass layer 11 Multilayer chip EMI removal filter

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 誘電体磁器と磁性体磁器とを含む積層体
内にインダクタとコンデンサを内設し、積層体側面に入
力端子と出力端子とグランド端子とノンコンタクト端子
等の外部端子電極を形成した積層チップEMI除去フィ
ルタにおいて、ノンコンタクト端子を形成した積層体側
面に、ノンコンタクト端子を覆って高融点ガラス層を形
成し、その上に低融点ガラス層を形成したことを特徴と
する積層チップEMI除去フィルタ。
1. An inductor and a capacitor are internally provided in a laminated body including a dielectric ceramic and a magnetic ceramic, and external terminal electrodes such as an input terminal, an output terminal, a ground terminal and a non-contact terminal are formed on a side surface of the laminated body. In the multilayer chip EMI removal filter, a high melting point glass layer is formed on the side surface of the laminated body on which the non-contact terminal is formed so as to cover the non-contact terminal, and a low melting point glass layer is formed thereon. Removal filter.
JP1993014650U 1993-03-04 1993-03-04 Multilayer chip EMI removal filter Expired - Lifetime JP2595982Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993014650U JP2595982Y2 (en) 1993-03-04 1993-03-04 Multilayer chip EMI removal filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993014650U JP2595982Y2 (en) 1993-03-04 1993-03-04 Multilayer chip EMI removal filter

Publications (2)

Publication Number Publication Date
JPH0670227U true JPH0670227U (en) 1994-09-30
JP2595982Y2 JP2595982Y2 (en) 1999-06-02

Family

ID=11867085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993014650U Expired - Lifetime JP2595982Y2 (en) 1993-03-04 1993-03-04 Multilayer chip EMI removal filter

Country Status (1)

Country Link
JP (1) JP2595982Y2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256758A (en) * 2011-06-09 2012-12-27 Tdk Corp Electronic component and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256758A (en) * 2011-06-09 2012-12-27 Tdk Corp Electronic component and manufacturing method of the same
US9496088B2 (en) 2011-06-09 2016-11-15 Tdk Corporation Electronic component and method of manufacturing electronic component

Also Published As

Publication number Publication date
JP2595982Y2 (en) 1999-06-02

Similar Documents

Publication Publication Date Title
US6478920B1 (en) Chip-type circuit component and method of manufacturing the same
JP2000058376A (en) Ceramic capacitor
JPS60244097A (en) Hybrid electronic circuit
JPH0670227U (en) Multilayer chip EMI removal filter
JPH0660114U (en) Multilayer chip inductor
KR20020090852A (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JPH0562003U (en) Chip type electronic parts
JPS61139018A (en) Formation of electrode for external connection of chip type electronic component
JPH0328589Y2 (en)
JPH0595031U (en) Composite ceramic electronic components
JPH1027712A (en) Large-current multilayer chip inductor
JPH06124850A (en) Laminated composite electronic component
JPH041704Y2 (en)
JPS6028144Y2 (en) hybrid integrated circuit
JPS6322665Y2 (en)
JPH0312446B2 (en)
JPH0494517A (en) Manufacture of laminated electronic component
JPH05283280A (en) Chip-shaped laminated ceramic capacitor
JPH0660134U (en) Multilayer chip EMI removal filter
JP2516533Y2 (en) Multilayer inductor
JP2588111Y2 (en) Multilayer composite electronic components
JP2533603Y2 (en) LC composite parts
JPH0115157Y2 (en)
JPH0634229U (en) LC composite parts
JPH0572087B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990309