JPH0660134U - Multilayer chip EMI removal filter - Google Patents

Multilayer chip EMI removal filter

Info

Publication number
JPH0660134U
JPH0660134U JP367493U JP367493U JPH0660134U JP H0660134 U JPH0660134 U JP H0660134U JP 367493 U JP367493 U JP 367493U JP 367493 U JP367493 U JP 367493U JP H0660134 U JPH0660134 U JP H0660134U
Authority
JP
Japan
Prior art keywords
terminal
removal filter
multilayer chip
emi removal
emi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP367493U
Other languages
Japanese (ja)
Other versions
JP2600127Y2 (en
Inventor
健一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1993003674U priority Critical patent/JP2600127Y2/en
Publication of JPH0660134U publication Critical patent/JPH0660134U/en
Application granted granted Critical
Publication of JP2600127Y2 publication Critical patent/JP2600127Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 低コストで生産性および歩留りが良く、高い
EMI除去効果を有し、実装時における方向性の問題の
ない積層チップEMI除去フィルタの提供。 【構成】 まず、厚さ60μmのNi-Zn-Cuフェライト系の
セラミックグリーンシートにスルーホール4を形成し、
Agを主成分とする導体ペーストを用い、スクリーン印刷
法でコイル導体パターン5および容量形成用電極パター
ン6を印刷する。次いで、これらのシートを、容量形成
用電極パターン6がコイル導体パターン5によって構成
されるコイルの周回パターン間に挿入されるように積層
し圧着する。次に、得られた積層体を 900℃で1Hr焼成
した後、内部電極導出端面および側面に、Agを主成分と
する電極ペーストを塗布し、 600℃で10分間焼付けを行
って外部端子電極(IN端子1、 OUT端子2、 G端子3)
を形成する。次いで、上記外部端子電極の表面にNiメッ
キおよびハンダメッキを行う。
(57) [Abstract] [PROBLEMS] To provide a multilayer chip EMI removal filter that has low cost, good productivity and yield, has a high EMI removal effect, and has no problem in directionality during mounting. [Structure] First, a through hole 4 is formed in a Ni-Zn-Cu ferrite-based ceramic green sheet having a thickness of 60 μm,
The conductor paste containing Ag as a main component is used to print the coil conductor pattern 5 and the capacitance forming electrode pattern 6 by screen printing. Next, these sheets are laminated and pressure-bonded so that the capacitance forming electrode pattern 6 is inserted between the winding patterns of the coil constituted by the coil conductor pattern 5. Next, after firing the obtained laminated body for 1 hour at 900 ° C., an electrode paste containing Ag as a main component is applied to the internal electrode lead-out end faces and side faces, and baked at 600 ° C. for 10 minutes to form external terminal electrodes ( IN terminal 1, OUT terminal 2, G terminal 3)
To form. Next, the surface of the external terminal electrode is plated with Ni and solder.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、デジタル回路などにおけるEMI対策用の積層チップEMI除去フ ィルタに関し、さらに詳しくは、外部端子電極として接続端子であるIN端子お よびOUT端子、ならびに接地端子であるG端子を有してなる3端子構造の積層 チップEMI除去フィルタに関する。 The present invention relates to a multilayer chip EMI removal filter for EMI countermeasures in digital circuits and the like. More specifically, it has an IN terminal and an OUT terminal which are connection terminals as external terminal electrodes, and a G terminal which is a ground terminal. And a laminated chip EMI removal filter having a three-terminal structure.

【0002】[0002]

【従来の技術】[Prior art]

近年、電子デバイスは急激にデジタル化が進み、これに伴ってデジタル回路に おいて発生する高周波ノイズによる障害(EMI)が問題となり、そのため、従 来の技術では、デジタル信号ラインにEMI除去フィルタを組み込むことなどに よりEMIの除去を図っていた。 In recent years, electronic devices have been rapidly digitized, and along with this, a problem (EMI) due to high frequency noise generated in a digital circuit becomes a problem. Therefore, in the conventional technology, an EMI removal filter is provided in a digital signal line. The EMI was removed by incorporating it.

【0003】 上記デジタル回路などにおけるEMIの対策用フィルタとしては、一般に3端 子構造(IN端子、OUT端子、G端子)のものが用いられており、現在、この 3端子構造のEMI除去フィルタは様々な方法で製造されているが、中でも小型 、面実装などのメリットを有する積層技術を用いて製造された積層チップEMI 除去フィルタが今後の主流になるものと考えられる。As a filter for preventing EMI in the above digital circuit, a filter with a three-terminal structure (IN terminal, OUT terminal, G terminal) is generally used, and at present, this EMI removal filter with a three-terminal structure is used. Although manufactured by various methods, it is considered that the multilayer chip EMI removal filter manufactured by using the stacking technology, which has advantages such as small size and surface mounting, will become the mainstream in the future.

【0004】 このような積層技術を用いて製造された3端子構造の積層チップEMI除去フ ィルタは、図5に示すように、セラミックシートを積層することによって構成さ れた積層体8の端面および側面に、外部端子電極としてそれぞれ接続端子(IN 端子1、OUT端子2)、および接地端子(G端子3)を有してなるものである 。As shown in FIG. 5, a laminated chip EMI removing filter having a three-terminal structure manufactured by using such a laminating technique, as shown in FIG. 5, has an end surface of a laminated body 8 formed by laminating ceramic sheets and On the side surface, connection terminals (IN terminal 1, OUT terminal 2) and a ground terminal (G terminal 3) are provided as external terminal electrodes, respectively.

【0005】 また、現在までに開発されている上記積層チップEMI除去フィルタは、原料 および回路構成によって分類することができる。すなわち、原料によって分類す ると、1種類のセラミック絶縁材料(誘電体または磁性体)によって構成された ものと、2種類以上の材料を複合化して構成されたものとに分けることができ、 回路構成によって分類すると、集中定数型(T型3次、π型3次)のものと、分 布定数型のものとに分けることができる。Further, the multilayer chip EMI removal filters that have been developed so far can be classified according to raw materials and circuit configurations. In other words, when classified by raw material, it can be divided into one made of one type of ceramic insulating material (dielectric or magnetic substance) and one made of a composite of two or more types of materials. If classified according to the configuration, it can be classified into a lumped constant type (T-type cubic and π-type cubic) and a distribution constant type.

【0006】[0006]

【考案が解決しようとする課題】[Problems to be solved by the device]

しかしながら、上記のように原料および回路構成によって分類される従来の3 端子構造の積層チップEMI除去フィルタには、それぞれ以下に示すような問題 点があった。 However, the conventional laminated chip EMI removal filters having a three-terminal structure classified by the raw material and the circuit configuration as described above have the following problems, respectively.

【0007】 まず、2種類以上の材料を複合化して構成された複合タイプの積層チップEM I除去フィルタは、例えば図6に示すように、誘電体材料9(コンデンサ部を構 成)と磁性体材料10(インダクタ部を構成)とを複合化することによって構成 することができる。このような積層チップEMI除去フィルタには、コンデンサ 部およびインダクタ部の設計の自由度が高く、高容量、高インダクタンスの取得 が容易であるというメリットはあるが、異種材料の同時焼成を行うため技術的な 難易度が高く、歩留り低下や高コスト化などが避けられないという問題点があっ た。First, as shown in FIG. 6, for example, a composite type multilayer chip EMI removal filter configured by compounding two or more kinds of materials has a dielectric material 9 (constituting a capacitor portion) and a magnetic material. It can be constructed by compounding the material 10 (which constitutes the inductor portion). Such a multilayer chip EMI elimination filter has the advantage that it has a high degree of freedom in designing the capacitor section and the inductor section, and that it is easy to obtain high capacity and high inductance, but it is a technology that uses simultaneous firing of different materials. However, there is a problem that the yield is low and the cost is high.

【0008】 また、近年の信号の高周波化への移行により、特に信号ラインのEMI対策に 用いられるフィルタには、高容量や高インダクタンスが必要とされなくなったた め、上記複合タイプのメリットは少なくなっている。In addition, with the recent shift to higher frequencies of signals, filters used for EMI countermeasures for signal lines in particular do not require high capacitance or high inductance, so the merit of the above composite type is small. Has become.

【0009】 一方、1種類の材料によって構成された積層チップEMI除去フィルタは、例 えば図7や図8に示すように、一種類の絶縁性材料11によって構成することが できる。このような積層チップEMI除去フィルタには、製造過程における技術 的な難易度が低いため、歩留りやコスト面において上記複合タイプのものより有 利であるという利点がある。On the other hand, the multilayer chip EMI removal filter made of one type of material can be made of one type of insulating material 11 as shown in FIGS. 7 and 8, for example. Such a multilayer chip EMI elimination filter has an advantage that it is more advantageous in terms of yield and cost than the above-mentioned composite type because the technical difficulty in the manufacturing process is low.

【0010】 また、このような1種類の材料を積層して構成された積層チップEMI除去フ ィルタには、図10(T型3次)や図11(π型3次)に示すように、コンデン サ部とインダクタ部とが独立した集中定数型の回路構成のものと、図9に示すよ うなインダクタンスと容量が分散した分布定数型の回路構成のものとがあるが、 一般に分布定数型の回路構成のもののほうが集中定数型の回路構成のものよりも ノイズ除去効果が高いため、分布定数型の回路構成のEMI除去フィルタが数多 く提案されている。In addition, as shown in FIG. 10 (T-type third order) and FIG. 11 (π-type third order), a multilayer chip EMI removal filter configured by stacking one kind of material as described above is There are a lumped constant type circuit configuration in which the capacitor section and the inductor section are independent, and a distributed constant type circuit configuration in which the inductance and capacitance are dispersed as shown in Fig. 9. Since the noise elimination effect of the circuit configuration is higher than that of the lumped constant type circuit configuration, many EMI elimination filters of the distributed constant type circuit configuration have been proposed.

【0011】 しかしながら、図7に示すような構造(側面への引き出し部を有する容量形成 用電極パターン6とコイルを構成する周回パターンであるコイル導体パターン5 との間で分布的に容量を取得する)からなる分布定数型の回路構成の積層チップ EMI除去フィルタには、得られる容量値が低いという問題点があった。なお、 この問題点を補うため、容量形成用電極と周回パターンとの間隔を狭める(ダミ ーを減らす)と、コイルにおいて発生する磁束に干渉してインダクタンス値が大 きく変化し、適当なLCの定数を得るための設計を行うことが極めて困難である という問題点があった。However, the structure as shown in FIG. 7 (capacitance is acquired in a distributed manner between the capacitor-forming electrode pattern 6 having the side surface lead-out portion and the coil conductor pattern 5 which is the winding pattern forming the coil). In the multilayer chip EMI removal filter having the distributed constant type circuit configuration of (1), the obtained capacitance value is low. In order to compensate for this problem, if the space between the capacitance forming electrode and the winding pattern is narrowed (damage is reduced), the inductance value will change greatly due to the interference with the magnetic flux generated in the coil, and a suitable LC There is a problem that it is extremely difficult to design to obtain the constant.

【0012】 また、図8に示すような構造(コイル導体パターン5に容量形成用電極パター ン6を近接させて容量を取得する)の分布定数型の回路構成の積層チップEMI 除去フィルタにも、得られる容量値が低いという問題点があった。なお、この問 題点を補うため、コイル導体パターン5と容量形成用電極パターン6との距離を 近付けると、印刷時の導体パターンの滲みなどにより、IN−OUTの信号側と Gの接地側との絶縁不良が生じ易くなってしまうという問題点があった。Further, a multilayer chip EMI removal filter having a distributed constant type circuit configuration having a structure as shown in FIG. 8 (capacitance forming electrode pattern 6 is brought close to the coil conductor pattern 5 to obtain a capacitance) is also provided. There is a problem that the obtained capacity value is low. In order to make up for this problem, if the coil conductor pattern 5 and the capacitance-forming electrode pattern 6 are brought close to each other, the IN-OUT signal side and the G ground side may be affected by bleeding of the conductor pattern during printing. However, there is a problem that the insulation failure is likely to occur.

【0013】 さらに、このEMI除去フィルタは容量形成用電極が線状であるため、本来の 回路(図9)にインダクタ成分が付加して図12に示すような回路になりやすく 、ノイズ除去効果が損なわれてしまう危険性が高いという問題点があった。Further, since the capacitance forming electrode of this EMI removal filter is linear, an inductor component is added to the original circuit (FIG. 9) to easily form a circuit as shown in FIG. There was a problem that there was a high risk of damage.

【0014】 さらにまた、このEMI除去フィルタは、接地電極が部品における一方の側面 にしか形成されないため方向性があり、製造が困難である上製造コストが高く、 しかも基板への実装時における実装方向ミスによる不良が発生しやすいという問 題点があった。Furthermore, this EMI removal filter is directional because the ground electrode is formed only on one side surface of the component, which makes it difficult to manufacture and the manufacturing cost is high. Moreover, the mounting direction when mounting on a substrate is high. There was a problem that defects due to mistakes were likely to occur.

【0015】 なお、図8に示すEMI除去フィルタの変形として、容量形成用電極をコイル 導体パターンの間にうつしたものもあるが、このような構造とすることより上記 絶縁の問題はなくなるが、接地電極側に加わるインダクタ成分の問題や方向性の 問題は解決しない。As a modification of the EMI removal filter shown in FIG. 8, there is also one in which a capacitance forming electrode is transferred between coil conductor patterns, but such a structure eliminates the above problem of insulation. It does not solve the problem of the inductor component added to the ground electrode side or the problem of directionality.

【0016】 そこで本考案は、上記従来の技術の問題点を解決し、低コストで生産性および 歩留りが良く、高いEMI除去効果を有し、実装時における方向性の問題のない 積層チップEMI除去フィルタを提供することを目的とする。Therefore, the present invention solves the problems of the above-mentioned conventional techniques, has a low cost, a high productivity and a high yield, has a high EMI removal effect, and has no problem in the directionality at the time of mounting. Intended to provide a filter.

【0017】[0017]

【課題を解決するための手段】[Means for Solving the Problems]

本考案者は、上記目的を達成するために鋭意研究した結果、全体を同一のセラ ミック絶縁材料によって構成し、容量形成用電極をコイルの周回パターンの間に 形成して分布定数型の回路を構成することにより、上記課題が解決されることを 見い出し、本考案に到達した。 As a result of earnest research to achieve the above-mentioned object, the present inventor has made a distributed constant type circuit by entirely forming the same ceramic insulating material and forming a capacitor-forming electrode between coil winding patterns. The inventors have found that the above problems can be solved by the configuration, and arrived at the present invention.

【0018】 すなわち、本考案は、絶縁体内部にらせん状のコイルおよび容量形成用電極が 埋設され、外部端子電極として接続端子であるIN端子およびOUT端子、なら びに接地端子であるG端子を有してなる3端子構造の積層チップEMI除去フィ ルタであって、前記絶縁体が一種類のセラミック絶縁材料からなり、容量形成用 電極がコイルの周回パターン間に形成され、分布定数型の回路が構成されている ことを特徴とする積層チップEMI除去フィルタを提供するものである。That is, according to the present invention, a spiral coil and a capacitance forming electrode are embedded inside an insulator, and an IN terminal and an OUT terminal which are connection terminals and a G terminal which is a ground terminal are provided as external terminal electrodes. In the multilayer chip EMI removal filter having a three-terminal structure, the insulator is made of one kind of ceramic insulating material, the capacitance forming electrode is formed between the coil winding patterns, and a distributed constant type circuit is formed. The present invention provides a laminated chip EMI removal filter characterized by being configured.

【0019】[0019]

【作用】[Action]

本考案の積層チップEMI除去フィルタは、全体が同一のセラミック絶縁材料 からなり(例えばフェライト、酸化チタン、ガラスセラミックスなど)、容量形 成用電極はコイルの周回パターンの間に必要に応じて1〜複数ケ所に形成され、 複数の箇所で容量を形成するものである。そのため、全体としては分布定数型の 回路構成となり、その等価回路図は図9に示す通りである。 The multilayer chip EMI removal filter of the present invention is made of the same ceramic insulating material as a whole (for example, ferrite, titanium oxide, glass ceramics, etc.), and the capacitance-forming electrodes are arranged between the coil winding patterns from 1 to 1 if necessary. The capacitor is formed at a plurality of places and the capacitor is formed at a plurality of places. Therefore, the circuit configuration is a distributed constant type as a whole, and its equivalent circuit diagram is as shown in FIG.

【0020】 上記のような構成からなる本考案の積層チップEMI除去フィルタは、容量が 積層された絶縁性セラミックシートの層間で取得されるため、EMI対策に必要 な容量値を十分に得ることができる。これは、通常、グリーンシート法や印刷法 などで形成されるセラミック層は10μm〜数十μm程度と薄いためである。Since the multilayer chip EMI removal filter of the present invention having the above-described configuration has the capacitance obtained between the layers of the laminated insulating ceramic sheets, it is possible to obtain a sufficient capacitance value necessary for EMI countermeasures. it can. This is because the ceramic layer formed by the green sheet method or printing method is usually as thin as about 10 μm to several tens of μm.

【0021】 また、本考案の積層チップEMI除去フィルタは、容量形成用電極の数や多少 の幅の変化などで取得容量値を変化させることができるため、そ設計が極めて容 易であり、しかも容量値の設計変更に伴うインダクタンス値の変化が少ないため 、インダクタンス値の設計も容易である。In addition, the multilayer chip EMI removal filter of the present invention can change the acquired capacitance value by changing the number of the capacitance forming electrodes or the width of the capacitance forming electrodes, so that the design is extremely easy and Since the change in the inductance value due to the change in the design of the capacitance value is small, the design of the inductance value is easy.

【0022】 さらに、本考案のEMI除去フィルタを構成する絶縁性のセラミック層は、積 層コンデンサなどで絶縁層としての実績があり、絶縁不良は発生しにくい。さら にまた、本考案のEMI除去フィルタに内設される容量形成用電極パターンは、 幅が広く接地部(接地端子電極)までの距離も短いため、インダクタ成分が付加 しにくく、ノイズ対策効果が大きい。Furthermore, the insulating ceramic layer that constitutes the EMI removal filter of the present invention has a proven record as an insulating layer in a multilayer capacitor and the like, and insulation failure is unlikely to occur. Furthermore, since the capacitance forming electrode pattern provided in the EMI removal filter of the present invention has a wide width and a short distance to the grounding portion (grounding terminal electrode), it is difficult to add an inductor component and the noise countermeasure effect is reduced. large.

【0023】 さらにまた、本考案のEMI除去フィルタは、内設される容量形成用電極パタ ーンが部品における両側面に引き出され、部品両側面に接地端子電極が形成され る(対象構造である)ため、生産および実装時における方向性の問題はない。Furthermore, in the EMI elimination filter of the present invention, the internally formed capacitance forming electrode pattern is drawn out to both side surfaces of the component, and the ground terminal electrodes are formed on both side surfaces of the component (the target structure is a target structure). Therefore, there is no problem of directionality during production and mounting.

【0024】 以下、実施例により本考案をさらに詳細に説明する。しかし本考案の範囲は以 下の実施例により制限されるものではない。Hereinafter, the present invention will be described in more detail with reference to examples. However, the scope of the present invention is not limited by the following embodiments.

【0025】[0025]

【実施例】【Example】

本考案の積層チップEMI除去フィルタのグリーンシート法による製造方法の 一例を以下に示す。 An example of a method of manufacturing the laminated chip EMI removal filter of the present invention by the green sheet method is shown below.

【0026】 まず、Ni−Zn−Cuフェライトからなるセラミック絶縁材料、ポリビニル ブチラール樹脂、および溶剤(トルエン、エタノール、IPAの混合物)を混合 して得たスラリーを用い、ドクターブレード法によって厚さ60μmのセラミック グリーンシート7を製造した。First, a slurry obtained by mixing a ceramic insulating material made of Ni—Zn—Cu ferrite, polyvinyl butyral resin, and a solvent (a mixture of toluene, ethanol, and IPA) was used, and a slurry having a thickness of 60 μm was obtained by a doctor blade method. A ceramic green sheet 7 was manufactured.

【0027】 次いで、上記グリーンシート7に、図2に示すように、所定の位置に層間接続 用のスルーホール4を形成し、さらにAgを主成分とする導体ペーストを用い、 スクリーン印刷法によってコイル導体パターン5および容量形成用電極パターン 6を印刷した。Next, as shown in FIG. 2, through holes 4 for interlayer connection are formed on the green sheet 7 at predetermined positions, and a conductor paste containing Ag as a main component is further used to form a coil by a screen printing method. The conductor pattern 5 and the capacitor forming electrode pattern 6 were printed.

【0028】 なお、本実施例においては上記印刷パターンを図2(a)ないし(h)に示す 8種類としたが、図2(b)および(c)を図2(g)および(h)とすると、 図2(d)および(e)は兼用することができるため、印刷パターンは4種類と なり、生産効率の向上を図ることができる。また、通常、グリーンシート上には 多数個の印刷パターンが形成されるが(多数個取り)、本実施例においては便宜 上チップ1個分の印刷パターンをグリーンシート上に形成した場合を示した。In this embodiment, the print patterns are eight types shown in FIGS. 2A to 2H, but FIGS. 2B and 2C are shown in FIGS. 2G and 2H. 2D and 2E can be combined, the number of print patterns becomes four, and the production efficiency can be improved. Further, usually, a large number of print patterns are formed on the green sheet (multi-take), but in the present embodiment, a case where a print pattern for one chip is formed on the green sheet is shown for convenience. .

【0029】 次に、上記印刷パターンが形成されたシート、および印刷パターンが形成され ていないシートを、次のような構成で積層した。まず、ダミーシートとして印刷 パターンが形成されていないグリーンシート7を5層積層し、その上に図2(f )、(d)、(c)、(b)、(e)、(d)、(c)、(b)および(a)に 示すシート7を順次積層し、さらにその上にダミーシートとして印刷パターンが 形成されていないグリーンシート7を5層積層した(図3)。Next, the sheet on which the print pattern was formed and the sheet on which the print pattern was not formed were laminated in the following constitution. First, as a dummy sheet, five layers of the green sheet 7 on which the printing pattern is not formed are laminated, and on top of that, FIG. 2 (f), (d), (c), (b), (e), (d), The sheets 7 shown in (c), (b) and (a) were sequentially laminated, and further five green sheets 7 having no printed pattern as a dummy sheet were laminated thereon as a dummy sheet (FIG. 3).

【0030】 次いで、これを 100℃、 200kg/cm2 で60秒間加圧して圧着し、コイル導体パ ターン5によって構成されたコイル末端部、および容量形成用電極パターン6の 端部(引き出し部の端部)が一対の対向する端面および一対の対向する側面に導 出された積層体8を得た(図4)。なお、上記のように通常の多数個取りの場合 には圧着後にチップサイズへの裁断が行われる。Then, this is pressed at 100 ° C. and 200 kg / cm 2 for 60 seconds to be pressure-bonded, and the coil end portion constituted by the coil conductor pattern 5 and the end portion of the capacitance forming electrode pattern 6 (of the lead-out portion) Thus, a laminated body 8 whose end portions were guided to the pair of opposed end surfaces and the pair of opposed side surfaces was obtained (FIG. 4). In the case of the normal multi-cavity production as described above, cutting to the chip size is performed after pressure bonding.

【0031】 次に、得られた積層体8を 900℃で1時間焼成した後、積層体8における内部 電極導出端面および側面に、Agを主成分としガラスフリットを含む電極ペース トを塗布し、 600℃で10分間焼付けを行って外部端子電極(IN端子1、OUT 端子2、G端子3)を形成した(図5)。次いで、上記外部端子電極の表面にN iメッキおよびハンダメッキを行い、本考案の積層チップEMI除去フィルタを 得た(図1)。Next, after the obtained laminated body 8 is baked at 900 ° C. for 1 hour, an electrode paste containing Ag f as a main component and containing glass frit is applied to the internal electrode leading end surface and the side surface of the laminated body 8. External terminal electrodes (IN terminal 1, OUT terminal 2, G terminal 3) were formed by baking at 600 ° C for 10 minutes (Fig. 5). Then, the surface of the external terminal electrode was plated with Ni and solder to obtain the multilayer chip EMI removal filter of the present invention (FIG. 1).

【0032】[0032]

【考案の効果】[Effect of device]

本考案の積層チップEMI除去フィルタは、低コストで生産性および歩留り良 く製造することができる。また、本考案の積層チップEMI除去フィルタは、E MI除去効果が高く、生産および実装時における方向性の問題がない。 The multilayer chip EMI removal filter of the present invention can be manufactured at low cost with high productivity and yield. Further, the multilayer chip EMI removal filter of the present invention has a high EMI removal effect and does not have a problem of directionality during production and mounting.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の積層チップEMI除去フィルタの一例
を示す透視斜視図である。
FIG. 1 is a perspective view showing an example of a multilayer chip EMI removal filter of the present invention.

【図2】本考案の積層チップEMI除去フィルタの一例
を構成する印刷パターンが印刷されたシートを示す平面
図である。
FIG. 2 is a plan view showing a sheet on which a print pattern constituting an example of the multilayer chip EMI removal filter of the present invention is printed.

【図3】図2に示すシートの積層態様を示す積層体の分
解斜視図である。
FIG. 3 is an exploded perspective view of a laminated body showing a laminated aspect of the sheets shown in FIG.

【図4】図2に示すシートを積層および圧着して得た積
層体を示す斜視図である。
FIG. 4 is a perspective view showing a laminated body obtained by laminating and press-bonding the sheets shown in FIG.

【図5】3端子構造の積層チップEMI除去フィルタの
外観を示す斜視図である。
FIG. 5 is a perspective view showing the appearance of a multilayer chip EMI removal filter having a three-terminal structure.

【図6】集中定数型の回路構成の積層チップEMI除去
フィルタの一例を構成する積層体の分解斜視図である。
FIG. 6 is an exploded perspective view of a laminated body that constitutes an example of a laminated chip EMI removal filter having a lumped constant circuit configuration.

【図7】分布定数型の回路構成の積層チップEMI除去
フィルタの一例を構成する積層体の分解斜視図である。
FIG. 7 is an exploded perspective view of a laminated body that constitutes an example of a laminated chip EMI removal filter having a distributed constant type circuit configuration.

【図8】分布定数型の回路構成の積層チップEMI除去
フィルタの別の一例を構成する積層体の分解斜視図であ
る。
FIG. 8 is an exploded perspective view of a laminated body that constitutes another example of the laminated chip EMI removal filter of the distributed constant type circuit configuration.

【図9】分布定数型の回路の一例を示す回路図である。FIG. 9 is a circuit diagram showing an example of a distributed constant type circuit.

【図10】集中定数型の回路の一例を示す回路図であ
る。
FIG. 10 is a circuit diagram showing an example of a lumped constant type circuit.

【図11】集中定数型の回路の別の一例を示す回路図で
ある。
FIG. 11 is a circuit diagram showing another example of a lumped constant circuit.

【図12】図9の回路にインダクタ成分が付加した回路
を示す回路図である。
12 is a circuit diagram showing a circuit in which an inductor component is added to the circuit of FIG.

【符号の説明】[Explanation of symbols]

1‥‥‥IN端子 2‥‥‥OUT端子 3‥‥‥G端子 4‥‥‥スルーホール 5‥‥‥コイル導体パターン 6‥‥‥容量形成用電極パターン 7‥‥‥グリーンシート 8‥‥‥積層体 9‥‥‥誘電体材料 10‥‥磁性体材料 11‥‥絶縁性材料 1 IN terminal 2 OUT terminal 3 G terminal 4 Through hole 5 Coil conductor pattern 6 ... Capacitor forming electrode pattern 7 ... Green sheet 8 ... Laminate 9: Dielectric material 10: Magnetic material 11: Insulating material

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 絶縁体内部にらせん状のコイルおよび容
量形成用電極が埋設され、外部端子電極として接続端子
であるIN端子およびOUT端子、ならびに接地端子で
あるG端子を有してなる3端子構造の積層チップEMI
除去フィルタであって、前記絶縁体が一種類のセラミッ
ク絶縁材料からなり、容量形成用電極がコイルの周回パ
ターン間に形成され、分布定数型の回路が構成されてい
ることを特徴とする積層チップEMI除去フィルタ。
1. A three-terminal structure in which a spiral coil and a capacitance-forming electrode are embedded inside an insulator, and which have IN terminals and OUT terminals which are connection terminals as external terminal electrodes, and G terminals which are ground terminals. Structured multilayer chip EMI
A laminated filter characterized by being a removal filter, wherein the insulator is made of one type of ceramic insulating material, and a capacitance forming electrode is formed between winding patterns of a coil to form a distributed constant type circuit. EMI removal filter.
JP1993003674U 1993-01-14 1993-01-14 Multilayer chip EMI removal filter Expired - Fee Related JP2600127Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993003674U JP2600127Y2 (en) 1993-01-14 1993-01-14 Multilayer chip EMI removal filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993003674U JP2600127Y2 (en) 1993-01-14 1993-01-14 Multilayer chip EMI removal filter

Publications (2)

Publication Number Publication Date
JPH0660134U true JPH0660134U (en) 1994-08-19
JP2600127Y2 JP2600127Y2 (en) 1999-10-04

Family

ID=11563976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993003674U Expired - Fee Related JP2600127Y2 (en) 1993-01-14 1993-01-14 Multilayer chip EMI removal filter

Country Status (1)

Country Link
JP (1) JP2600127Y2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039770A (en) * 2003-06-27 2005-02-10 Kyocera Corp Filter element and electronic module
JP2006222607A (en) * 2005-02-09 2006-08-24 Kyocera Corp Filter element and electronic module
JP2008078228A (en) * 2006-09-19 2008-04-03 Tdk Corp Laminated inductor
JP2017069408A (en) * 2015-09-30 2017-04-06 Tdk株式会社 Multilayer common mode filter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039770A (en) * 2003-06-27 2005-02-10 Kyocera Corp Filter element and electronic module
JP4659369B2 (en) * 2003-06-27 2011-03-30 京セラ株式会社 Filter element and electronic module
JP2006222607A (en) * 2005-02-09 2006-08-24 Kyocera Corp Filter element and electronic module
JP4530866B2 (en) * 2005-02-09 2010-08-25 京セラ株式会社 Filter element and electronic module
JP2008078228A (en) * 2006-09-19 2008-04-03 Tdk Corp Laminated inductor
JP2017069408A (en) * 2015-09-30 2017-04-06 Tdk株式会社 Multilayer common mode filter

Also Published As

Publication number Publication date
JP2600127Y2 (en) 1999-10-04

Similar Documents

Publication Publication Date Title
US5396201A (en) Dielectric filter having inter-resonator coupling including both magnetic and electric coupling
US5197170A (en) Method of producing an LC composite part and an LC network part
US6762654B1 (en) Delay line
JP2004180032A (en) Dielectric filter
JP2002093623A (en) Laminated inductor
JPH0660134U (en) Multilayer chip EMI removal filter
JP3126244B2 (en) High frequency LC composite parts
JP2003133174A (en) Method for manufacturing laminated electronic element
JPH05283284A (en) Chip-shaped filter for noise counter measures and its manufacture
JPH11205063A (en) Band stop filter component
JPH06204075A (en) Stacked ceramic electronic component for high frequency and its manufacture
JPH08264320A (en) Chip inductor array
JPH09260144A (en) Coil component and its manufacture
JP2542468Y2 (en) Laminated LC filter
JPH05308019A (en) Composite electronic part
JPH09199331A (en) Coil component and its manufacture
JP2700833B2 (en) Ceramic composite electronic component and method of manufacturing the same
JPH09199333A (en) Coil component and its manufacture
JPH11260647A (en) Composite part and manufacture thereof
JPH05308020A (en) Composite electronic part
JP2781095B2 (en) Method for manufacturing surface mount components
JPH0746075A (en) Lc composite parts
JPH11162782A (en) Laminated electronic part array
JP2001023823A (en) Laminated chip inductor
JPH06152300A (en) Laminated emi filter

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990706

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees