JP2593431B2 - 車速制御装置 - Google Patents
車速制御装置Info
- Publication number
- JP2593431B2 JP2593431B2 JP59154688A JP15468884A JP2593431B2 JP 2593431 B2 JP2593431 B2 JP 2593431B2 JP 59154688 A JP59154688 A JP 59154688A JP 15468884 A JP15468884 A JP 15468884A JP 2593431 B2 JP2593431 B2 JP 2593431B2
- Authority
- JP
- Japan
- Prior art keywords
- vehicle speed
- memory
- switch
- speed memory
- switch means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K31/00—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator
- B60K31/02—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically
- B60K31/04—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means
- B60K31/042—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator
- B60K31/045—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator in a memory, e.g. a capacitor
- B60K31/047—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism including an electric control system or a servomechanism in which the vehicle velocity affecting element is actuated electrically and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator in a memory, e.g. a capacitor the memory being digital
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Controls For Constant Speed Travelling (AREA)
- Control Of Throttle Valves Provided In The Intake System Or In The Exhaust System (AREA)
- Control Of Vehicle Engines Or Engines For Specific Uses (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ ［産業上の利用分野］ 本発明は、車輌の速度を記憶して、指示があると自動
的に車輌を記憶車速に維持するように制御する車速制御
装置に関し、特に記憶車速を複数にした車速制御装置に
関する。
的に車輌を記憶車速に維持するように制御する車速制御
装置に関し、特に記憶車速を複数にした車速制御装置に
関する。
［従来の技術］ 一般にこの種の装置では、現行の車輌速度をパルス数
として検出して、そのパルプ数に比例するアナログ電圧
を車速信号として得る。ドライバは所望の車輌速度に到
達した時、定速走行セットスイッチを操作してその時点
の車速信号を記憶回路にセット（記憶）する。車速制御
装置はセットされた車速信号を比較回路の一方の基準電
圧として参照し、それと現行の車輌速度との差に基づい
て、その差が零になる方向にスロットルバルブの開度を
調整する。
として検出して、そのパルプ数に比例するアナログ電圧
を車速信号として得る。ドライバは所望の車輌速度に到
達した時、定速走行セットスイッチを操作してその時点
の車速信号を記憶回路にセット（記憶）する。車速制御
装置はセットされた車速信号を比較回路の一方の基準電
圧として参照し、それと現行の車輌速度との差に基づい
て、その差が零になる方向にスロットルバルブの開度を
調整する。
この種の車輌用定速走行装置は、同一出願人の出願に
かかる特開昭53-127991号公報等で公知である。
かかる特開昭53-127991号公報等で公知である。
ところで、この種の従来の装置では車速が１種類のみ
しか記憶できない。したがって、例えば車速メモリに60
km/hを記憶してその車速で自動車速制御により運転を行
なっている状態から、40km/hに車速を変更する場合に
は、一担、車速制御を解除して車速を落とし、スピード
メータの表示が40km/hになったところで再度セットスイ
ッチを押して車速を記憶し、自動車速制御を再開する。
しかしながら、この種の車速変更操作はかなりめんどう
である。車輌は、走行する道路の状況に応じて、40km/
h,60km/h,80km/h,・・・と車速の上限が制限され、通常
この制限速度で走行することになるので、制限速度が変
われば車速を変更せざるを得ない。しかしながら、車速
を変更して新たに車速記憶を行なうと、記憶していた前
の車速データが消えてしまうので、元の車速に戻るに
は、もう一度煩わしい車速変更操作を行なわざるを得な
い。
しか記憶できない。したがって、例えば車速メモリに60
km/hを記憶してその車速で自動車速制御により運転を行
なっている状態から、40km/hに車速を変更する場合に
は、一担、車速制御を解除して車速を落とし、スピード
メータの表示が40km/hになったところで再度セットスイ
ッチを押して車速を記憶し、自動車速制御を再開する。
しかしながら、この種の車速変更操作はかなりめんどう
である。車輌は、走行する道路の状況に応じて、40km/
h,60km/h,80km/h,・・・と車速の上限が制限され、通常
この制限速度で走行することになるので、制限速度が変
われば車速を変更せざるを得ない。しかしながら、車速
を変更して新たに車速記憶を行なうと、記憶していた前
の車速データが消えてしまうので、元の車速に戻るに
は、もう一度煩わしい車速変更操作を行なわざるを得な
い。
上記の不都合を解決するには、複数の車速メモリを備え
て、複数の車速を記憶できる構成にすればよい。これで
あれば、予め希望する車速が記憶してある場合には、簡
単なスイッチ操作を行なうだけで車速変更を行ないう
る。
て、複数の車速を記憶できる構成にすればよい。これで
あれば、予め希望する車速が記憶してある場合には、簡
単なスイッチ操作を行なうだけで車速変更を行ないう
る。
［発明が解決しようとする課題］ しかしながら、車速メモリに記憶される車速は任意の
値であるから、前回車速メモリにどのような車速を記憶
したのかをドライバが憶えていなければ、記憶車速の再
現はできない。車速メモリが１つだけなら、それに記憶
した車速の値を憶えておくことは比較的簡単であるが、
車速メモリが複数、例えば３つになると、それらの各々
に記憶した車速を全て憶えているのは大変である。ま
た、第１の車速メモリに記憶したとドライバが思い込ん
だ車速が第２の車速メモリに記憶され、第１の車速メモ
リに他の車速が記憶されている、という事態が生じる可
能性があり、その場合には予想外の車速制御が行なわれ
て危険な運転状態に陥いるかもしれない。
値であるから、前回車速メモリにどのような車速を記憶
したのかをドライバが憶えていなければ、記憶車速の再
現はできない。車速メモリが１つだけなら、それに記憶
した車速の値を憶えておくことは比較的簡単であるが、
車速メモリが複数、例えば３つになると、それらの各々
に記憶した車速を全て憶えているのは大変である。ま
た、第１の車速メモリに記憶したとドライバが思い込ん
だ車速が第２の車速メモリに記憶され、第１の車速メモ
リに他の車速が記憶されている、という事態が生じる可
能性があり、その場合には予想外の車速制御が行なわれ
て危険な運転状態に陥いるかもしれない。
［発明の構成］ ［課題を解決するための手段］ 上述の不都合を解消するため、第１番の発明において
は，車輌のスロツトルバルブに結合された、スロットル
駆動手段（100）；車輌の速度に応じた電気信号を発生
する、車速検出手段（SWF）；複数の車速を実質上同時
に表示する機能を備える車速表示手段（DPS1,DSP2,DSP
3）；スイッチ手段（SWC,SWD,SWE）；および、複数の車
速メモリ（０−２）を備え各々の車速メモリの内容を前
記車速表示手段の当該車速メモリに割り当てられた位置
に表示する表示制御手段（PR1），前記スイッチ手段か
らの車速記憶指示（S2）があると所定の車速メモリに前
記車速検出手段の出力に応じた値を記憶する記憶制御手
段（PR2），前記スイツチ手段からの車速再生指示（S
3）があると所定の車速メモリに記憶された車速を読ん
でその値に応じて前記スロットル駆動手段を制御する車
速調整手段（PR3）、および、前記スイッチ手段からの
車速メモリ指定のための信号に応答して前記複数の車速
メモリの１つを前記所定の車速メモリに指定する車速メ
モリ選択手段（PR6）、を含む電子制御手段（CPU）；を
備える。
は，車輌のスロツトルバルブに結合された、スロットル
駆動手段（100）；車輌の速度に応じた電気信号を発生
する、車速検出手段（SWF）；複数の車速を実質上同時
に表示する機能を備える車速表示手段（DPS1,DSP2,DSP
3）；スイッチ手段（SWC,SWD,SWE）；および、複数の車
速メモリ（０−２）を備え各々の車速メモリの内容を前
記車速表示手段の当該車速メモリに割り当てられた位置
に表示する表示制御手段（PR1），前記スイッチ手段か
らの車速記憶指示（S2）があると所定の車速メモリに前
記車速検出手段の出力に応じた値を記憶する記憶制御手
段（PR2），前記スイツチ手段からの車速再生指示（S
3）があると所定の車速メモリに記憶された車速を読ん
でその値に応じて前記スロットル駆動手段を制御する車
速調整手段（PR3）、および、前記スイッチ手段からの
車速メモリ指定のための信号に応答して前記複数の車速
メモリの１つを前記所定の車速メモリに指定する車速メ
モリ選択手段（PR6）、を含む電子制御手段（CPU）；を
備える。
また、第２番の発明においては、車輌のスロツトルバ
ルブに結合された、スロットル駆動手段（100）；車輌
の速度に応じた電気信号を発生する、車速検出手段（SW
F）；複数の車速を実質上同時に表示する機能を備える
車速表示手段（DPS1,DPS2,DPS3）；スイツチ手段（SWC,
SWD,SWE）；および、複数の車速メモリ（０−２）を備
え各々の車速メモリの内容を前記車速表示手段の当該車
速メモリに割り当てられた位置に表示する表示制御手段
（PR1），前記スイッチ手段からの車速記憶指示（S2）
があると所定の車速メモリに前記車速検出手段の出力に
応じた値を記憶する記憶制御手段（PR2），前記スイツ
チ手段からの車速再生指示（S3）があると所定の車速メ
モリに記憶された車速を読んでその値に応じて前記スロ
ットル駆動手段を制御する車速調整手段（PR3）、およ
び、前記スイッチ手段からの車速メモリ指定のための信
号に応答して前記複数の車速メモリの１つを前記所定の
車速メモリに指定する車速メモリ選択手段（PR6）、を
含む電子制御手段（CPU）；を備え、 前記車速調整手段は（PR3）、前記スイッチ手段が車
速再生指示（S3）を発っしこれが所定時間以上持続する
と、その状態が持続する間、スロットルバルブの開度を
大きくする方向に、スロットル駆動手段を制御し；前記
記憶制御手段（PR2）は、前記スイッチ手段からの車速
再生指示（S3）があるとそれが消えるときの前記車速検
出手段の出力に応じた値を前記所定の車速メモリに記憶
し；前記車速調整手段は更に、前記車速再生指示が消え
ると前記所定の車速メモリに記憶された車速に応じて前
記スロットル駆動手段を制御する。
ルブに結合された、スロットル駆動手段（100）；車輌
の速度に応じた電気信号を発生する、車速検出手段（SW
F）；複数の車速を実質上同時に表示する機能を備える
車速表示手段（DPS1,DPS2,DPS3）；スイツチ手段（SWC,
SWD,SWE）；および、複数の車速メモリ（０−２）を備
え各々の車速メモリの内容を前記車速表示手段の当該車
速メモリに割り当てられた位置に表示する表示制御手段
（PR1），前記スイッチ手段からの車速記憶指示（S2）
があると所定の車速メモリに前記車速検出手段の出力に
応じた値を記憶する記憶制御手段（PR2），前記スイツ
チ手段からの車速再生指示（S3）があると所定の車速メ
モリに記憶された車速を読んでその値に応じて前記スロ
ットル駆動手段を制御する車速調整手段（PR3）、およ
び、前記スイッチ手段からの車速メモリ指定のための信
号に応答して前記複数の車速メモリの１つを前記所定の
車速メモリに指定する車速メモリ選択手段（PR6）、を
含む電子制御手段（CPU）；を備え、 前記車速調整手段は（PR3）、前記スイッチ手段が車
速再生指示（S3）を発っしこれが所定時間以上持続する
と、その状態が持続する間、スロットルバルブの開度を
大きくする方向に、スロットル駆動手段を制御し；前記
記憶制御手段（PR2）は、前記スイッチ手段からの車速
再生指示（S3）があるとそれが消えるときの前記車速検
出手段の出力に応じた値を前記所定の車速メモリに記憶
し；前記車速調整手段は更に、前記車速再生指示が消え
ると前記所定の車速メモリに記憶された車速に応じて前
記スロットル駆動手段を制御する。
なお上記括弧内に示した記号は、後述する実施例中の
対応要素又は対応事項の符号を参考までに示したもので
あるが、本発明の各構成要素は実施例中の具体的な要素
等のみに限定されるものではない。
対応要素又は対応事項の符号を参考までに示したもので
あるが、本発明の各構成要素は実施例中の具体的な要素
等のみに限定されるものではない。
［作用］ 第１番および第２番の発明によれば、例えば３つの車
速メモリ（０〜２）を設ける場合には第１の車速メモリ
（０），第２の車速メモリ（１）及び第３の車速メモリ
（２）の各々の内容が同時に車速表示手段（DPS1,DPS2,
DPS3）に表示されるので、運転者は各々の車速メモリに
記憶された車速を常時知ることができる。従って、混乱
を生じることなく、複数の車速メモリに記憶されたデー
タを利用して、目標車速簡単に設定することができる。
また、新しい車速を記憶する場合にも、全ての記憶済車
速が表示されるので、その中で最も使用頻度が低いと考
えられる車速のみを選択的に更新することができ、これ
によって車速の記憶操作の回数を最小限に抑えうる。
速メモリ（０〜２）を設ける場合には第１の車速メモリ
（０），第２の車速メモリ（１）及び第３の車速メモリ
（２）の各々の内容が同時に車速表示手段（DPS1,DPS2,
DPS3）に表示されるので、運転者は各々の車速メモリに
記憶された車速を常時知ることができる。従って、混乱
を生じることなく、複数の車速メモリに記憶されたデー
タを利用して、目標車速簡単に設定することができる。
また、新しい車速を記憶する場合にも、全ての記憶済車
速が表示されるので、その中で最も使用頻度が低いと考
えられる車速のみを選択的に更新することができ、これ
によって車速の記憶操作の回数を最小限に抑えうる。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
第１図に、一実施例の車速制御装置の電気回路を示
す。第１図を参照すると、この例では装置の制御にマイ
クロコンピュータCPUを用いている。マイクロコンピュ
ータCPUの入力ポートP1,P2,P3,P4,P5およびINTには、そ
れぞれインターフェース回路IFCを介して、ストップス
イッチ（ブレーキペダルに連動）SWA,クラッチスイッチ
（クラッチペダルに連動）SWB,セットスイッチSWC,リジ
ュームスイッチSWD,シフトスイッチSWEおよび車速検出
用のリードスイッチSWFが接続されている。このリード
スイッチSWFの近傍には、スピードメータケーブルに接
続された永久磁石が配置されている。なお、マイクロコ
ンピュータCPUの入力ポートINTは、割り込み要求端子で
ある。LPは、自動車のストップランプである。
す。第１図を参照すると、この例では装置の制御にマイ
クロコンピュータCPUを用いている。マイクロコンピュ
ータCPUの入力ポートP1,P2,P3,P4,P5およびINTには、そ
れぞれインターフェース回路IFCを介して、ストップス
イッチ（ブレーキペダルに連動）SWA,クラッチスイッチ
（クラッチペダルに連動）SWB,セットスイッチSWC,リジ
ュームスイッチSWD,シフトスイッチSWEおよび車速検出
用のリードスイッチSWFが接続されている。このリード
スイッチSWFの近傍には、スピードメータケーブルに接
続された永久磁石が配置されている。なお、マイクロコ
ンピュータCPUの入力ポートINTは、割り込み要求端子で
ある。LPは、自動車のストップランプである。
マイクロコンピュータCPUの出力ポートP6およびP7に
は、それぞれソレノイドドライバSD1およびSD2を介し
て、ソレノイドSL1およびSL2を接続してある。これらの
ソレノイドSL1およびSL2は、それぞれ後述する負圧アク
チュエータのコントロールソレノイドおよびリリース用
ソレノイドとして動作する。
は、それぞれソレノイドドライバSD1およびSD2を介し
て、ソレノイドSL1およびSL2を接続してある。これらの
ソレノイドSL1およびSL2は、それぞれ後述する負圧アク
チュエータのコントロールソレノイドおよびリリース用
ソレノイドとして動作する。
DSP1,DSP2およびDSP3は、記憶車速を表示するための
車速表示器である。これらの車速表示器DSP1〜DSP3に
は、それぞれ３桁の７セグメント数値表示器が備わって
いる。これらの７セグメント数値表示器は、発光ダイオ
ードでなっており、アノードコモンである。各々の７セ
グメント数値表示器のアノード端子はそれぞれ桁ドライ
バDV1に接続され、カソード端子は各セグメント毎に全
桁共通に接続されて、デコーダ＆ドライバDD1に接続さ
れている。デコーダ＆ドライバDD1は、BCD信号を７セグ
メント信号に変換するデコーダとドライバを内蔵してい
る。桁ドライバDV1の入力端子には、デコーダDE1が接続
されている。デコーダDE1およびデコーダ＆ドライバDD1
の入力端子は、それぞれマイクロコンピュータCPUの出
力ポートP8およびP9に接続されている。概略というと、
車速表示器DSP1,DSP2およびDSP3には、後述するように
車速メモリ0,車速メモリ１および車速メモリ２の内容が
表示される。
車速表示器である。これらの車速表示器DSP1〜DSP3に
は、それぞれ３桁の７セグメント数値表示器が備わって
いる。これらの７セグメント数値表示器は、発光ダイオ
ードでなっており、アノードコモンである。各々の７セ
グメント数値表示器のアノード端子はそれぞれ桁ドライ
バDV1に接続され、カソード端子は各セグメント毎に全
桁共通に接続されて、デコーダ＆ドライバDD1に接続さ
れている。デコーダ＆ドライバDD1は、BCD信号を７セグ
メント信号に変換するデコーダとドライバを内蔵してい
る。桁ドライバDV1の入力端子には、デコーダDE1が接続
されている。デコーダDE1およびデコーダ＆ドライバDD1
の入力端子は、それぞれマイクロコンピュータCPUの出
力ポートP8およびP9に接続されている。概略というと、
車速表示器DSP1,DSP2およびDSP3には、後述するように
車速メモリ0,車速メモリ１および車速メモリ２の内容が
表示される。
この電気回路の電源は自動車のバッテリー（電圧VB:
約12V）である。マイクロコンピュータCPU等が使用する
電源（Vcc:約5V）は、電圧安定化回路VRGが生成する。
約12V）である。マイクロコンピュータCPU等が使用する
電源（Vcc:約5V）は、電圧安定化回路VRGが生成する。
第２図に、第１図の電気回路で制御される負圧アクチ
ュエータ100の構成を示す。第２図を参照して説明す
る。ハウジング101は２つの部分101aと101bでなってい
る。ダイアフラム102は、２つの部分101aと101bのフラ
ンジ部分で挟持されている。ダイアフラム102とハウジ
ング101aで囲まれた空間が負圧室であり、ダイアフラム
102とハウジング101bで囲まれた空間は大気と連通して
いる。103は、ハウジング101aとダイアフラム102の間に
介挿された圧縮コイルスプリングであり、負圧室の圧力
が大気圧に近いときにはダイアフラム102を仮想線の位
置まで押し戻す。ダイアフラム102の中央付近に固着し
た突起104が、スロットルバルブ105のリンクと接続され
ている。ハウジング101aには、インテークマニホールド
106と連通する負圧取入口107と、大気取入口108および1
09が設けてある。
ュエータ100の構成を示す。第２図を参照して説明す
る。ハウジング101は２つの部分101aと101bでなってい
る。ダイアフラム102は、２つの部分101aと101bのフラ
ンジ部分で挟持されている。ダイアフラム102とハウジ
ング101aで囲まれた空間が負圧室であり、ダイアフラム
102とハウジング101bで囲まれた空間は大気と連通して
いる。103は、ハウジング101aとダイアフラム102の間に
介挿された圧縮コイルスプリングであり、負圧室の圧力
が大気圧に近いときにはダイアフラム102を仮想線の位
置まで押し戻す。ダイアフラム102の中央付近に固着し
た突起104が、スロットルバルブ105のリンクと接続され
ている。ハウジング101aには、インテークマニホールド
106と連通する負圧取入口107と、大気取入口108および1
09が設けてある。
110が負圧制御弁であり、111が負圧解放弁であって両
者ともハウジング101aに固着されている。負圧制御弁11
0の可動片112は、Ｐを支点として傾動可能であり一端に
引張コイルスプリング113が接続され、もう一端はコン
トロールソレノイドSL1に対向している。可動片112の両
端が弁体として機能し、それらがソレノイドSL1の付勢
・消勢に対応して負圧取入口107開放，大気取入口108閉
塞（図示の状態）または負圧取入口107閉塞，大気取入
口108開放とする。
者ともハウジング101aに固着されている。負圧制御弁11
0の可動片112は、Ｐを支点として傾動可能であり一端に
引張コイルスプリング113が接続され、もう一端はコン
トロールソレノイドSL1に対向している。可動片112の両
端が弁体として機能し、それらがソレノイドSL1の付勢
・消勢に対応して負圧取入口107開放，大気取入口108閉
塞（図示の状態）または負圧取入口107閉塞，大気取入
口108開放とする。
負圧解放弁111も110と同様に可動片114,引張コイルス
プリング115およびソレノイドSL2を有するが、可動片11
4は大気取入口109の閉塞（図示の状態）又は開放を行な
う。なお、116がアクセルペダル、117が引張コイルスプ
リングである。
プリング115およびソレノイドSL2を有するが、可動片11
4は大気取入口109の閉塞（図示の状態）又は開放を行な
う。なお、116がアクセルペダル、117が引張コイルスプ
リングである。
第３図に第１図に示すマイクロコンピュータCPUの概
略動作を示し、第4a図，第4b図，第4c図，第4d図，第4e
図，第4f図および第4g図に、第３図に示すサブルーチン
又は割込み処理ルーチンの詳細を示す。
略動作を示し、第4a図，第4b図，第4c図，第4d図，第4e
図，第4f図および第4g図に、第３図に示すサブルーチン
又は割込み処理ルーチンの詳細を示す。
まず第３図を参照して概略を説明する。マイクロコンピ
ュータCPUは、電源がオンすると、初期設定すなわちポ
ートの状態設定，メモリクリア，パラメータ初期設定等
を行なった後、入力ポートP1〜P5の状態を読み取る。も
しいずれかのスイッチがオンなら、レジスタＳに所定の
値をセットする。そしてレジスタＳの内容に応じた処理
に分岐し、入力ポートの読み取りに戻る。以後、この動
作をループ状に繰り返し実行する。
ュータCPUは、電源がオンすると、初期設定すなわちポ
ートの状態設定，メモリクリア，パラメータ初期設定等
を行なった後、入力ポートP1〜P5の状態を読み取る。も
しいずれかのスイッチがオンなら、レジスタＳに所定の
値をセットする。そしてレジスタＳの内容に応じた処理
に分岐し、入力ポートの読み取りに戻る。以後、この動
作をループ状に繰り返し実行する。
第4f図を参照して外部割込を説明する。外部割込み
は、この例では車速検出用のリードスイッチSWFがオン
する毎に発生する。外部割込みが発生すると、マイクロ
コンピュータCPUはその内部に備わったハードウェアカ
ウンタの内容を読む。このカウンタは、CPUの動作とは
別に常時所定周期のクロックパルスを計数するが、外部
割込みが発生する毎にクリアされる。従って、このカウ
ンタには外部割込みの発生する周期に応じた値が、外部
割込みが発生した際に入っている。外部割込みは車速に
反比例するので、ここで読んだ周期データを演算し、車
速データを得る。この演算結果は、車速レジスタROに格
納する。
は、この例では車速検出用のリードスイッチSWFがオン
する毎に発生する。外部割込みが発生すると、マイクロ
コンピュータCPUはその内部に備わったハードウェアカ
ウンタの内容を読む。このカウンタは、CPUの動作とは
別に常時所定周期のクロックパルスを計数するが、外部
割込みが発生する毎にクリアされる。従って、このカウ
ンタには外部割込みの発生する周期に応じた値が、外部
割込みが発生した際に入っている。外部割込みは車速に
反比例するので、ここで読んだ周期データを演算し、車
速データを得る。この演算結果は、車速レジスタROに格
納する。
第4a図を参照する。待機処理においては、単にコント
ロールソレノイドSL1およびリリース用ソレノイドSL2を
消勢する。従って負圧制御弁110および負圧解放弁111
は、負圧アクチュエータ100内に大気を導入する。この
ためスプリング103及び117の力によって、スロットルバ
ルブ105は閉じる方向に動く。
ロールソレノイドSL1およびリリース用ソレノイドSL2を
消勢する。従って負圧制御弁110および負圧解放弁111
は、負圧アクチュエータ100内に大気を導入する。この
ためスプリング103及び117の力によって、スロットルバ
ルブ105は閉じる方向に動く。
第4b図を参照する。制御処理においては、現在の車速
を記憶している車速レジスタROの内容とメモリ０の内容
との差を零にするように、コントロールソレノイドSL1
をオン／オフ制御する。つまり、負圧制御弁110はコン
トロールソレノイドSL1がオンすれば図示のように負圧
室に負圧を導入し、ドレノイドSL1がオフすれば、大気
を導入するので、ソレノイドSL1をオン／オフすること
によって負圧室の圧力が調整され、その結果に応じてス
ロットルバルブ105の開度が決定される。従って、コン
トロールソレノイドSL1をオン／オフすることによっ
て、車速が調整される。
を記憶している車速レジスタROの内容とメモリ０の内容
との差を零にするように、コントロールソレノイドSL1
をオン／オフ制御する。つまり、負圧制御弁110はコン
トロールソレノイドSL1がオンすれば図示のように負圧
室に負圧を導入し、ドレノイドSL1がオフすれば、大気
を導入するので、ソレノイドSL1をオン／オフすること
によって負圧室の圧力が調整され、その結果に応じてス
ロットルバルブ105の開度が決定される。従って、コン
トロールソレノイドSL1をオン／オフすることによっ
て、車速が調整される。
この例では車速メモリが３つ備わっており、車速メモ
リ0,車速メモリ１および車速メモリ２の内容は、それぞ
れ車速表示器DSP1、DSP2およびDSP3に表示される。
リ0,車速メモリ１および車速メモリ２の内容は、それぞ
れ車速表示器DSP1、DSP2およびDSP3に表示される。
但し、この例では記憶および再生を行なうのはメモリ
０のみに固定されている。従って、「制御処理」を行な
う場合、車速表示器DSP1に表示されている車速に一致す
るように、スロットルバルブを制御して車速を調整す
る。
０のみに固定されている。従って、「制御処理」を行な
う場合、車速表示器DSP1に表示されている車速に一致す
るように、スロットルバルブを制御して車速を調整す
る。
第4g図を参照する。概略でいうと、「シフト処理」に
おいては、車速メモリ0,車速メモリ１および車速メモリ
２の内容を互いに入れ替える。従って、シフトスイッチ
SWEを操作することによって、記憶および再生の対象と
なる車速メモリ０に他の車速メモリの内容を移すことが
できる。実際にシフト動作が行なわれるのは、シフトス
イッチSWEをオンした後でオフした時と、シフトタイマ
がタイムオーバするまでシフトスイッチSWEをオンし続
けた時である。
おいては、車速メモリ0,車速メモリ１および車速メモリ
２の内容を互いに入れ替える。従って、シフトスイッチ
SWEを操作することによって、記憶および再生の対象と
なる車速メモリ０に他の車速メモリの内容を移すことが
できる。実際にシフト動作が行なわれるのは、シフトス
イッチSWEをオンした後でオフした時と、シフトタイマ
がタイムオーバするまでシフトスイッチSWEをオンし続
けた時である。
シフト動作では、まず車速メモリ２の内容を退避用レジ
スタR1に退避し、車速メモリ０の内容を車速メモリ２に
格納し、車速メモリ１の内容を車速メモリ０に格納し、
退避用メモリR1の内容を車速メモリ１に格納する、とい
う処理を行なう。
スタR1に退避し、車速メモリ０の内容を車速メモリ２に
格納し、車速メモリ１の内容を車速メモリ０に格納し、
退避用メモリR1の内容を車速メモリ１に格納する、とい
う処理を行なう。
従って、表示上でいうと左シフトが行なわれ、１回の
シフト動作が行なわれる毎に、車速表示器DSP1,DSP2お
よびDSP3に表示されていた車速は、それぞれ車速表示器
DSP3,DSP1およびDSP2に表示される。なお、F3はシフト
スイッチが初めてオンされたのかどうかを判別するため
のフラグである。
シフト動作が行なわれる毎に、車速表示器DSP1,DSP2お
よびDSP3に表示されていた車速は、それぞれ車速表示器
DSP3,DSP1およびDSP2に表示される。なお、F3はシフト
スイッチが初めてオンされたのかどうかを判別するため
のフラグである。
第4c図を参照する。「セット処理」では、まずリリー
スソレノイドSL2を付勢する。これによって、負圧アク
チュエータ100の負圧解放弁111は負圧室と大気を連通す
る開口を閉じ、負圧室の圧力制御を可能にする。次にセ
ットスイッチがオフすると、まず車速メモリのシフト動
作を行なった後、車速メモリ０に車速レジスタR0の内容
を格納し、レジスタＳに１をセットして自動車速調整を
開始する。
スソレノイドSL2を付勢する。これによって、負圧アク
チュエータ100の負圧解放弁111は負圧室と大気を連通す
る開口を閉じ、負圧室の圧力制御を可能にする。次にセ
ットスイッチがオフすると、まず車速メモリのシフト動
作を行なった後、車速メモリ０に車速レジスタR0の内容
を格納し、レジスタＳに１をセットして自動車速調整を
開始する。
但し、この場合のメモリのシフト動作は、シフトスイ
ッチSWEによる場合と逆であり、表示上でいうと右シフ
トを行なう。つまり、車速表示器DSP1,DSP2およびDSP3
の内容は、シフト後ではそれぞれ車速表示器DSP2,DSP3
およびDSP1に表示される。このシフト処理を行なった後
で、車速メモリ０に新しい車速（R0の内容）が記憶され
るので、ドライバから見ると、最も右側に表示されてい
た車速（セットスイッチを操作する前に表示器DSP3に表
示されていた車速）に替わって新しい車速が記憶される
ことになる。
ッチSWEによる場合と逆であり、表示上でいうと右シフ
トを行なう。つまり、車速表示器DSP1,DSP2およびDSP3
の内容は、シフト後ではそれぞれ車速表示器DSP2,DSP3
およびDSP1に表示される。このシフト処理を行なった後
で、車速メモリ０に新しい車速（R0の内容）が記憶され
るので、ドライバから見ると、最も右側に表示されてい
た車速（セットスイッチを操作する前に表示器DSP3に表
示されていた車速）に替わって新しい車速が記憶される
ことになる。
このような処理を行なうのは、メモリ０の車速は前回使
用した車速であるから最も使用頻度が高く、メモリ２の
車速が最も使用頻度が低い、という可能性が高いためで
ある。このような処理を行なえば、特別なシフトスイッ
チ操作を行なうことなく、自動的に使用頻度の低い車速
に替えて新しい車速を記憶することができる。
用した車速であるから最も使用頻度が高く、メモリ２の
車速が最も使用頻度が低い、という可能性が高いためで
ある。このような処理を行なえば、特別なシフトスイッ
チ操作を行なうことなく、自動的に使用頻度の低い車速
に替えて新しい車速を記憶することができる。
新しい車速を記憶するとレジスタＳに１がセットされ
るので、以後「制御処理」を実行する。つまり、セット
スイッチSWCを操作すると、車速の記憶とともに、そこ
で記憶した車速を目標車速として自動車速制御を開始す
る。自動車速制御を解除する条件は、この例ではストッ
プスイッチSWA又はクラッチスイッチSWBがオンして、レ
ジスタＳに０がセットされることである。
るので、以後「制御処理」を実行する。つまり、セット
スイッチSWCを操作すると、車速の記憶とともに、そこ
で記憶した車速を目標車速として自動車速制御を開始す
る。自動車速制御を解除する条件は、この例ではストッ
プスイッチSWA又はクラッチスイッチSWBがオンして、レ
ジスタＳに０がセットされることである。
第4d図を参照する。「リジューム処理」では、まずリ
リースソレノイドSL2を付勢する。これによって、負圧
アクチュエータ100の負圧解放弁111は負圧室と大気を連
通する開口を閉じ、負圧室の圧力制御を可能にする。こ
の後、「制御処理」と同様に、車速表示器DSP1に表示さ
れているメモリ０の内容と現在の車速（R0）の内容との
差が零になるように、コントロールソレノイドSL1をオ
ン／オフ制御する。リジュームスイッチSWDがオフにな
ったら、レジスタＳに１セットして、通常の「制御処
理」に移る。
リースソレノイドSL2を付勢する。これによって、負圧
アクチュエータ100の負圧解放弁111は負圧室と大気を連
通する開口を閉じ、負圧室の圧力制御を可能にする。こ
の後、「制御処理」と同様に、車速表示器DSP1に表示さ
れているメモリ０の内容と現在の車速（R0）の内容との
差が零になるように、コントロールソレノイドSL1をオ
ン／オフ制御する。リジュームスイッチSWDがオフにな
ったら、レジスタＳに１セットして、通常の「制御処
理」に移る。
もし、リジュームスイッチSWDがオンのまま、リジュー
ムタイマがタイムオーバすると、コントロールソレノイ
ドSL1をオン状態に設定するとともに、車速メモリ０
に、現在の車速（R0）を記憶する。この状態では、リジ
ュームスイッチSWDがオンされている間、車速は上昇を
続け、車速メモリ０には、その時の最も新しい現車速が
記憶される。
ムタイマがタイムオーバすると、コントロールソレノイ
ドSL1をオン状態に設定するとともに、車速メモリ０
に、現在の車速（R0）を記憶する。この状態では、リジ
ュームスイッチSWDがオンされている間、車速は上昇を
続け、車速メモリ０には、その時の最も新しい現車速が
記憶される。
第4e図を参照する。この例では、マイクロコンピュー
タCPUの内容に備わったタイマによって、所定周期毎に
内部割込み要求を発生する。この割込要求があるたび
に、第4e図に示すタイマ割込み処理を実行する。このタ
イマ割込み処理では車速データの表示処理を行なってい
る。
タCPUの内容に備わったタイマによって、所定周期毎に
内部割込み要求を発生する。この割込要求があるたび
に、第4e図に示すタイマ割込み処理を実行する。このタ
イマ割込み処理では車速データの表示処理を行なってい
る。
具体的には、この処理を行なう毎に更新（＋１）され
るカウンタCN1によって車速表示器DSP1〜DSP3の９つの
表示桁のいずれかを選択し、その表示桁に対応する数値
データを所定の車速メモリから読み出して出力ポートP9
に出力する。従って、このタイマ割込み処理を９回行な
うと、全ての表示器DSP1〜DSP3に３つの車速メモリの記
憶車速が表示される。この処理は、短時間の周期で繰り
返し実行されるので、ドライバから見れば、表示器DSP1
〜DSP3の全てに車速が同時に表示されているように見え
る。
るカウンタCN1によって車速表示器DSP1〜DSP3の９つの
表示桁のいずれかを選択し、その表示桁に対応する数値
データを所定の車速メモリから読み出して出力ポートP9
に出力する。従って、このタイマ割込み処理を９回行な
うと、全ての表示器DSP1〜DSP3に３つの車速メモリの記
憶車速が表示される。この処理は、短時間の周期で繰り
返し実行されるので、ドライバから見れば、表示器DSP1
〜DSP3の全てに車速が同時に表示されているように見え
る。
またこの例では、車速表示器DSP1に表示される車速メ
モリ０の内容が、再生時に読み出される車速であること
を示すために、車速表示器DSP1の３つの桁に表示される
データが点滅するように制御している。この制御は、タ
イマ割込み処理を実行する毎にカウンタCN2を更新し、
その値が所定値Ｎになる度にフラグF2の状態を施し、フ
ラグF2が“0"なら表示を行ない、フラグF2が“1"なら表
示処理をスキップするようにして、処理している。
モリ０の内容が、再生時に読み出される車速であること
を示すために、車速表示器DSP1の３つの桁に表示される
データが点滅するように制御している。この制御は、タ
イマ割込み処理を実行する毎にカウンタCN2を更新し、
その値が所定値Ｎになる度にフラグF2の状態を施し、フ
ラグF2が“0"なら表示を行ない、フラグF2が“1"なら表
示処理をスキップするようにして、処理している。
カウンタCN1は、計数値が８以上になると０にクリア
され、カウンタCN2は計数値がＮになると０にクリアさ
れる。なお、この例では車速データは、所定値DATAを開
始アドレスとする、アドレスの連続するメモリに車速メ
モリ0,車速メモリ１および車速メモリ２の百の桁，十の
桁および一の桁の値が順に格納されている。従って、所
袖値DATAにカウンタCN1の値を加算した値でアドレス情
報を生成すれば、各々の表示桁のデータが得られる。
され、カウンタCN2は計数値がＮになると０にクリアさ
れる。なお、この例では車速データは、所定値DATAを開
始アドレスとする、アドレスの連続するメモリに車速メ
モリ0,車速メモリ１および車速メモリ２の百の桁，十の
桁および一の桁の値が順に格納されている。従って、所
袖値DATAにカウンタCN1の値を加算した値でアドレス情
報を生成すれば、各々の表示桁のデータが得られる。
なお、上記実施例ではセットスイッチSWCを操作した
時に、メモリの内容をシフトしてから車速メモリ０に現
車速を記憶しているが、このシフト動作を省略してもよ
い。
時に、メモリの内容をシフトしてから車速メモリ０に現
車速を記憶しているが、このシフト動作を省略してもよ
い。
第5a図，第5b図，第5c図，第5d図，第5e図，第5f図お
よび第5g図に、本発明のもう１つの実施例を示す。な
お、この実施例のハードウェア構成およびメインルーチ
ンの処理（第３図参照）は、前記実施例と同一である。
よび第5g図に、本発明のもう１つの実施例を示す。な
お、この実施例のハードウェア構成およびメインルーチ
ンの処理（第３図参照）は、前記実施例と同一である。
概略でいうと、この実施例においては、記憶および再
生を行なう車速メモリを固定せず、そのメモリをシフト
スイッチSWEの操作に応じてシフトするようになってい
る。メモリＭが、前記実施例の車速メモリ０に対応して
おり、このメモリＭは、「シフト処理」で更新されるカ
ウンタCN3の内容に対応して、３つの車速メモリの中か
ら決定される。「シフト処理」では、シフトスイッチSW
Eがオンからオフになる毎、及びシフトタイマがタイム
オーバーする毎に更新される。
生を行なう車速メモリを固定せず、そのメモリをシフト
スイッチSWEの操作に応じてシフトするようになってい
る。メモリＭが、前記実施例の車速メモリ０に対応して
おり、このメモリＭは、「シフト処理」で更新されるカ
ウンタCN3の内容に対応して、３つの車速メモリの中か
ら決定される。「シフト処理」では、シフトスイッチSW
Eがオンからオフになる毎、及びシフトタイマがタイム
オーバーする毎に更新される。
また、記憶および更生の対象になる車速メモリを更新
するので、選択された車速メモリのデータが点滅するよ
うに、タイマ割込み処理においては、表示データの点滅
の対象となる車速表示器を、カウンタCN3の内容に応じ
て決定される値MAXおよびMINで判別している。カウンタ
CN3の値は、0,1又は２であり、MINはCN3×３、MAXはCN3
×３＋２である。
するので、選択された車速メモリのデータが点滅するよ
うに、タイマ割込み処理においては、表示データの点滅
の対象となる車速表示器を、カウンタCN3の内容に応じ
て決定される値MAXおよびMINで判別している。カウンタ
CN3の値は、0,1又は２であり、MINはCN3×３、MAXはCN3
×３＋２である。
第6a図および第6b図に、本発明のもう１つの実施例を
示す。図示しないが、この実施例では前記シフトスイッ
チSWEに変えて、１つのメモリ選択スイッチSWGを設けて
ある。概略でいうと、この実施例では、メモリ選択スイ
ッチSWGの操作回数に応じて、記憶および再生を行なう
車速メモリを特定している。
示す。図示しないが、この実施例では前記シフトスイッ
チSWEに変えて、１つのメモリ選択スイッチSWGを設けて
ある。概略でいうと、この実施例では、メモリ選択スイ
ッチSWGの操作回数に応じて、記憶および再生を行なう
車速メモリを特定している。
つまり、メモリ選択スイッチSWGがオンすると、レジ
スタＳに４をセットして、メモリ選択処理を実行する。
メモリ選択処理では、メモリ選択タイマ（最初にSWGが
オンした時にセットされる）がオーバーフローするまで
の間にSWGのオン／オフした回数をカウンタCN4で計数
し、メモリ選択タイマがオーバフローーすると、カウン
タCN4の値をカウンタCN3にセットして、記憶および再生
の対象になる車速メモリＭを特定している。
スタＳに４をセットして、メモリ選択処理を実行する。
メモリ選択処理では、メモリ選択タイマ（最初にSWGが
オンした時にセットされる）がオーバーフローするまで
の間にSWGのオン／オフした回数をカウンタCN4で計数
し、メモリ選択タイマがオーバフローーすると、カウン
タCN4の値をカウンタCN3にセットして、記憶および再生
の対象になる車速メモリＭを特定している。
フラグF4は、スイッチSWGのオン／オフの変化を判別
するために利用している。なお、この例では、説明を分
かり易くするため、スイッチの機械的な振動に基づくチ
ャタリングを除去するための処理は省略してある。
するために利用している。なお、この例では、説明を分
かり易くするため、スイッチの機械的な振動に基づくチ
ャタリングを除去するための処理は省略してある。
第7a図および第7b図は、本発明のもう１つの実施例を
示す。この実施例では、図示しないが、車速メモリの数
に対応する複数のメモリ選択スイッチSWG0,SWG1およびS
WG2を設けてある。カウンタCN3には、オンしたメモリ選
択スイッチに応じて、0,1又は２がセットされ、それに
よって、記憶および再生の対象になる車速メモリが特定
される。
示す。この実施例では、図示しないが、車速メモリの数
に対応する複数のメモリ選択スイッチSWG0,SWG1およびS
WG2を設けてある。カウンタCN3には、オンしたメモリ選
択スイッチに応じて、0,1又は２がセットされ、それに
よって、記憶および再生の対象になる車速メモリが特定
される。
第8a図および第8b図に、本発明のもう１つの実施例を
示す。この実施例においては、図示しないが、車速メモ
リと同数のセットスイッチSWC0,SWC1およびSWC2と、リ
ジュームスイッチSWD0,SWD1およびSWD2が備わってい
る。いずれかのセットスイッチがオンすると、そのスイ
ッチに応じた値をカウンタCN3に記憶し、それがオフし
たら、カウンタCN3の内容からオンしたスイッチを判別
し、その結果に応じて車速を記憶する車速メモリを選択
する。
示す。この実施例においては、図示しないが、車速メモ
リと同数のセットスイッチSWC0,SWC1およびSWC2と、リ
ジュームスイッチSWD0,SWD1およびSWD2が備わってい
る。いずれかのセットスイッチがオンすると、そのスイ
ッチに応じた値をカウンタCN3に記憶し、それがオフし
たら、カウンタCN3の内容からオンしたスイッチを判別
し、その結果に応じて車速を記憶する車速メモリを選択
する。
また、いずれかのリジュームスイッチがオンすると、
そのスイッチに応じた値をカウンタCN3に記憶し、それ
によって示される車速メモリＭの内容と現車速とを一致
させるように自動車速制御を行なう。リジュームタイマ
がタイムオーバしたら、カウンタCN3の内容によって指
定された車速メモリＭ（メモリ0,1又は２）に現車速（R
0）を記憶する。
そのスイッチに応じた値をカウンタCN3に記憶し、それ
によって示される車速メモリＭの内容と現車速とを一致
させるように自動車速制御を行なう。リジュームタイマ
がタイムオーバしたら、カウンタCN3の内容によって指
定された車速メモリＭ（メモリ0,1又は２）に現車速（R
0）を記憶する。
［発明の効果］ 以上のとおり本発明によれば、複数の車速を記憶で
き、しかも各々の車速メモリに記憶されている車速を常
時知ることができるので、車速設定の操作が容易にな
り、操作に混乱を生じることもなくなる。また、同時に
複数種類の車速を記憶できるので、記憶車速を頻繁に更
新する必要がなくなる。
き、しかも各々の車速メモリに記憶されている車速を常
時知ることができるので、車速設定の操作が容易にな
り、操作に混乱を生じることもなくなる。また、同時に
複数種類の車速を記憶できるので、記憶車速を頻繁に更
新する必要がなくなる。
第１図は、本発明の一実施例を示す電気回路図である。 第２図は、第１図に示す装置に使用した負圧アクチュエ
ータを示す縦断面図である。 第３図は、第１に示すマイクロコンピュータCPUの概略
動作を示すフローチャート、第4a図，第4b図，第4c図，
第4d図，第4e図，第4f図および第4g図は、第３図のサブ
ルーチン又は割込み処理を示すフローチャートである。 第5a図，第5b図，第5c図，第5d図，第5e図，第5f図およ
び第5g図は、本発明のもう１つの実施例における動作の
一部を示すフローチャートである。 第6a図および第6b図は、本発明のもう１つの実施例の動
作の一部を示すフローチャートである。 第7a図および第7b図は、本発明のもう１つの実施例の動
作の一部を示すフローチャートである。 第8a図および第8b図は、本発明のもう１つの実施例の動
作の一部を示すフローチャートである。 100:負圧アクチュエータ（スロットル駆動手段） 110:負圧制御弁 111:負圧解放弁 SWF:リードスイッチ（車速検出手段） DSP1,DSP2,DSP3:車速表示器（車速表示手段） SWC,SWD,SWE:（スイッチ手段） CPU:マイクロコンピュータ（電子制御手段）
ータを示す縦断面図である。 第３図は、第１に示すマイクロコンピュータCPUの概略
動作を示すフローチャート、第4a図，第4b図，第4c図，
第4d図，第4e図，第4f図および第4g図は、第３図のサブ
ルーチン又は割込み処理を示すフローチャートである。 第5a図，第5b図，第5c図，第5d図，第5e図，第5f図およ
び第5g図は、本発明のもう１つの実施例における動作の
一部を示すフローチャートである。 第6a図および第6b図は、本発明のもう１つの実施例の動
作の一部を示すフローチャートである。 第7a図および第7b図は、本発明のもう１つの実施例の動
作の一部を示すフローチャートである。 第8a図および第8b図は、本発明のもう１つの実施例の動
作の一部を示すフローチャートである。 100:負圧アクチュエータ（スロットル駆動手段） 110:負圧制御弁 111:負圧解放弁 SWF:リードスイッチ（車速検出手段） DSP1,DSP2,DSP3:車速表示器（車速表示手段） SWC,SWD,SWE:（スイッチ手段） CPU:マイクロコンピュータ（電子制御手段）
フロントページの続き (56)参考文献 特開 昭60−203537（ＪＰ，Ａ)
Claims (10)
- 【請求項１】車輌のスロツトルバルブに結合された、ス
ロットル駆動手段； 車輌の速度に応じた電気信号を発生する、車速検出手
段； 複数の車速を実質上同時に表示する機能を備える車速表
示手段； スイッチ手段；および 複数の車速メモリを備え各々の車速メモリの内容を前記
車速表示手段の当該車速メモリに割り当てられた位置に
表示する表示制御手段，前記スイッチ手段からの車速記
憶指示があると所定の車速メモリに前記車速検出手段の
出力に応じた値を記憶する記憶制御手段，前記スイツチ
手段からの車速再生指示があると所定の車速メモリに記
憶された車速を読んでその値に応じて前記スロットル駆
動手段を制御する車速調整手段、および、前記スイッチ
手段からの車速メモリ指定のための信号に応答して前記
複数の車速メモリの１つを前記所定の車速メモリに指定
する車速メモリ選択手段、を含む電子制御手段； を備える車速制御装置。 - 【請求項２】前記スイッチ手段は、第1,第２および第３
のスイッチ手段を含み；前記記憶制御手段は、第１のス
イッチ手段が操作されると車速記憶指示と見なして所定
の車速メモリに前記車速検出手段の出力に応じた車速を
記憶し；前記車速調整手段は、第２のスイッチ手段が操
作されると車速再生指示と見なして前記所定の車速メモ
リに記憶された車速に応じてスロットル駆動手段を制御
し；前記車速メモリ選択手段は、第３のスイッチ手段が
操作されると、その操作回数に応じて、前記所定の車速
メモリを指定する；前記特許請求の範囲第（１）項記載
の車速制御装置。 - 【請求項３】スイッチ手段は、車速記憶指示を発生する
第１のスイッチ手段，車速再生指示を発生する第２のス
イッチ手段，及び記憶および再生に割り当てる車速メモ
リを指定する車速メモリと同数の第３のスイッチ手段を
含み；車速メモリ選択手段は、第３のスイッチ手段が指
定した車速メモリを前記所定の車速メモリに指定する、
前記特許請求の範囲第（１）項記載の車速制御装置。 - 【請求項４】スイッチ手段は、車速メモリと同数の、車
速記憶指示を発する第１組のスイッチ手段と、車速メモ
リと同数の、車速再生指示を発する第２組のスイッチ手
段を含む、前記特許請求の範囲第（１）項記載の車速制
御装置。 - 【請求項５】前記スイッチ手段からの車速記憶指示に応
答して前記記憶制御手段が車速メモリに車速検出手段の
出力信号に応じた値を格納したとき、前記車速調整手段
は該車速メモリに格納された値に応じて前記スロットル
駆動手段を制御する、前記特許請求の範囲第（１）項，
第（２）項，第（３）項又は第（４）項記載の車速制御
装置。 - 【請求項６】車輌のスロツトルバルブに結合された、ス
ロットル駆動手段； 車輌の速度に応じた電気信号を発生する、車速検出手
段； 複数の車速を実質上同時に表示する機能を備える車速表
示手段； スイッチ手段；および 複数の車速メモリを備え各々の車速メモリの内容を前記
車速表示手段の当該車速メモリに割り当てられた位置に
表示する表示制御手段，前記スイッチ手段からの車速記
憶指示があると所定の車速メモリに前記車速検出手段の
出力に応じた値を記憶する記憶制御手段，前記スイツチ
手段からの車速再生指示があると所定の車速メモリに記
憶された車速を読んでその値に応じて前記スロットル駆
動手段を制御する車速調整手段、および、前記スイッチ
手段からの車速メモリ指定のための信号に応答して前記
複数の車速メモリの１つを前記所定の車速メモリに指定
する車速メモリ選択手段、を含む電子制御手段；を備
え、 前記車速調整手段は、前記スイッチ手段が車速再生指示
を発っしこれが所定時間以上持続すると、その状態が持
続する間、スロットルバルブの開度を大きくする方向
に、スロットル駆動手段を制御し；前記記憶制御手段
は、前記スイッチ手段からの車速再生指示があるとそれ
が消えるときの前記車速検出手段の出力に応じた値を前
記所定の車速メモリに記憶し；前記車速調整手段は更
に、前記車速再生指示が消えると前記所定の車速メモリ
に記憶された車速に応じて前記スロットル駆動手段を制
御する； 車速制御装置。 - 【請求項７】前記スイッチ手段は、第1,第２および第３
のスイッチ手段を含み；前記記憶制御手段は、第１のス
イッチ手段が操作されると車速記憶指示と見なして所定
の車速メモリに前記車速検出手段の出力に応じた車速を
記憶し；前記車速調整手段は、第２のスイッチ手段が操
作されると車速再生指示と見なして前記所定の車速メモ
リに記憶された車速に応じてスロットル駆動手段を制御
し；前記車速メモリ選択手段は、第３のスイッチ手段が
操作されると、その操作回数に応じて、前記所定の車速
メモリを指定する；前記特許請求の範囲第（６）項記載
の車速制御装置。 - 【請求項８】スイッチ手段は、車速記憶指示を発生する
第１のスイッチ手段，車速再生指示を発生する第２のス
イッチ手段，及び記憶および再生に割り当てる車速メモ
リを指定する車速メモリと同数の第３のスイッチ手段を
含み；車速メモリ選択手段は、第３のスイッチ手段が指
定した車速メモリを前記所定の車速メモリに指定する、
前記特許請求の範囲第（６）項記載の車速制御装置。 - 【請求項９】スイッチ手段は、車速メモリと同数の、車
速記憶指示を発する第１組のスイッチ手段と、車速メモ
リと同数の、車速再生指示を発する第２組のスイッチ手
段を含む、前記特許請求の範囲第（６）項記載の車速制
御装置。 - 【請求項１０】前記スイッチ手段からの車速記憶指示に
応答して前記記憶制御手段が車速メモリに車速検出手段
の出力信号に応じた値を格納したとき、前記車速調整手
段は該車速メモリに格納された値に応じて前記スロット
ル駆動手段を制御する、前記特許請求の範囲第（６）
項，第（７）項，第（８）項又は第（９）項記載の車速
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59154688A JP2593431B2 (ja) | 1984-07-25 | 1984-07-25 | 車速制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59154688A JP2593431B2 (ja) | 1984-07-25 | 1984-07-25 | 車速制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6133326A JPS6133326A (ja) | 1986-02-17 |
| JP2593431B2 true JP2593431B2 (ja) | 1997-03-26 |
Family
ID=15589751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59154688A Expired - Fee Related JP2593431B2 (ja) | 1984-07-25 | 1984-07-25 | 車速制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2593431B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2505024B (en) | 2012-08-16 | 2015-02-18 | Jaguar Land Rover Ltd | System and method for controlling the speed of vehicle |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561247A (en) * | 1984-02-21 | 1985-12-31 | Clark Michigan Company | Hydrodynamic transmission reversal control |
-
1984
- 1984-07-25 JP JP59154688A patent/JP2593431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6133326A (ja) | 1986-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540060A (en) | Automobile speed control system | |
| JP2593431B2 (ja) | 車速制御装置 | |
| KR20010043448A (ko) | 제어 장치 | |
| JP4348802B2 (ja) | 空調装置用操作装置 | |
| US7123135B2 (en) | Display control device for vehicle | |
| JP4207279B2 (ja) | 車載計器、その仕様の設定装置及び設定方法 | |
| JPS62147501A (ja) | 出力状態監視装置 | |
| JPH061471Y2 (ja) | 表示装置の調光回路 | |
| JPH0211452B2 (ja) | ||
| JPS6285734A (ja) | 定速走行装置 | |
| JPS59160055A (ja) | 車速制御装置 | |
| JPH01156143A (ja) | 定速走行制御装置 | |
| JP4164913B2 (ja) | 車両用表示装置 | |
| JP2634642B2 (ja) | 車速自動制御装置 | |
| JPH0236406B2 (ja) | ||
| JPH0144325Y2 (ja) | ||
| JPH10223081A (ja) | 車載空気清浄器用スイッチ装置 | |
| JPS62147149A (ja) | ニユ−トラル位置検出装置 | |
| JPS6181239A (ja) | 車速制御装置 | |
| JPS6181241A (ja) | 車速制御装置 | |
| KR910014251A (ko) | 자동차용 공기 조화장치 | |
| JPS6181240A (ja) | 車速制御装置 | |
| JPH01195152A (ja) | 自動車の速度表示灯装置 | |
| KR200156852Y1 (ko) | 에어컨 라인의 고압 및 저압 상태 표시장치 | |
| JPH0324374B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |