JPS6181241A - 車速制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ ［産業上の利用分野］ 本発明は、車輌の速度を記憶して、所定の指示があると
自動的に車輌を記憶車速に維持するように制御する車速
制御装置に関し、特に記憶車速の更新に関する。

［従来の技術］ 一般にこの種の装置では、現行の車輌速度をパルス数と
して検出して、そのパルス数に比例するアナログ電圧を
車速信号として得る。ドライバは、所望の車輌速度に到
達した時、定速走行セットスイッチを操作してその時点
の車速信号を記憶回路にセット（記憶）する。車速制御
装置はセットされた車速信号を比較回路の一方の基準電
圧として参照し、それと現行の車輌速度との差に基づい
て、その差が零になる方向にスロットルバルブの開度を
ｌＩＱ！整する。

この種の車輌用定速走行装置は、同一出願人の出願にか
かる特開昭５：３−１２７９９１号公報等で公知である
。

ところで、この種の装置では実際に走行しなから車速を
セット（記憶）する必要があるので、ドライバが定速走
行を行ないたい場合に、予め車速メモリにその車速が記
憶されていなければ、車輌の速度を調整しスピードメー
タの表示値が所定値になった時にセラ１〜スイツチをオ
ンする、という煩わしい操作を行なわざるを得ない。

そこで、可変抵抗器（即ちポテンショメータ）を用いて
、車速メモリに記憶する値をいつでも任意にプリセット
できるようにした装置が提案されている。

［発明が解決しようとする問題点］ しかしながら、可変抵抗器を用いたプリセット手段にお
いては、次のような不都合がある。

ａ）可変抵抗器には摺動部が存在するため、摩耗による
抵抗値変化、接触不良等が生じ、希望しない車速がプリ
セットされる危険性がある。これを防止するには、信頼
性の高い、すなわち高価なポテンショメータを用いなけ
ればならない。

ｂ）可変抵抗器の各設定角度に応じたプリセット車速が
所定の値になるように調整する製造工程が必要である。

また調整後の設定誤差を小さくするには、精度の高い、
すなわち高価なダイアルを使用する必要がある。

３一 本発明は、高価なポテンショメータや高価なダイアルを
使用することなく車速のプリセットを可能にするととも
に、調整を不要にし、設定誤差をなくし、プリセットの
設定操作を簡単にすることを目的とする。

［発明の構成〕 ［問題点を解決するための手段］ 上記目的を達成するため、本発明においては、車速メモ
リの内容を表示するとともに、所定のスイッチ手段が発
するメモリ車速アップ指示に応じて、車速メモリの記憶
車速に所定値を力Ｕ算した値で記憶車速を更新し、メモ
リ車速ダウン指示に応じて、車速メモリの記憶車速から
所定値を減算した値で記憶車速を更新する。また、メモ
リ車速アップ指示の呪われている時間に応じて車速メモ
リの内容に加算する所定値の値を設定し、メモリ車速ダ
ウン指示の現われている時間に応じて車速メモリの内容
から減算する所定値の値を設定する。

し作用］ これによれば、例えば記憶車速が６０　Ｋ　ｍ　／　ｈ
のときにメモリ車速アップ指示スイッチを操作すると、
例えば６１，６２．６３・・・・７０と、ＩＫｍ／ｈス
テップで記憶車速が増大し、メモリ車速ダウン指示スイ
ッチを操作すると、例えば６９．６８，６７．６６・−
−６０とＩＫｍ／ｈステップで記憶車速が減小する。ド
ライバは、表示される車速メモリの内容を見ながらプリ
セットを行なうので、設定誤差は生じない。

また、所定値ずつメモリ車速を増大又は減小方向に更新
する場合、更新前のメモリ車速と希望車速との差が大き
い場合に、更新ステップが小さいと、希望する車速まで
メモリ車速を更新するのに時間がかかる。更新ステップ
を大きくすれば、細かい車速設定ができない。本発明に
よれば、メモリ車速アップ指示およびメモリ車速ダウン
指示の現われている時間に応じて、更新量が設定される
ので、スイッチの操作方法に応じて、大きな更新ステッ
プと小さな更新ステップを選択的に使用して、すばやく
メモリ車速を設定しうる。

ところで、車速アップ指示を発するスイッチが、もしオ
ン状態に保持されてオフしなくなる故障が生じると、記
憶車速は最大値まで自動的に更新され最大値が記憶され
るので危険である。そこで、本発明の好ましい実施例で
は、車輌の速度を判定し、車輌が停止している時以外は
、メモリ車速の更新を禁止する。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図に、一実施例の車速制御装置の電気回路を示す。

第１図を参照すると、この例では装置の制御にマイクロ
コンピュータＣＰＵを用いている。

この電気回路の電源は、イグニッションスイッチに連動
するスイッチＩＧＳを介して、車上バッテリーＢＴから
供給される。電圧安定化回路ＶＲＧによって、５Ｖの安
定な電圧に変換された電力が、マイクロコンピュータＣ
ＰＵ等の論理回路に印加される。

ＳＷＡは、ブレーキペダルの操作に連動するストップス
イッチ、ＳＷＢは、クラッチペダルの操作に連動するク
ラッチスイッチ、ＳＷＣは、定速走行用のセットスイッ
チ、ＳＷＤは、定速走行用のリジュームスイッチ、ＳＷ
Ｅは、メモリ車速を増大方向に更新するためのメモリ車
速アップスイッチ、ＳＷＦは、メモリ車速を減小方向に
更新するためのメモリ車速ダウンスイッチ、ＳＷＧは、
車速検出用のリードスイッチである。このリードスイッ
チＳＷＧの近傍には、スピードメータケーブルに接続さ
れた永久磁石が配置されている。ＬＰは、ストップラン
プである。

スイッチＳＷＡの一端はヒユーズＦＳ２を介してスイッ
チＩＧＳに接続されており、スイッチＳＷＡの他端はス
トップランプＬＰを介して接地されている。スイッチＳ
ＷＡの両端は、それぞれインターフェース回路ＩＦＣを
介して、マイクロコンピュータＣＰＵの入力ポートＰ１
及びＰ２に接続されている。また、スイッチＳＷＢ、Ｓ
ＷＣ，ＳＷＤ、ＳＷＥ、ＳＷＦおよびＳＷＧは、一端が
全　　。

て接地されており、他端はそ九ぞ九、インターフェース
回路ＩＦＣを介して、マイクロコンピュータＣＰＵの入
力ポートＰ３．Ｐ４．Ｐ５．Ｐ６．Ｐ７及びＰ８に接続
されている。なお、マイクロコンピュータＣＰＵの入力
ポートＰ８は、外部割込み要求端子である。

マイクロコンピュータＣＰＵの出力ポートＰ９およびＰ
ＩＯには、それぞれソレノイドドライバＳＤＩおよびＳ
Ｄ２を介して、ソレノイドＳＬＩおよびＳＬ２を接続し
である。これらのソレノイドＳＬＩおよびＳＬ２は、そ
れぞれ後述する負圧アクチュエータのコントロールソレ
ノイドおよびリリース用ソレノイドとして動作する。

ＤＳＰは、記憶車速を表示するための車速表示器である
。この車速表示器ＤＳＰには、３桁の７セグメント数値
表示器が備わっている。これらの７セグメント数値表示
器は、発光ダイオードでなっており、アノードコモンで
ある。各々の７セグメント数値表示器のアノード端子に
は電源ライン（ＶＢ）が接続され、カソード端子は、デ
コーダ及ドライバＤＤＩに接続されている。デコーダ及
ドライバＤＤＩは、ＢＣＤ信号を７セグメント信号に変
換するデコーダとドライバを内蔵している。

デコーダ及ドライバＤＤＩの３組の入力端子には、それ
ぞれラッチＬＡＩ、ＬＡ、２およびＬＡ３が接続されて
いる。ラッチＬＡＩ、ＬＡ２及びＬＡ３の３組のデータ
入力端子は、共通に接続されて、マイクロコンピュータ
ＣＰＵの出力ポートＰ１１に接続されている。マイクロ
コンピュータＣＰＵの出力ポートＰ］２から出力される
３つの信号によって、各ラッチＬＡＩ、ＬＡ２及びＬＡ
３が制御される。

第２図に、第１図の電気回路で制御される負圧アクチュ
エータ１００の構成を示す。第２図を参照して説明する
。ハウジング１０１は２つの部分１０１ａとｌ０Ｉｂで
なっている。ダイアフラム１０２は、２つの部分１０１
ａと１０１ｂのフランジ部分で挟持されている。ダイア
フラム１０２とハウジング１ｏ１ａで囲まれた空間が負
圧室であり、ダイアフラム１０２とハウジング］Ｏ１ｂ
で囲まれた空間は大気と連通している。１０３は。

ハウジング１０１ａとダイアフラム１０２の間に介挿さ
れた圧縮コイルスプリングであり、負圧室の圧力が大気
圧に近いときにはダイアプラム１０２を仮想線の位置ま
で押し戻す。ダイアフラム１０２の中央付近に固着した
突起１０４が、スロットルバルブ１０５のリンクと接続
されている。ハウジング１０１ａには、インテークマニ
ホールド１０６と連通する負圧取入口１０７と、大気取
入口１０８および１０９が設けである。

１１０が負圧制御弁であり、１１１が負圧解放弁であっ
て両者ともハウジング１０１ａに固着されている。負圧
制御弁１１０の可動片１１２は、Ｐを支点として傾動可
能であり一端に引張コイルスプリング１１３が接続され
、もう一端はコントロールソレノイドＳＬＩに対向して
いる。可動片ｌ１２の両端が弁体として機能し、それら
がソレノイドＳ　Ｌ　１の付勢・消勢に対応して負圧取
入口１０７開放、大気取入口１０８閉塞（図示の状態）
または負圧取入口１０７閉塞、大気取入口１０８開放と
する。

負圧解放弁１１１も１１０と同様に可動片１１４゜引張
コイルスプリング＋１５およびソレノイドＳＬ　２を有
するが、可動片１１４は大気取入口１０９の閉塞（図示
の状態）又は開放を行なう。なお、１１６がアクセルペ
ダル、１１７が引張コイルスプリングである。

第３図に第１図に示すマイクロコンピュータＣＰＵの概
略動作を示し、第４ａ図、第４ｂ図、第４ｃ図、第４ｄ
図、第４ｅ図、第４ｆ図、第４ｇ図および第４ｈ図に、
第３図に示すサブルーチン又は割込み処理ルーチンの詳
細を示す。

まず第３図を参照して概略を説明する。マイクロコンピ
ュータＣＰＵは、ｌｌ＊がオンすると、初期設定すなわ
ちボートの状態設定、メモリクリア。

パラメータ初期設定等を行なった後、入力ポートＰ１〜
Ｐ７の状態を読み取る。次に、定速走行用の目標車速が
記憶される車速メモリの内容を、ラッチＬＡ１．ＬＡ２
及びＬＡ３に出力し２表示器Ｄｓｐに表示する。

もしいずれかのスイッチがオンなら、レジスタＳに所定
の値をセントする。そしてレジスタＳの内容に応じて、
「待機処理」、「車速制御処理」。

「セット処理」、［リジューム処理］、「メモリ車速ア
ップ処理」又は「メモリ車速ダウン処理」に分岐し、入
力ポートの読み取りに戻る。以後、この動作をループ状
に繰り返し実行する。

また、ストップスイッチＳＷＡ又はクラッチスイッチＳ
ＷＢがオンなら、フラグＦＯをｚｒ　Ｏｒｒにクリアし
、セットスイッチＳＷＣ又はリジュームスイッチＳＷＤ
がオンなら、フラグＦＯを′″Ｉ　ＩＩにセットする。

フラグＦＯがＩＩ　Ｉ　１１なら、メモリ車速アップス
イッチＳＷＥ又はメモリ車速ダウンスイッチＳＷＦがオ
ンしても、レジスタＳの内容を更新しな％１゜ なお、ヒユーズＦＳ２が切れた場合でもスイッチＳＷＡ
の動作を検出できるように、マイクロコンピュータＣＰ
Ｕは、入力ポートＰ２が高レベルＨになった場合と入力
ポートＰ１が低レベルＬになった場合のいずれも、スイ
ッチＳＷＡがオンした、と判定する。

第４ａ図を参照して外部割込を説明する。外部割込みは
、この例では車速検出用のリードスイッチＳＷＧがオン
する毎に、つまり入力ポートＰ８に印加される信号の立
ち下がりで発生する。外部割込みが発生すると、レジス
タＲ６の内容をインクリメントする。その結果、レジス
タＲ６の内容が４未満ならプラグＦ３に１１１　Ｎをセ
ットしてすぐにメインルーチンに戻るが、レジスタＲ６
の内容が４以上であると、マイクロコンピュータＣＰＵ
はその内部に備わったハードウェアカウンタＣＮの内容
を読む。

このカウンタＣＮは、ＣＰＵの動作とは別に常時所定周
期のクロックパルスを計数するが、外部割込みが４回発
生する毎にクリアされる。従って。

このカウンタＣＮには、車速検出用リードスイッチＳＷ
Ｇから４つのパルスが出力される時間に応じた値が入る
。リードスイッチＳＷＧの近傍に配置した永久磁石は４
極になっており、それが１回転するとリードスイッチＳ
ＷＧは４つのパルスを　。

出力する。つまり、カウンタＣＮはスピードメータケー
ブルが１回転する時間を測定する。

カウンタＣＮの内容を読んで得られる周期データは、レ
ジスタＲ５に格納する。またレジスタＲ６の内容が４以
上になると、レジスタＲ６の内容を０にクリアし、　レ
ジスタＲ５に格納した周期データから、車速を演算し、
その結果をレジスタＲＯに格納する。

これらの処理が終了すると、カウンタＣＮの内容をクリ
アして再スタートし、フラグＦ３に”　］　”をセセラ
してメインルーチンに戻る。

次に、第４ｂ図を参照してタイマ割込処理を説明する。

この例では、マイクロコンピュータｃＰＵが内部に備え
るハードウェアタイマを利用して、所定周期毎にタイマ
割込要求が発生するようにしている。そのタイマ割込要
求が発生すると、第４ｂ図に示すタイマ割込処理を実行
する。

タイマ割込処理では、まず、各レジスタＲＡ、ＲＢおよ
びＲＣをインクリメントする。これらのレジスタは、そ
れぞれ独立したタイマとして利用される。

レジスタＲＡの値が所定値ＮＡを越える毎に、レジスタ
Ｒ４にレジスタＲ３の内容を記憶し、レジスタＲ３にレ
ジスタＲ２の内容髪記憶し、レジスタＲ２にレジスタＲ
１の内容を記憶し、レジスタＲ１にレジスタＲＯの内容
を記憶する。

レジスタＲＡの値が所定値ＮＡを越える毎にこの処理を
行なうので、各レジスタＲ１，Ｒ２，Ｒ３およびＲ４に
は、それぞれ最も新しい車速、前回測定した車速、２回
前に測定した車速および３回前に測定した車速が入る。

更に、レジスタＲ１の値からレジスタＲ４の値を引いた
結果をレジスタＲ７に格納し、レジスタＲＡの内容を０
にクリアする。この処理は、ＮＡの値に応じた所定時間
毎に定期的に行なわれる。レジスタＲ７の内容は、後述
するデユーティ演算において、加速度データとして利用
される。

次にレジスタＲＣの内容を所定値ＮＧと比較し、ＲＣの
内容がＮＧ（この例では２　ｓｅｃに対応）を越えると
、レジスタＲＣの内容をクリアし、フラグＦ３の状態に
応じて、フラグＦ２にセントし、フラグＦ３がｒｒ　１
　ｎならそれをＩＩ　ＯＩＴにクリアする。

前述したように、フラグＦ３は、外部割込処理において
ｎ　１　ｒＨにセットされるの、で、２　ｓｅｃの間に
１度も外部割込要求がないと、すなわちその間に１度も
リードスイッチＳＷＧが車速パルスを発生しないとフラ
グＦ２がＩＩ　ＯｒＨにクリアされ、それ以外の状態で
は、フラグＦ２に１″′がセットされる。

次に、タイマをクリアしてそれを再スタートにセットし
、メインルーチンに戻る。

なお、タイマ割込処理においてインクリメントされるレ
ジスタＲＢは、各種スイッチのオン時間又はオフ時間測
定用タイマとして利用される。また、第３図では図示し
てないが、ストップスイッチＳＷＡ、クラッチスイッチ
ＳＷＢ、セットスイッチＳＷＣ，リジュームスイッチＳ
ＷＤ、メモリ車速アップスイッチＳＷＥ又はメモリ車速
ダウンスイッチＳＷＦが、オフ状態から始めてオン状態
に変化した時には、いずれも、レジスタＲＢの値を０に
クリアする。これによって、各スイッチがオンしてから
の経過時間が判定できる。

次に、第４ｃ図を参照して「待機処理」詮説明−１６＝ する。この処理においては、単にコントロールソレノイ
ドＳＬＩおよびリリースソレノイドＳＬ２をオフにセッ
トしてメインルーチンに戻る。このようにセットすると
、負圧制御弁１１０および負圧解放弁１１１は、共に負
圧アクチュエータ１００内の負圧室を大気と連通にする
。従って、負圧アクチュエータ１００は、スロットルバ
ルブ１０５を開かない方向に動く。

次に第４ｅ図を参照して「セット処理」を説明する。セ
ラ１−スイッチＳＷＣがオンすると、まずリリースソレ
ノイドＳＬ２をオンにセットする。

これによって負圧解放弁１１１は、負圧アクチュエータ
の負圧室を大気から遮断する。但しこの状態でもコント
ロールソレノイドＳＬＩはオフのままなので、負圧制御
弁１１０は負圧アクチュエータの負圧室を大気と連通に
している。

セットスイッチＳＷＣがオンの状態を保持していると、
この後直ちにメインルーチンに戻る。従って車輌が所定
の走行状態であって、ドライバがアクセルペダルから足
を離していると、車速は徐々に降下する。

セットスイッチＳＷＣがオンからオフに変化すると、そ
の時のレジスタＲＯの内容、すなわち現車速を、車速メ
モリＲＭに格納し、レジスタＳに１髪セツトする。レジ
スタＳに１がセットされると、次のループ処理からは、
第４ｄ図に示される「車速制御処理」を実行する。

第４ｄ図を参照してｒ車速制御処理」を説明する。ｒ車
速制御処理Ｊでは、コントロールソレノイドＳＬＩをデ
ユーティ制御し、所定の車速が得られるように負圧アク
チュエータＩ００を制御する。この例では、レジスタＲ
Ｄを用いて、デユーティ制御周期内の位相をチェックし
ている。すなわちレジスタＲＤの内容が０からＮｏｎ−
１までの間はコントロールソレノイドＳＬＩをオンにセ
ットし、ＮｏｎからＮｍａｘ（デユーティ制御周期）ま
での間はコントロールソレノイドＳＬＩをオフにセット
する。つまり、ＮｏｎがコントロールソレノイドＳＬＩ
のオンデユーテイになる。ＲＤがＮｍａｘを越えると、
すなわち各制御周期を終了する毎に、レジスタＲＤの内
容を０にクリアし、新しいデユーティＮｏｎを演算する
。

デユーティＮｏｎは、次式により求める。

Ｎ　ｏｎ　＝　Ｄ　ｏ　＋　（Ｖａ　　Ｖｍ）Ｋ１．　
＋　（シａ−Ｖｂ）Ｋ２・・・（１）但し、Ｋｌ定数、
に２：定数ＨＶａ　：現車速。

■ｍ＝メモリ車速、ｖｂ：旧車速、Ｄｏ：中央値中央値
Ｄｏは、負圧アクチュエータ等の機械的特性と車速とに
応じて予め定まるものであり、マイクロコンピュータ内
に備わったメモリテーブルより、車速髪パラメータとし
て求める。現車速ＶａはレジスタＲＯに格納されており
、メモリ車速Ｖｍは車速メモリＲＭに格納されている。

現車速Ｖａと旧車速ｖｂとの差は、「タイマ割込処理」
においてレジスタＲ７に格納されている。なおレジスタ
Ｒ７に格納された車速差を演算する車速データ（Ｒ１お
よびＲ４の内容）は、所定周期毎に更新されるので、Ｒ
７の内容は車輌の加速度に対応するものと見なすことが
できる。

つまり、この例では予め定めた中央値（Ｄｏ）に現車速
とメモリ車速との差に応じた補償、および加速度補償を
行なった値を演算結果つまり制御デユーティにしている
。これにより、好ましい応答特性が得られる。

演算した制御デユーティに応じてコントロールソレノイ
ドＳＬＩをオン／オフ制御すると、それに応じて負圧制
御弁１１０が、負圧アクチュエータ１００の負圧室を、
負圧系と大気に交互に接続する。これによって負圧アク
チュエータ内の負圧室の圧力が調整され、それに応じて
スロットルバルブ１０５の開度が設定される。

次に、第４ｆ図を参照して「リジューム処理」を説明す
る。リジュームスイッチＳＷＤがオンすると、まずリリ
ースソレノイドＳＬ２をオフにセットする。これによっ
て負圧解放弁１１１は、負圧アクチュエータの負圧室を
大気から遮断する。次にリジュームタイマのオーバフロ
ーをチェックする。なお、リジュームタイマは、リジュ
ームスイッチが最初にオンした時にクリアさ載るレジス
タＲＢのことである。オーバーフローしてなければ、前
述の「デユーティ制御」を行なう。

リジュームタイマがオーバフローすると、コントロール
ソレノイドＳ’ＬＩをオン状態にセットし、レジスタＲ
Ｏの内容を車速メモリＲＭに格納する。

コントロールソレノイドＳＬＩをオン状態に維持すると
、負圧制御弁１１．０は負圧アクチュエータ１００の負
圧室を、インテークマニホールドと連通ずる負圧系に接
続する。従ってこの状態では負圧アクチュエータの状態
はスロットルバルブを開く方向に徐々に変化し、車速は
徐々に上昇する。

リジュームスイッチＳＷＤがオフになると、レジスタＳ
に１をセットし、次のループ処理においてはｒ車速制御
処理」に進む。

リジュームタイマがオーバフローする前にリジュームス
イッチがオフになる場合には、それまでに車速メモリに
記憶されていた車速を読み出して定速走行に入るが、リ
ジュームタイマがオーバフローした場合には、車速メモ
リの内容がその時の車速に更新されるので、走行中の車
速で定速走行に入る。

次に、第４ｇ図を参照して「メモリ車速アップ」処理を
説明する。この処理ではまず最初にフラグＦ２の状態を
判別する。フラグＦ２が”　ｏ　”なら、すなわち車速
が零（実際には２Ｋｍ／ｈ以下）でなければ、その後の
処理を全てスキップし、直ちにメインルーチンに戻る。

フラグＦ２がＪＪ　Ｉ　ＩＴであると、メモリ車速アッ
プスイッチＳＷＥの状態をチェックする。最初は、それ
がオンであるのでフラグＦ４の状態をチェックする。初
回は、フラグＦ４が′″０′″であるので、フラグＦ５
をＩＩ　Ｏ１７にクリアし、メモリ車速アップタイマを
クリア及スタート（実際にはレジスタＲＢの内容をクリ
アする）し、フラグＦ４にｉ　ｎをセットする。次から
はフラグＦ４が１″′なので、車速ダウンタイマ（ＲＢ
）のタイムオーバの有無をチェックする。

タイムオーバしない間は、直ちにメインルーチンに戻る
。タイムオーバすると、フラグＦ５にｒｒ　１　″をセ
ットし、車速メモリの内容に所定値α（この例では５に
＋＋＋／ｈに対応する値）を加算した値で車速メモリＲ
Ｍの内容を更新し、車速ダウンタイマをクリア及スター
トする。

メモリ車速アップスイッチＳＷＥがオフすると、フラグ
Ｆ５の状態をチェックし、それがＩＩ　Ｉ　ｎでなけれ
ば、すなわちメモリ車速アップタイマがタイムオーバす
る前にスイッチＳＷＥがオフしたら、車速メモリの内容
に所定値β（この例ではＩ　Ｋｍ／ｈ）を加算した値で
、車速メモリの内容を更新する。

フラグＦ５がＩＩ　Ｉ　ＩＩなら、車速メモリに所定値
βは加算しない。次にフラグＦ４およびＦ５を”　ｏ　
”にクリアし、レジスタＳにＯをセットして戻る。

次に、第４ｈ図を参照して「メモリ車速ダウン」処理を
説明する。この処理ではまず最初にフラグＦ２の状態を
判別する。フラグＦ２が”　ｏ　”なら、すなわち車速
が零（実際には２Ｋｍ／ｈ以下）でなければ、その後の
処理を全てスキップし、直ちにメインルーチンに戻る。

フラグＦ２が”　１　”であると、メモリ車速ダウンス
イッチＳＷＦの状態をチェックする。最初は、それがオ
ンであるのでフラグＦ６の状態をチェックする。初回は
、フラグＦ６が”　ｏ　”であるので、フラグＦ７を′
０″にクリアし、メモリ車速アップタイマをクリア及ス
タート（実際にはレジスタＲＢの内容をクリアする）し
、フラグＦ６に７１　ｉ　ｎをセットする。次からはフ
ラグＦ６が〃１″なので、車速ダウンタイマ（ＲＢ）の
タイムオーバの有無をチェックする。

タイムオーバしない間は、直ちにメインルーチンに戻る
。タイムオーバすると、フラグＦ７にＩＩ　Ｉ　ＩＩを
セットし、車速メモリの内容から所定値α（この例では
５　Ｋｍ／ｈに対応する値）を減算した値で車速メモリ
ＲＭの内容を更新し、車速ダウンタイマをクリア及スタ
ー１〜する。

メモリ車速ダウンスイッチＳＷＦがオフすると、フラグ
Ｆ７の状態をチェックし、それが”　１　”でなければ
、すなわちメモリ車速ダウンタイマがタイムオーバする
前にスイッチＳｗＦがオフしたら、車速メモリＲＭの内
容から所定値β（この例ではＩ　Ｋ＋ｎ／ｈ）を減算し
た値で、車速メモリの内容を更新する。フラグＦ７がＩ
Ｉ　Ｉ　ＩＩなら、車速メモリＲＭの減算は行なわない
。次にフラグＦ６およびＦ７をＩＩ　Ｏ１１にクリアし
、レジスタＳに０をセントして戻る。

なお上記実施例においては、車速か零のとき以外は車速
メモリの更新を禁止しているが、例えばメモリ車速アッ
プスイッチＳＷＥの信頼性が十分高ければ、１この処理
は不要である。その場合、例えば第４ｇ図および第４ｈ
図のフラグＦ２の判定処理を省略すればよい。また、実
施例では所定時間内に車速パルスが現われるかどうかを
判定して車速が零かどうかを判定しているが、例えば実
施例のレジスタＲＯの内容を判定してもよい。なお車速
が零かどうかを判定するには、例えばパーキングブレー
キがオンかどうかを判定した結果を利用してもよい。

［効果］ 以上のとおり本発明によれば、ポテンショメータやダイ
アルを用いることなく、安価に、プリセット機能を有す
る車速制御装置を提供でき、しかも調整が不要であり、
設定誤差が生じないし、設定をすばやく行ないつる。

【図面の簡単な説明】

第１図は、本発明の一実施Ｎを示す電気ＦｉＪ路図であ
る。 第２図は、第１図に示す装置に備わった負圧アクチュエ
ータを示す縦断面図である。 第３図は、第１図のマイクロコンピュータＣＰＵの概略
動作を示すフローチャー１〜である。 第４ａ図、第４ｂ図、第４ｃ図、第４ｄ図、第４ｅ図、
第４ｆ図、第４ｇ図および第４ｈ図は、第３図に示すサ
ブルーチンおよび割込処理を示すフローチャートである
。 １００：負圧アクチュエータ（スロットル駆動手段）１
０５：スロットルバルブ １０６：インテークマ二ホールド １１〇二負圧制御弁 １１１：負圧解放弁 １１６：アクセルペダル ＳＷＡニスＩ−ツブスイッチ ＳＷＢ；クラッチスイッチ ＳＷＣ，ＳＷＤ、ＳＷＥ、ＳＷＦ　：　（７１，インチ
手段）ＳＷＧ：リードスイッチ（車速検出手段）ＤＳＰ
：表示器（車速表示手段） ＣＰＵ：マイクロコンピュータ（電子制御手段）特開昭
Ｇｌ−８１２４１（９）

Claims (3)

【特許請求の範囲】
1. （１）車輌のスロットルバルブに結合された、スロット
   ル駆動手段； 車輌の速度に応じた電気信号を発生する、 車速検出手段； 記憶車速を表示する車速表示手段； 少なくとも２つのスイッチ手段；および 車速メモリを備え、該車速メモリの内容を 前記車速表示手段に表示し、前記スイッチ手段から車速
   記憶指示があると、車速メモリに前記車速検出手段の出
   力に応じた値を記憶し、前記スイッチ手段から車速再生
   指示があると、車速メモリに記憶された車速と前記車速
   検出手段の出力とに応じて前記スロットル駆動手段を制
   御し、前記スイッチ手段からメモリ車速アップ指示があ
   ると、その指示が現われている時間に応じた所定値と車
   速メモリに記憶された車速とを加算した値を該車速メモ
   リに更新記憶し、前記スイッチ手段から車速ダウン指示
   があると、その指示が現われている時間に応じた所定値
   を車速メモリに記憶された車速から減算した値を該車速
   メモリに更新記憶する、電子制御手段； を備える車速制御装置。
2. （２）スイッチ手段は、車速記憶指示、車速再生指示、
   メモリ車速アップ指示およびメモリ車速ダウン指示をそ
   れぞれ電子制御手段に与える少なくとも４つのスイッチ
   を備える、前記特許請求の範囲第（１）項記載の車速制
   御装置。
3. （３）電子制御手段は、車輌の速度が実質上零のとき以
   外は、少なくともメモリ車速アップ指示に応じた動作を
   禁止する、前記特許請求の範囲第（１）項又は第（２）
   項記載の車速制御装置。