JP2591056Y2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2591056Y2 JP2591056Y2 JP1993000045U JP4593U JP2591056Y2 JP 2591056 Y2 JP2591056 Y2 JP 2591056Y2 JP 1993000045 U JP1993000045 U JP 1993000045U JP 4593 U JP4593 U JP 4593U JP 2591056 Y2 JP2591056 Y2 JP 2591056Y2
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- pair
- output
- pulse width
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、一対の主スイッチング
素子を用いたスイッチング電源装置に関するものであ
る。
素子を用いたスイッチング電源装置に関するものであ
る。
【０００２】
【従来の技術】図２に米国特許第４８０９１８４号で開
示されたスイッチング電源の回路構成を示す。図におい
て、Ｔはトランスで、その一次巻線Ｎ１には直流電圧Ｖ
inが印加されている。Ｓ１は主スイッチング素子、Ｓ３
は補助スイッチング素子、Ｃ３は補助コンデンサであ
る。一次巻線Ｎ１に印加された電圧Ｖｉｎは主スイッチ
ング素子Ｓ１によりオン・オフされる。補助スイッチン
グ素子Ｓ３と補助コンデンサＣ３は直列に接続され、そ
の直列回路は主スイッチング素子Ｓ１に並列に接続され
ている。主スイッチング素子Ｓ１と補助スイッチング素
子Ｓ２は相補的にオン・オフされる。主スイッチング素
子Ｓ１がオン・オフすると、トランスＴの二次巻線Ｎ２
にはスイッチング信号が誘起されるので、これを整流回
路ＲＥで整流・平滑することにより出力端子ＯＵＴに直
流電圧ＶＯが得られる。ここで、図２の回路における主
スイッチング素子Ｓ１はオフ時に次式で表される電圧ス
トレスVstressが発生する。 Ｖstress＝Ｖin／（１−Ｄ） …（１） （１）式において、Ｖinは入力電圧、Ｄは主スイッチン
グ素子Ｓ１のオン・オフのデューティ比である。スイッ
チング電源においては、商用の交流電源からエネルギー
供給を受ける場合が多いが、近年入力電圧の広範囲化が
要請されており、１００Ｖ系と２００Ｖ系の双方に対処
出来ることが望まれている。そうすると、入力電圧の上
限が大きな電源ではスイッチング素子Ｓ１，Ｓ３として
高耐圧のものを必要とする。しかし、高耐圧のスイッチ
ング素子はオン抵抗が大きく、スイッチング素子の導通
損失を増大させるという課題があった。
示されたスイッチング電源の回路構成を示す。図におい
て、Ｔはトランスで、その一次巻線Ｎ１には直流電圧Ｖ
inが印加されている。Ｓ１は主スイッチング素子、Ｓ３
は補助スイッチング素子、Ｃ３は補助コンデンサであ
る。一次巻線Ｎ１に印加された電圧Ｖｉｎは主スイッチ
ング素子Ｓ１によりオン・オフされる。補助スイッチン
グ素子Ｓ３と補助コンデンサＣ３は直列に接続され、そ
の直列回路は主スイッチング素子Ｓ１に並列に接続され
ている。主スイッチング素子Ｓ１と補助スイッチング素
子Ｓ２は相補的にオン・オフされる。主スイッチング素
子Ｓ１がオン・オフすると、トランスＴの二次巻線Ｎ２
にはスイッチング信号が誘起されるので、これを整流回
路ＲＥで整流・平滑することにより出力端子ＯＵＴに直
流電圧ＶＯが得られる。ここで、図２の回路における主
スイッチング素子Ｓ１はオフ時に次式で表される電圧ス
トレスVstressが発生する。 Ｖstress＝Ｖin／（１−Ｄ） …（１） （１）式において、Ｖinは入力電圧、Ｄは主スイッチン
グ素子Ｓ１のオン・オフのデューティ比である。スイッ
チング電源においては、商用の交流電源からエネルギー
供給を受ける場合が多いが、近年入力電圧の広範囲化が
要請されており、１００Ｖ系と２００Ｖ系の双方に対処
出来ることが望まれている。そうすると、入力電圧の上
限が大きな電源ではスイッチング素子Ｓ１，Ｓ３として
高耐圧のものを必要とする。しかし、高耐圧のスイッチ
ング素子はオン抵抗が大きく、スイッチング素子の導通
損失を増大させるという課題があった。
【０００３】そこで、図３に示すように、主スイッチン
グ素子をＳ１とＳ２の２つに分割して１個当たりの電圧
ストレスを減少させることが行われている。この回路
は、例えば特開平１−３１８５４５号公報に開示された
ものであるが、このように主スイッチング素子を２個に
分割した装置においては、両素子Ｓ１，Ｓ２のスイッチ
ングは正確に同期してオン・オフされるのが原則であ
る。しかし、何らかの原因でスイッチングにバラツキが
生じると、一方の素子に高い電圧が加わり望ましくな
い。
グ素子をＳ１とＳ２の２つに分割して１個当たりの電圧
ストレスを減少させることが行われている。この回路
は、例えば特開平１−３１８５４５号公報に開示された
ものであるが、このように主スイッチング素子を２個に
分割した装置においては、両素子Ｓ１，Ｓ２のスイッチ
ングは正確に同期してオン・オフされるのが原則であ
る。しかし、何らかの原因でスイッチングにバラツキが
生じると、一方の素子に高い電圧が加わり望ましくな
い。
【０００４】
【考案が解決しようとする課題】本考案の目的は、トラ
ンスの一次巻線を分割することにより、２つのスイッチ
ング素子の電圧ストレスのバランスを調整し、信頼性の
高い電源装置を実現することにある。
ンスの一次巻線を分割することにより、２つのスイッチ
ング素子の電圧ストレスのバランスを調整し、信頼性の
高い電源装置を実現することにある。
【０００５】
【課題を解決するための手段】本考案は、一次巻線が２
分割され各一次巻線のそれぞれの一端が入力電圧源に接
続されたトランス、前記入力電圧源の出力を分割する一
対のコンデンサ、前記トランスの一次巻線のそれぞれの
他端間に直列に接続された一対の主スイッチング素子、
この一対の主スイッチング素子に並列に接続された補助
コンデンサと補助スイッチング素子よりなる直列回路、
前記トランスの二次巻線に接続された整流・平滑回路、
この整流・平滑回路の出力を取り出す出力端子、前記整
流・平滑回路の出力と基準電圧との差を出力する誤差増
幅器、及びこの誤差増幅器の出力が与えられるパルス幅
変調回路を具備し、前記一対の主スイッチング素子の共
通接続点と前記一対のコンデンサの共通接続点を接続
し、前記パルス幅変調回路の出力信号により前記一対の
主スイッチング素子を同期してオン・オフ駆動させると
共に、この駆動信号とは反対極性のパルス幅変調信号で
前記補助スイッチング素子を駆動させるように構成した
ものである。
分割され各一次巻線のそれぞれの一端が入力電圧源に接
続されたトランス、前記入力電圧源の出力を分割する一
対のコンデンサ、前記トランスの一次巻線のそれぞれの
他端間に直列に接続された一対の主スイッチング素子、
この一対の主スイッチング素子に並列に接続された補助
コンデンサと補助スイッチング素子よりなる直列回路、
前記トランスの二次巻線に接続された整流・平滑回路、
この整流・平滑回路の出力を取り出す出力端子、前記整
流・平滑回路の出力と基準電圧との差を出力する誤差増
幅器、及びこの誤差増幅器の出力が与えられるパルス幅
変調回路を具備し、前記一対の主スイッチング素子の共
通接続点と前記一対のコンデンサの共通接続点を接続
し、前記パルス幅変調回路の出力信号により前記一対の
主スイッチング素子を同期してオン・オフ駆動させると
共に、この駆動信号とは反対極性のパルス幅変調信号で
前記補助スイッチング素子を駆動させるように構成した
ものである。
【０００６】
【作用】このような本考案では、パルス幅変調信号によ
り一対のスイッチング素子が同期して駆動され、また補
助スイッチング素子が反対極性のパルス幅変調信号によ
り駆動される。
り一対のスイッチング素子が同期して駆動され、また補
助スイッチング素子が反対極性のパルス幅変調信号によ
り駆動される。
【０００７】
【実施例】以下図面を用いて本考案を説明する。図１は
本考案装置の一実施例を示す回路図である。図におい
て、Ｔはトランスで、その一次巻線はＮ１とＮ２に分割
されている。Ｓ１とＳ２はそれぞれ主スイッチング素子
で、両素子は直列に接続されている。Ｖinは入力電圧源
で、この電圧源にトランスＴの一次巻線Ｎ１とＮ２のそ
れぞれの一端が接続されている。一次巻線Ｎ１とＮ２の
それぞれの他端にはスイッチング素子Ｓ１とＳ２の直列
回路が接続されている。Ｃ１とＣ２は入力電圧源Ｖinを
分割するコンデンサで、入力電圧源Ｖinに並列に接続さ
れている。コンデンサＣ１とＣ２の接続点はスイッチン
グ素子Ｓ１，Ｓ２の接続点に接続されている。Ｓ３は補
助スイッチング素子、Ｃ３はスイッチング素子Ｓ３に直
列に接続された補助コンデンサで、この直列回路は主ス
イッチング素子Ｓ１とＳ２の直列回路に並列に接続され
ている。各スイッチング素子Ｓ１〜Ｓ３にはダイオード
Ｄ１〜Ｄ３がそれぞれ並列に接続されている。これらの
ダイオードは、スイッチング素子Ｓ１〜Ｓ３が全てオフ
となるような場合に、トランスＴを流れる電流が不連続
にならないように設けられたものである。
本考案装置の一実施例を示す回路図である。図におい
て、Ｔはトランスで、その一次巻線はＮ１とＮ２に分割
されている。Ｓ１とＳ２はそれぞれ主スイッチング素子
で、両素子は直列に接続されている。Ｖinは入力電圧源
で、この電圧源にトランスＴの一次巻線Ｎ１とＮ２のそ
れぞれの一端が接続されている。一次巻線Ｎ１とＮ２の
それぞれの他端にはスイッチング素子Ｓ１とＳ２の直列
回路が接続されている。Ｃ１とＣ２は入力電圧源Ｖinを
分割するコンデンサで、入力電圧源Ｖinに並列に接続さ
れている。コンデンサＣ１とＣ２の接続点はスイッチン
グ素子Ｓ１，Ｓ２の接続点に接続されている。Ｓ３は補
助スイッチング素子、Ｃ３はスイッチング素子Ｓ３に直
列に接続された補助コンデンサで、この直列回路は主ス
イッチング素子Ｓ１とＳ２の直列回路に並列に接続され
ている。各スイッチング素子Ｓ１〜Ｓ３にはダイオード
Ｄ１〜Ｄ３がそれぞれ並列に接続されている。これらの
ダイオードは、スイッチング素子Ｓ１〜Ｓ３が全てオフ
となるような場合に、トランスＴを流れる電流が不連続
にならないように設けられたものである。
【０００８】ＲＥは整流・平滑回路、ＯＵＴは出力端
子、ＤＡは誤差増幅器、ＰＷＭはパルス幅変調回路であ
る。トランスＴの二次巻線Ｎ２は整流・平滑回路ＲＥを
介して出力端子ＯＵＴに接続されている。出力端子ＯＵ
Ｔは誤差増幅器ＤＡを介してパルス幅変調回路ＰＷＭに
接続され、ＰＷＭの出力端子は主スイッチング素子Ｓ１
とＳ２に接続されると共に、インバータＩＶを介して補
助スイッチング素子Ｓ３に接続されている。
子、ＤＡは誤差増幅器、ＰＷＭはパルス幅変調回路であ
る。トランスＴの二次巻線Ｎ２は整流・平滑回路ＲＥを
介して出力端子ＯＵＴに接続されている。出力端子ＯＵ
Ｔは誤差増幅器ＤＡを介してパルス幅変調回路ＰＷＭに
接続され、ＰＷＭの出力端子は主スイッチング素子Ｓ１
とＳ２に接続されると共に、インバータＩＶを介して補
助スイッチング素子Ｓ３に接続されている。
【０００９】このような構成の電源装置においては、主
スイッチング素子Ｓ１とＳ２はパルス幅変調回路ＰＷＭ
が出力する同一のパルス幅信号で同期して駆動され、補
助スイッチング素子Ｓ３はその反対のパルス幅変調信号
で駆動される。今、スイッチング素子Ｓ１とＳ２がオン
で、Ｓ３がオフの時、コンデンサＣ１とＣ２で分割され
た入力電圧ＶinはトランスＴの一次巻線Ｎ１とＮ２に印
加される。逆に、Ｓ１とＳ２がオフで，Ｓ３がオンにな
ると、コンデンサＣ３とスイッチング素子Ｓ３の直列回
路を介してトランスＴの磁束がリセットされる。スイッ
チング素子Ｓ１〜Ｓ３がオン・オフすることにより、ト
ランスＴの二次巻線Ｎ３に発生した電圧は整流・平滑回
路ＲＥで整流・平滑されて出力端子ＯＵＴより電圧Ｖou
tとして取り出される。これと共に、出力電圧Ｖoutは誤
差増幅器ＤＡに加えられる。誤差増幅器ＤＡは出力電圧
Ｖoutと基準電圧ＳＶとの差の電圧を出力し、その差の
電圧はパルス幅変調回路ＰＷＭに加えられる。パルス幅
変調回路ＰＷＭは加えられた電圧の大きさに応じたパル
ス幅変調信号を出力する。主スイッチング素子Ｓ１とＳ
２はそのパルス幅信号により同期して駆動される。誤差
増幅器ＤＡとパルス幅変調回路ＰＷＭよりなる帰還作用
により、出力電圧Ｖoutと基準電圧ＳＶとの差の電圧が
小さくなるようにスイッチング素子Ｓ１とＳ２を駆動す
るパルス幅変調信号のパルス幅が制御される。
スイッチング素子Ｓ１とＳ２はパルス幅変調回路ＰＷＭ
が出力する同一のパルス幅信号で同期して駆動され、補
助スイッチング素子Ｓ３はその反対のパルス幅変調信号
で駆動される。今、スイッチング素子Ｓ１とＳ２がオン
で、Ｓ３がオフの時、コンデンサＣ１とＣ２で分割され
た入力電圧ＶinはトランスＴの一次巻線Ｎ１とＮ２に印
加される。逆に、Ｓ１とＳ２がオフで，Ｓ３がオンにな
ると、コンデンサＣ３とスイッチング素子Ｓ３の直列回
路を介してトランスＴの磁束がリセットされる。スイッ
チング素子Ｓ１〜Ｓ３がオン・オフすることにより、ト
ランスＴの二次巻線Ｎ３に発生した電圧は整流・平滑回
路ＲＥで整流・平滑されて出力端子ＯＵＴより電圧Ｖou
tとして取り出される。これと共に、出力電圧Ｖoutは誤
差増幅器ＤＡに加えられる。誤差増幅器ＤＡは出力電圧
Ｖoutと基準電圧ＳＶとの差の電圧を出力し、その差の
電圧はパルス幅変調回路ＰＷＭに加えられる。パルス幅
変調回路ＰＷＭは加えられた電圧の大きさに応じたパル
ス幅変調信号を出力する。主スイッチング素子Ｓ１とＳ
２はそのパルス幅信号により同期して駆動される。誤差
増幅器ＤＡとパルス幅変調回路ＰＷＭよりなる帰還作用
により、出力電圧Ｖoutと基準電圧ＳＶとの差の電圧が
小さくなるようにスイッチング素子Ｓ１とＳ２を駆動す
るパルス幅変調信号のパルス幅が制御される。
【００１０】このように、本考案においては一次巻線Ｎ
１，Ｎ２を分割すると共に、一対の主スイッチング素子
Ｓ１，Ｓ２を設け、パルス幅変調回路ＰＷＭが出力する
パルス幅信号により両スイッチング素子Ｓ１とＳ２を同
期して駆動するようにしたので、電圧ストレスの生じな
い電源装置を得ることができる。なお、このような本考
案の回路においては、主スイッチング素子Ｓ１とＳ２の
ターンオフのタイミングにバラツキが生じ、例えばスイ
ッチング素子Ｓ１が先にオフになった場合において、補
助スイッチング素子Ｓ３が未だオフであるように設定す
ると、一次巻線Ｎ２はコンデンサＣ２の電圧でクランプ
されることになる。この場合、一次巻線Ｎ１は一次巻線
Ｎ２と磁気結合しており、一次巻線Ｎ１に生じる電圧も
クランプされることになるので、スイッチング素子Ｓ１
はオフしたにも係わらず、ここに過大な電圧は発生しな
い。逆の場合も同様である。なお又、主スイッチング素
子Ｓ１とＳ２がオフの時にはコンデンサＣ１とＣ２が電
圧のバランスを取るので、Ｓ１とＳ２のオフ電圧が均等
になり、安定した動作を行う。
１，Ｎ２を分割すると共に、一対の主スイッチング素子
Ｓ１，Ｓ２を設け、パルス幅変調回路ＰＷＭが出力する
パルス幅信号により両スイッチング素子Ｓ１とＳ２を同
期して駆動するようにしたので、電圧ストレスの生じな
い電源装置を得ることができる。なお、このような本考
案の回路においては、主スイッチング素子Ｓ１とＳ２の
ターンオフのタイミングにバラツキが生じ、例えばスイ
ッチング素子Ｓ１が先にオフになった場合において、補
助スイッチング素子Ｓ３が未だオフであるように設定す
ると、一次巻線Ｎ２はコンデンサＣ２の電圧でクランプ
されることになる。この場合、一次巻線Ｎ１は一次巻線
Ｎ２と磁気結合しており、一次巻線Ｎ１に生じる電圧も
クランプされることになるので、スイッチング素子Ｓ１
はオフしたにも係わらず、ここに過大な電圧は発生しな
い。逆の場合も同様である。なお又、主スイッチング素
子Ｓ１とＳ２がオフの時にはコンデンサＣ１とＣ２が電
圧のバランスを取るので、Ｓ１とＳ２のオフ電圧が均等
になり、安定した動作を行う。
【００１１】
【考案の効果】本考案によれば、トランスＴの一次巻く
線を分割し、各一次巻線にスイッチング素子を接続し、
この両スイッチング素子を同期して駆動するように構成
したので、主スイッチング素子のバランスが調整され、
信頼性の高いスイッチング電源装置を得ることが出来
る。
線を分割し、各一次巻線にスイッチング素子を接続し、
この両スイッチング素子を同期して駆動するように構成
したので、主スイッチング素子のバランスが調整され、
信頼性の高いスイッチング電源装置を得ることが出来
る。
【図１】本考案のスイッチング電源装置の一実施例を示
した回路図である。
した回路図である。
【図２】従来のスイッチング電源装置の回路図である。
【図３】従来のスイッチング電源装置の回路図である。
Ｖｉｎ 入力電圧 Ｔ トランス Ｎ１，Ｎ２ 一次巻線 Ｎ３ 二次巻線 Ｓ１，Ｓ２ 主スイッチング素子 Ｓ３ 補助スイッチング素子 Ｃ１，Ｃ２ 電源分割用コンデンサ Ｃ３ 補助コンデンサ ＤＡ 誤差増幅器 ＰＷＭ パルス幅変調回路
Claims (2)
- 【請求項１】一次巻線が２分割され各一次巻線のそれぞ
れの一端が入力電圧源に接続されたトランス、前記入力
電圧源の出力を分割する一対のコンデンサ、前記トラン
スの一次巻線のそれぞれの他端間に直列に接続された一
対の主スイッチング素子、この一対の主スイッチング素
子に並列に接続された補助コンデンサと補助スイッチン
グ素子よりなる直列回路、前記トランスの二次巻線に接
続された整流・平滑回路、この整流・平滑回路の出力を
取り出す出力端子、前記整流・平滑回路の出力と基準電
圧との差を出力する誤差増幅器、及びこの誤差増幅器の
出力が与えられるパルス幅変調回路を具備し、前記一対
の主スイッチング素子の共通接続点と前記一対のコンデ
ンサの共通接続点を接続し、前記パルス幅変調回路の出
力信号により前記一対の主スイッチング素子を同期して
オン・オフ駆動させると共に、この駆動信号とは反対極
性のパルス幅変調信号で前記補助スイッチング素子を駆
動させるように構成したスイッチング電源装置。 - 【請求項２】前記一対の主スイッチング素子と前記補助
スイッチング素子の駆動において、全てのスイッチング
素子が共にオフとなる期間を駆動信号の変化時に設ける
ように構成した請求項１記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993000045U JP2591056Y2 (ja) | 1993-01-05 | 1993-01-05 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993000045U JP2591056Y2 (ja) | 1993-01-05 | 1993-01-05 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0657090U JPH0657090U (ja) | 1994-08-05 |
| JP2591056Y2 true JP2591056Y2 (ja) | 1999-02-24 |
Family
ID=11463316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993000045U Expired - Fee Related JP2591056Y2 (ja) | 1993-01-05 | 1993-01-05 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591056Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973939A (en) * | 1996-08-29 | 1999-10-26 | Trw Inc. | Double forward converter with soft-PWM switching |
| JP4684758B2 (ja) * | 2005-06-22 | 2011-05-18 | 富士通テレコムネットワークス株式会社 | 電源装置 |
-
1993
- 1993-01-05 JP JP1993000045U patent/JP2591056Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0657090U (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654880A (en) | Single-stage AC-to-DC full-bridge converter with magnetic amplifiers for input current shaping independent of output voltage regulation | |
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| US5073849A (en) | Resonant DC to DC converter switching at zero current | |
| KR20030011337A (ko) | 자율적 1차 인버터를 구비한 스위치 모드 전원장치 | |
| JPH07115774A (ja) | 電源装置 | |
| JP2591056Y2 (ja) | スイッチング電源装置 | |
| JP2001169550A (ja) | 多出力電源装置 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3228828B2 (ja) | 力率改善型コンバ−タ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPS6349109Y2 (ja) | ||
| JPS5923186B2 (ja) | スイッチング電源回路 | |
| JPH048166A (ja) | 電源装置 | |
| JPH10248247A (ja) | 昇圧チョッパ回路 | |
| JP2963776B2 (ja) | 電源装置 | |
| JPH07337012A (ja) | 多出力スイッチング電源回路 | |
| JP3107457B2 (ja) | スイッチング電源装置 | |
| JPH0424791Y2 (ja) | ||
| JPH0733588Y2 (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JPH0446561A (ja) | スイッチング電源 | |
| JPH0441607Y2 (ja) | ||
| JPH06311745A (ja) | スイッチング電源装置 | |
| JPS63253866A (ja) | 電源回路装置 | |
| JPH069379U (ja) | スイッチング素子駆動回路 | |
| JPH02101960A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |