JP2001169550A - 多出力電源装置 - Google Patents
多出力電源装置Info
- Publication number
- JP2001169550A JP2001169550A JP34967699A JP34967699A JP2001169550A JP 2001169550 A JP2001169550 A JP 2001169550A JP 34967699 A JP34967699 A JP 34967699A JP 34967699 A JP34967699 A JP 34967699A JP 2001169550 A JP2001169550 A JP 2001169550A
- Authority
- JP
- Japan
- Prior art keywords
- primary
- switching transistor
- side switching
- control circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 複数種類の負荷にそれぞれ安定化直流出力電
圧を供給する多出力電源装置に関し、効率を低下させる
ことなく、直流出力電圧の安定化を図る。 【解決手段】 トランス６の一次巻線に接続した一次側
スイッチング・トランジスタ１とこれを制御する一次側
制御回路３と、トランス６の二次巻線８−１，８−２に
接続した二次側スイッチング・トランジスタ２−１，２
−２と、これを制御する二次側制御回路４−１，４−２
と、直流出力電圧Ｖ１，Ｖ２を出力する整流平滑回路５
−１，５−２とを備え、一次側制御回路３は、一次側ス
イッチング・トランジスタ１を一定周期でオン，オフ制
御し、二次側制御回路４−１，４−２は、二次側スイッ
チング・トランジスタ２−１，２−２のオン期間を、直
流出力電圧Ｖ１，Ｖ２が設定値になるように制御し、且
つオン開始タイミングを、一次側スイッチング・トラン
ジスタ１の制御タイミングに同期化させる。
圧を供給する多出力電源装置に関し、効率を低下させる
ことなく、直流出力電圧の安定化を図る。 【解決手段】 トランス６の一次巻線に接続した一次側
スイッチング・トランジスタ１とこれを制御する一次側
制御回路３と、トランス６の二次巻線８−１，８−２に
接続した二次側スイッチング・トランジスタ２−１，２
−２と、これを制御する二次側制御回路４−１，４−２
と、直流出力電圧Ｖ１，Ｖ２を出力する整流平滑回路５
−１，５−２とを備え、一次側制御回路３は、一次側ス
イッチング・トランジスタ１を一定周期でオン，オフ制
御し、二次側制御回路４−１，４−２は、二次側スイッ
チング・トランジスタ２−１，２−２のオン期間を、直
流出力電圧Ｖ１，Ｖ２が設定値になるように制御し、且
つオン開始タイミングを、一次側スイッチング・トラン
ジスタ１の制御タイミングに同期化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数種類の負荷に
それぞれ直流出力電圧を供給する多出力電源装置に関す
る。特に、スイッチング制御によって、複数種類の負荷
にそれぞれ同一又は異なる直流出力電圧を安定化して供
給する多出力電源装置に関する。
それぞれ直流出力電圧を供給する多出力電源装置に関す
る。特に、スイッチング制御によって、複数種類の負荷
にそれぞれ同一又は異なる直流出力電圧を安定化して供
給する多出力電源装置に関する。
【０００２】
【従来の技術】スイッチング制御により、入力電圧を所
望の直流出力電圧に変換し、且つ安定化して各種電子回
路等の負荷に供給するスイッチング電源装置は既に各種
の分野に採用されている。このようなスイッチング電源
装置により、複数種類の直流出力電圧を供給する従来例
の構成として、例えば、図６に示すＤＣ／ＤＣコンバー
タ６１，６２を用いた構成が知られている。
望の直流出力電圧に変換し、且つ安定化して各種電子回
路等の負荷に供給するスイッチング電源装置は既に各種
の分野に採用されている。このようなスイッチング電源
装置により、複数種類の直流出力電圧を供給する従来例
の構成として、例えば、図６に示すＤＣ／ＤＣコンバー
タ６１，６２を用いた構成が知られている。
【０００３】この場合、入力電圧Ｖｉｎを第１のＤＣ／
ＤＣコンバータ６１により直流出力電圧Ｖ１に変換し
て、図示を省略した負荷に供給し、この直流出力電圧Ｖ
１を入力電圧として第２のＤＣ／ＤＣコンバータ６２に
より直流出力電圧Ｖ２に変換して、図示を省略した負荷
に供給する。この場合の直流出力電圧Ｖ１，Ｖ２は、通
常はＶｉｎ＞Ｖ１＞Ｖ２の関係に選定される。
ＤＣコンバータ６１により直流出力電圧Ｖ１に変換し
て、図示を省略した負荷に供給し、この直流出力電圧Ｖ
１を入力電圧として第２のＤＣ／ＤＣコンバータ６２に
より直流出力電圧Ｖ２に変換して、図示を省略した負荷
に供給する。この場合の直流出力電圧Ｖ１，Ｖ２は、通
常はＶｉｎ＞Ｖ１＞Ｖ２の関係に選定される。
【０００４】又図７に示すフォワードコンバータ形式の
多出力電源装置も知られている。同図に於いて、７１は
スイッチング・トランジスタ、７２は鋸歯状波発生器、
７３はパルス幅制御回路（ＰＷＭ）、７５−１，７５−
２は整流平滑回路、７６はトランス、７７は一次巻線、
７８−１，７８−２は二次巻線、Ｄ２，Ｄ３はダイオー
ド、Ｌ２はチョークコイル、Ｃ３はコンデンサを示す。
多出力電源装置も知られている。同図に於いて、７１は
スイッチング・トランジスタ、７２は鋸歯状波発生器、
７３はパルス幅制御回路（ＰＷＭ）、７５−１，７５−
２は整流平滑回路、７６はトランス、７７は一次巻線、
７８−１，７８−２は二次巻線、Ｄ２，Ｄ３はダイオー
ド、Ｌ２はチョークコイル、Ｃ３はコンデンサを示す。
【０００５】パルス幅制御回路７３によりスイッチング
・トランジスタ７１をオン，オフして、トランス７６の
一次巻線７７に入力電圧Ｖｉｎの印加期間を制御する。
このトランス７６の二次巻線７８−１，７８−２に、ダ
イオードＤ２，Ｄ３とチョークコイルＬ２とコンデンサ
Ｃ３とを含む整流平滑回路７５−１，７５−２を接続
し、整流して平滑化した直流出力電圧Ｖ１，Ｖ２を、そ
れぞれ図示を省略した負荷に供給する。この直流出力電
圧Ｖ１を検出し、設定値となるように、パルス幅制御回
路７３はスイッチング・トランジスタ７１のオン期間を
制御する。
・トランジスタ７１をオン，オフして、トランス７６の
一次巻線７７に入力電圧Ｖｉｎの印加期間を制御する。
このトランス７６の二次巻線７８−１，７８−２に、ダ
イオードＤ２，Ｄ３とチョークコイルＬ２とコンデンサ
Ｃ３とを含む整流平滑回路７５−１，７５−２を接続
し、整流して平滑化した直流出力電圧Ｖ１，Ｖ２を、そ
れぞれ図示を省略した負荷に供給する。この直流出力電
圧Ｖ１を検出し、設定値となるように、パルス幅制御回
路７３はスイッチング・トランジスタ７１のオン期間を
制御する。
【０００６】この多出力電源装置は、直流出力電圧Ｖ
１，Ｖ２を、トランス７６の二次巻線７８−１，７８−
２の一次巻線７７に対する巻数比によりほぼ対応した値
とし、一方の直流出力電圧Ｖ１が設定値となるように、
一次側をスイッチング制御し、他方の直流出力電圧Ｖ２
は、一方の直流出力電圧Ｖ１が安定化されることに付随
して安定化される。
１，Ｖ２を、トランス７６の二次巻線７８−１，７８−
２の一次巻線７７に対する巻数比によりほぼ対応した値
とし、一方の直流出力電圧Ｖ１が設定値となるように、
一次側をスイッチング制御し、他方の直流出力電圧Ｖ２
は、一方の直流出力電圧Ｖ１が安定化されることに付随
して安定化される。
【０００７】又図８に示す可飽和リアクトルを一部に適
用した多出力電源装置も知られている。同図に於いて、
８１はスイッチング・トランジスタ、８２は鋸歯状波発
生器、８３はパルス幅制御回路（ＰＷＭ）、８５は整流
平滑回路、８６はトランス、８７は一次巻線、８８−
１，８８−２は二次巻線、８９は制御回路、Ｄ２〜Ｄ４
はダイオード、Ｌ２，Ｌ３はチョークコイル、Ｃ３，Ｃ
４はコンデンサ，ＳＲは可飽和リアクトルを示す。
用した多出力電源装置も知られている。同図に於いて、
８１はスイッチング・トランジスタ、８２は鋸歯状波発
生器、８３はパルス幅制御回路（ＰＷＭ）、８５は整流
平滑回路、８６はトランス、８７は一次巻線、８８−
１，８８−２は二次巻線、８９は制御回路、Ｄ２〜Ｄ４
はダイオード、Ｌ２，Ｌ３はチョークコイル、Ｃ３，Ｃ
４はコンデンサ，ＳＲは可飽和リアクトルを示す。
【０００８】トランス８６の二次巻線８８−１に接続さ
れた整流平滑回路８５と、トランス８６の一次巻線８７
に接続されたスイッチング・トランジスタ８１とパルス
幅制御回路８３とによりフォワードコンバータ形式のス
イッチング電源装置を構成し、直流出力電圧Ｖ１を安定
化させる。又トランス８６の二次巻線８８−２に可飽和
リアクトルＳＲを接続し、制御回路８９により直流出力
電圧Ｖ２を検出して可飽和リアクトルＳＲのリセットを
制御し、直流出力電圧Ｖ２を安定化させる。
れた整流平滑回路８５と、トランス８６の一次巻線８７
に接続されたスイッチング・トランジスタ８１とパルス
幅制御回路８３とによりフォワードコンバータ形式のス
イッチング電源装置を構成し、直流出力電圧Ｖ１を安定
化させる。又トランス８６の二次巻線８８−２に可飽和
リアクトルＳＲを接続し、制御回路８９により直流出力
電圧Ｖ２を検出して可飽和リアクトルＳＲのリセットを
制御し、直流出力電圧Ｖ２を安定化させる。
【０００９】図９はフォワードコンバータ形式のスイッ
チング電源装置の直流出力電圧の安定化制御を行う構成
の概要を示すもので、１０１はスイッチング・トランジ
スタ、１０２は鋸歯状波発生器、１０３はパルス幅制御
回路（ＰＷＭ）、１０５は整流平滑回路、１０６はトラ
ンス、１０７は電流検出用抵抗、１０８は電子回路等の
負荷、１０９は整流回路、１１０は交流電源、Ｄ２，Ｄ
３，Ｄ６はダイオード、Ｃ３はコンデンサ、Ｌ２はチョ
ークコイル、ＯＡ１〜ＯＡ３は演算増幅器、Ｖｒｖは直
流出力電圧の検出値に対する基準電圧、Ｖｒｉは過電流
保護を行う為の電流検出値に対する基準電圧を示す。
チング電源装置の直流出力電圧の安定化制御を行う構成
の概要を示すもので、１０１はスイッチング・トランジ
スタ、１０２は鋸歯状波発生器、１０３はパルス幅制御
回路（ＰＷＭ）、１０５は整流平滑回路、１０６はトラ
ンス、１０７は電流検出用抵抗、１０８は電子回路等の
負荷、１０９は整流回路、１１０は交流電源、Ｄ２，Ｄ
３，Ｄ６はダイオード、Ｃ３はコンデンサ、Ｌ２はチョ
ークコイル、ＯＡ１〜ＯＡ３は演算増幅器、Ｖｒｖは直
流出力電圧の検出値に対する基準電圧、Ｖｒｉは過電流
保護を行う為の電流検出値に対する基準電圧を示す。
【００１０】演算増幅器ＯＡ１は、整流平滑回路１０５
から負荷１０８に印加する直流出力電圧の検出値と、基
準電圧Ｖｒｖとを差分を誤差信号としてパルス幅制御回
路１０３の演算増幅器ＯＡ３に入力する。又演算増幅器
ＯＡ２は、抵抗１０７により負荷電流を検出し、その電
流検出値と基準電圧Ｖｒｉとを比較し、電流検出値が基
準電圧Ｖｒｉを超えた時に、過電流状態として、ダイオ
ードＤ６を介して検出信号をパルス幅制御回路１０３の
演算増幅器ＯＡ３に入力する。
から負荷１０８に印加する直流出力電圧の検出値と、基
準電圧Ｖｒｖとを差分を誤差信号としてパルス幅制御回
路１０３の演算増幅器ＯＡ３に入力する。又演算増幅器
ＯＡ２は、抵抗１０７により負荷電流を検出し、その電
流検出値と基準電圧Ｖｒｉとを比較し、電流検出値が基
準電圧Ｖｒｉを超えた時に、過電流状態として、ダイオ
ードＤ６を介して検出信号をパルス幅制御回路１０３の
演算増幅器ＯＡ３に入力する。
【００１１】パルス幅制御回路１０３は、その主要部の
みを示すもので、演算増幅器ＯＡ３は、鋸歯状波発生器
１０２からの鋸歯状波信号と、演算増幅器ＯＡ１，ＯＡ
３の出力信号とを比較して、鋸歯状波信号の周期に従っ
てパルス幅が制御されたパルス信号を出力し、スイッチ
ング・トランジスタ１０１のオン，オフを制御する。例
えば、直流出力電圧が設定値より上昇すると、演算増幅
器ＯＡ１からの誤差信号が大きくなり、パルス幅制御回
路１０３の演算増幅器ＯＡ３からのパルス信号のパルス
幅は狭くなる。従って、スイッチング・トランジスタ１
０１のオン期間が短くなり、直流出力電圧は設定値とな
るように低下する。それによって、直流出力電圧を設定
値に維持することができる。
みを示すもので、演算増幅器ＯＡ３は、鋸歯状波発生器
１０２からの鋸歯状波信号と、演算増幅器ＯＡ１，ＯＡ
３の出力信号とを比較して、鋸歯状波信号の周期に従っ
てパルス幅が制御されたパルス信号を出力し、スイッチ
ング・トランジスタ１０１のオン，オフを制御する。例
えば、直流出力電圧が設定値より上昇すると、演算増幅
器ＯＡ１からの誤差信号が大きくなり、パルス幅制御回
路１０３の演算増幅器ＯＡ３からのパルス信号のパルス
幅は狭くなる。従って、スイッチング・トランジスタ１
０１のオン期間が短くなり、直流出力電圧は設定値とな
るように低下する。それによって、直流出力電圧を設定
値に維持することができる。
【００１２】又演算増幅器ＯＡ２により過電流状態を検
出すると、その検出信号は、直流出力電圧が設定値より
大きく上昇した場合に相当する値としてパルス幅制御回
路１０３の演算増幅器ＯＡ３に入力される。従って、パ
ルス信号のパルス幅は非常に短くなり、スイッチング・
トランジスタ１０１のオン期間は非常に短くなる。それ
により、直流出力電圧を垂下させて、過電流保護を行う
ことができる。
出すると、その検出信号は、直流出力電圧が設定値より
大きく上昇した場合に相当する値としてパルス幅制御回
路１０３の演算増幅器ＯＡ３に入力される。従って、パ
ルス信号のパルス幅は非常に短くなり、スイッチング・
トランジスタ１０１のオン期間は非常に短くなる。それ
により、直流出力電圧を垂下させて、過電流保護を行う
ことができる。
【００１３】
【発明が解決しようとする課題】従来例の多出力電源装
置の例えば図６に示す構成は、低電圧の安定化した直流
出力電圧Ｖ２を得ることが容易であるが、複数のコンバ
ータを縦続接続した構成となるから、全体の効率が低下
する問題がある。例えば、第１，第２のＤＣ／ＤＣコン
バータ６１，６２がそれぞれ８０％の効率であるとする
と、直流出力電圧Ｖ２を得る為の効率は、６４％に低下
する。即ち、電力損失が大きくなる問題がある。更に、
同一又は類似の構成の複数のＤＣ／ＤＣコンバータを用
いることにより、低コスト化及び小型化が容易でない問
題がある。
置の例えば図６に示す構成は、低電圧の安定化した直流
出力電圧Ｖ２を得ることが容易であるが、複数のコンバ
ータを縦続接続した構成となるから、全体の効率が低下
する問題がある。例えば、第１，第２のＤＣ／ＤＣコン
バータ６１，６２がそれぞれ８０％の効率であるとする
と、直流出力電圧Ｖ２を得る為の効率は、６４％に低下
する。即ち、電力損失が大きくなる問題がある。更に、
同一又は類似の構成の複数のＤＣ／ＤＣコンバータを用
いることにより、低コスト化及び小型化が容易でない問
題がある。
【００１４】又図７に示す多出力電源装置は、一方の直
流出力電圧Ｖ１について安定化できるが、他方の直流出
力電圧Ｖ２の安定化に問題がある。例えば、他方の直流
出力電圧Ｖ２を印加する負荷が一定の場合に、一方の直
流出力電圧Ｖ１を印加する負荷が小さくなり、それに対
応してスイッチング・トランジスタ７１のオン期間を短
くし、整流平滑回路７５−１のチョークコイルＬ２がカ
ットオフするような状態となると、整流平滑回路７５−
１は、平均値整流の状態からピーク整流の状態に移行
し、更に、スイッチング・トランジスタ７１のオン期間
を短くするように制御する。このように、スイッチング
・トランジスタ７１のオン期間が短くなると、他方の直
流出力電圧Ｖ２も低下する。即ち、図７に示すクロスレ
ギュレーション構成に於いては、フィードバック制御が
適用されないトランス７６の二次巻線７８−２側の従属
回路の安定度に問題がある。
流出力電圧Ｖ１について安定化できるが、他方の直流出
力電圧Ｖ２の安定化に問題がある。例えば、他方の直流
出力電圧Ｖ２を印加する負荷が一定の場合に、一方の直
流出力電圧Ｖ１を印加する負荷が小さくなり、それに対
応してスイッチング・トランジスタ７１のオン期間を短
くし、整流平滑回路７５−１のチョークコイルＬ２がカ
ットオフするような状態となると、整流平滑回路７５−
１は、平均値整流の状態からピーク整流の状態に移行
し、更に、スイッチング・トランジスタ７１のオン期間
を短くするように制御する。このように、スイッチング
・トランジスタ７１のオン期間が短くなると、他方の直
流出力電圧Ｖ２も低下する。即ち、図７に示すクロスレ
ギュレーション構成に於いては、フィードバック制御が
適用されないトランス７６の二次巻線７８−２側の従属
回路の安定度に問題がある。
【００１５】又図８に示す多出力電源装置は、トランス
８６の二次巻線８８−１側はフィードバック制御により
一方の直流出力電圧Ｖ１を安定化し、トランス８６の二
次巻線８８−２側は可飽和リアクトルＳＲを用いて他方
の直流出力電圧Ｖ２を安定化するものである。その場
合、トランス８６の二次巻線８８−２に接続された可飽
和リアクトルＳＲは、トランス８６の一次巻線８７に接
続されたスイッチング・トランジスタ８１のオン期間に
応じて他方の直流出力電圧Ｖ２の安定化を行うものであ
るから、一方の直流出力電圧Ｖ１の変動の影響を受ける
可能性が大きい問題がある。
８６の二次巻線８８−１側はフィードバック制御により
一方の直流出力電圧Ｖ１を安定化し、トランス８６の二
次巻線８８−２側は可飽和リアクトルＳＲを用いて他方
の直流出力電圧Ｖ２を安定化するものである。その場
合、トランス８６の二次巻線８８−２に接続された可飽
和リアクトルＳＲは、トランス８６の一次巻線８７に接
続されたスイッチング・トランジスタ８１のオン期間に
応じて他方の直流出力電圧Ｖ２の安定化を行うものであ
るから、一方の直流出力電圧Ｖ１の変動の影響を受ける
可能性が大きい問題がある。
【００１６】本発明は、従来例の問題点を解決し、変換
効率を低下させずに、複数の直流出力電圧の安定化精度
の向上を図ることを目的とする。
効率を低下させずに、複数の直流出力電圧の安定化精度
の向上を図ることを目的とする。
【００１７】
【課題を解決するための手段】本発明の多出力電源装置
は、（１）一次巻線７と複数の二次巻線８−１，８−２
とを有するトランス６と、一次巻線７に印加する直流電
圧をスイッチングする一次側スイッチング・トランジス
タ１と、二次巻線８−１，８−２の誘起電圧をスイッチ
ングする二次側スイッチング・トランジスタ２−１，２
−２と、一次側スイッチング・トランジスタ１を一定の
周期でオン，オフ制御する一次側制御回路３と、二次側
スイッチング・トランジスタ２−１，２−２に接続され
た整流平滑回路５−１，５−２と、一次側制御回路３の
一次側スイッチング・トランジスタ１の制御タイミング
に同期して、二次側スイッチング・トランジスタ２−
１，２−２のオン開始を制御し、且つ負荷に印加する整
流平滑回路５−１，５−２の直流出力電圧Ｖ１，Ｖ２を
検出して、この直流出力電圧Ｖ１，Ｖ２を設定値に維持
するように、二次側スイッチング・トランジスタ２−
１，２−２のオン期間を制御する二次側制御回路４−
１，４−２とを備えている。
は、（１）一次巻線７と複数の二次巻線８−１，８−２
とを有するトランス６と、一次巻線７に印加する直流電
圧をスイッチングする一次側スイッチング・トランジス
タ１と、二次巻線８−１，８−２の誘起電圧をスイッチ
ングする二次側スイッチング・トランジスタ２−１，２
−２と、一次側スイッチング・トランジスタ１を一定の
周期でオン，オフ制御する一次側制御回路３と、二次側
スイッチング・トランジスタ２−１，２−２に接続され
た整流平滑回路５−１，５−２と、一次側制御回路３の
一次側スイッチング・トランジスタ１の制御タイミング
に同期して、二次側スイッチング・トランジスタ２−
１，２−２のオン開始を制御し、且つ負荷に印加する整
流平滑回路５−１，５−２の直流出力電圧Ｖ１，Ｖ２を
検出して、この直流出力電圧Ｖ１，Ｖ２を設定値に維持
するように、二次側スイッチング・トランジスタ２−
１，２−２のオン期間を制御する二次側制御回路４−
１，４−２とを備えている。
【００１８】又（２）整流平滑回路５−１，５−２は、
同期整流トランジスタと平滑回路とを有し、二次側制御
回路４−１，４−２は、二次側スイッチング・トランジ
スタのオン，オフと反対のタイミングで、同期整流トラ
ンジスタを制御する構成を備えることができる。
同期整流トランジスタと平滑回路とを有し、二次側制御
回路４−１，４−２は、二次側スイッチング・トランジ
スタのオン，オフと反対のタイミングで、同期整流トラ
ンジスタを制御する構成を備えることができる。
【００１９】図１は本発明の第１の実施の形態の説明図
であり、１は一次側スイッチング・トランジスタ、２−
１，２−２は二次側スイッチング・トランジスタ、３は
一次側制御回路、４−１，４−２は二次側制御回路、５
−１，５−２は整流平滑回路、６はトランス、７は一次
巻線、８−１，８−２は二次巻線、９は発振器、１０−
１，１０−２は鋸歯状波発生器を示す。又Ｄ１はダイオ
ード、Ｌ１はチョークコイル、Ｃ１はコンデンサを示
す。なお、説明を簡単化する為に、２種類の直流出力電
圧Ｖ１，Ｖ２を２種類の負荷に供給する場合を示すが、
更に多種類の負荷にそれぞれ直流出力電圧を供給する構
成とすることも可能である。
であり、１は一次側スイッチング・トランジスタ、２−
１，２−２は二次側スイッチング・トランジスタ、３は
一次側制御回路、４−１，４−２は二次側制御回路、５
−１，５−２は整流平滑回路、６はトランス、７は一次
巻線、８−１，８−２は二次巻線、９は発振器、１０−
１，１０−２は鋸歯状波発生器を示す。又Ｄ１はダイオ
ード、Ｌ１はチョークコイル、Ｃ１はコンデンサを示
す。なお、説明を簡単化する為に、２種類の直流出力電
圧Ｖ１，Ｖ２を２種類の負荷に供給する場合を示すが、
更に多種類の負荷にそれぞれ直流出力電圧を供給する構
成とすることも可能である。
【００２０】トランス６の一次巻線７に一次側スイッチ
ング・トランジスタ１を接続し、このトランス６の二次
巻線８−１，８−２に二次側スイッチング・トランジス
タ２−１，２−２と整流平滑回路５−１，５−２とを接
続し、一次側スイッチング・トランジスタ１を一次側制
御回路３により制御し、二次側スイッチング・トランジ
スタ２−１，２−２を二次側制御回路４−１，４−２に
より制御する。
ング・トランジスタ１を接続し、このトランス６の二次
巻線８−１，８−２に二次側スイッチング・トランジス
タ２−１，２−２と整流平滑回路５−１，５−２とを接
続し、一次側スイッチング・トランジスタ１を一次側制
御回路３により制御し、二次側スイッチング・トランジ
スタ２−１，２−２を二次側制御回路４−１，４−２に
より制御する。
【００２１】一次側制御回路３は、スイッチング・トラ
ンジスタ１を一定周期でオン，オフ制御する為のタイミ
ングを決定する発振器９を備え、スイッチング・トラン
ジスタ１は、交流電圧を整流した直流電圧或いは他の直
流電源からの直流電圧の入力電圧Ｖｉｎをオン，オフし
てトランス６の一次巻線７に印加する。この一次巻線６
にオン，オフして入力電圧Ｖｉｎを印加することによ
り、二次巻線８−１，８−２に誘起した電圧を二次側ス
イッチング・トランジスタ２−１，２−２によりオン，
オフ制御して、整流平滑回路５−１，５−２を介してそ
れぞれ直流出力電圧Ｖ１，Ｖ２とする。
ンジスタ１を一定周期でオン，オフ制御する為のタイミ
ングを決定する発振器９を備え、スイッチング・トラン
ジスタ１は、交流電圧を整流した直流電圧或いは他の直
流電源からの直流電圧の入力電圧Ｖｉｎをオン，オフし
てトランス６の一次巻線７に印加する。この一次巻線６
にオン，オフして入力電圧Ｖｉｎを印加することによ
り、二次巻線８−１，８−２に誘起した電圧を二次側ス
イッチング・トランジスタ２−１，２−２によりオン，
オフ制御して、整流平滑回路５−１，５−２を介してそ
れぞれ直流出力電圧Ｖ１，Ｖ２とする。
【００２２】二次側スイッチング・トランジスタ２−
１，２−２を制御する二次側制御回路４−１，４−２
は、鋸歯状波発生器１０−１，１０−２を備えた場合を
示し、それぞれ直流出力電圧Ｖ１，Ｖ２を検出し、設定
値に対する誤差分と、鋸歯状波発生器１０−１，１０−
２からの鋸歯状波信号と比較して、二次側スイッチング
・トランジスタ２−１，２−２のオン期間を制御して、
直流出力電圧Ｖ１，Ｖ２をそれぞれ設定値となるように
制御する。このような制御構成は、例えば、図９に示す
従来例のパルス幅制御回路１０３と鋸歯状波発生器１０
２と演算増幅器ＯＡ１と基準電圧Ｖｒｖとを含む構成と
同様な構成で実現することができる。
１，２−２を制御する二次側制御回路４−１，４−２
は、鋸歯状波発生器１０−１，１０−２を備えた場合を
示し、それぞれ直流出力電圧Ｖ１，Ｖ２を検出し、設定
値に対する誤差分と、鋸歯状波発生器１０−１，１０−
２からの鋸歯状波信号と比較して、二次側スイッチング
・トランジスタ２−１，２−２のオン期間を制御して、
直流出力電圧Ｖ１，Ｖ２をそれぞれ設定値となるように
制御する。このような制御構成は、例えば、図９に示す
従来例のパルス幅制御回路１０３と鋸歯状波発生器１０
２と演算増幅器ＯＡ１と基準電圧Ｖｒｖとを含む構成と
同様な構成で実現することができる。
【００２３】又この実施の形態に於いては、一次側制御
回路３による一次側スイッチング・トランジスタ１のオ
ン開始タイミングと、二次側制御回路４−１，４−２に
よる二次側スイッチング・トランジスタ２−１，２−２
のオン開始タイミングとを同期化する。この同期化手段
は、例えば、一次側制御回路３の発振器９の発振出力信
号を、二次側制御回路４−１，４−２の鋸歯状波発生器
１０−１，１０−２に加えて、鋸歯状波信号の立上りタ
イミングを同期化させる位相同期回路を設けることがで
きる。
回路３による一次側スイッチング・トランジスタ１のオ
ン開始タイミングと、二次側制御回路４−１，４−２に
よる二次側スイッチング・トランジスタ２−１，２−２
のオン開始タイミングとを同期化する。この同期化手段
は、例えば、一次側制御回路３の発振器９の発振出力信
号を、二次側制御回路４−１，４−２の鋸歯状波発生器
１０−１，１０−２に加えて、鋸歯状波信号の立上りタ
イミングを同期化させる位相同期回路を設けることがで
きる。
【００２４】図２は本発明の実施の形態の動作説明図で
あり、図１に示すフォワードコンバータ形式の一次側ス
イッチング・トランジスタ１と二次側スイッチング・ト
ランジスタ２−１，２−２との動作を示し、（ａ）は一
次側スイッチング・トランジスタ１のドレイン・ソース
間電圧、（ｂ），（ｃ）は二次側スイッチング・トラン
ジスタ２−１，２−２のドレイン・ソース間電圧、
（ｄ），（ｅ）は、二次側スイッチング・トランジスタ
２−１，２−２のドレイン電流、（ｆ）は一次側スイッ
チング・トランジスタ１のドレイン電流のそれぞれ一例
を示し、ｓｔはオン開始タイミング、ｔ１は１周期、ｔ
ｏｎは一次側スイッチング・トランジスタ１のオン期間
を示す。
あり、図１に示すフォワードコンバータ形式の一次側ス
イッチング・トランジスタ１と二次側スイッチング・ト
ランジスタ２−１，２−２との動作を示し、（ａ）は一
次側スイッチング・トランジスタ１のドレイン・ソース
間電圧、（ｂ），（ｃ）は二次側スイッチング・トラン
ジスタ２−１，２−２のドレイン・ソース間電圧、
（ｄ），（ｅ）は、二次側スイッチング・トランジスタ
２−１，２−２のドレイン電流、（ｆ）は一次側スイッ
チング・トランジスタ１のドレイン電流のそれぞれ一例
を示し、ｓｔはオン開始タイミング、ｔ１は１周期、ｔ
ｏｎは一次側スイッチング・トランジスタ１のオン期間
を示す。
【００２５】一次側スイッチング・トランジスタ１は、
一次側制御回路３により、一定の周期ｔ１で、オン開始
タイミングｓｔから、予め設定したデューティのオン期
間ｔｏｎに従ってオンとなる。このオン期間ｔｏｎで
は、一次側スイッチング・トランジスタ１のソース・ド
レイン間電圧は、（ａ）に示すようにほぼ零となる。
一次側制御回路３により、一定の周期ｔ１で、オン開始
タイミングｓｔから、予め設定したデューティのオン期
間ｔｏｎに従ってオンとなる。このオン期間ｔｏｎで
は、一次側スイッチング・トランジスタ１のソース・ド
レイン間電圧は、（ａ）に示すようにほぼ零となる。
【００２６】又二次側スイッチング・トランジスタ２−
１，２−２は、二次側制御回路４−１，４−２により、
直流出力電圧Ｖ１，Ｖ２が設定値となるようにそれぞれ
オン期間が制御され、且つそれぞれのオン期間の開始タ
イミングｓｔは、一次側スイッチング・トランジスタ１
のオン開始タイミングｓｔと一致するように制御され
る。このオン期間では、二次側スイッチング・トランジ
スタ２−１のソース・ドレイン間電圧は、（ｂ），
（ｃ）に示すようにほぼ零となる。この場合、一方の二
次側スイッチング・トランジスタ２−１のオン期間が、
他方の二次側スイッチング・トランジスタ２−２のオン
期間より短い場合の例を示している。即ち、整流平滑回
路５−１に接続された負荷が、整流平滑回路５−２に接
続された負荷より軽い状態の場合を示す。
１，２−２は、二次側制御回路４−１，４−２により、
直流出力電圧Ｖ１，Ｖ２が設定値となるようにそれぞれ
オン期間が制御され、且つそれぞれのオン期間の開始タ
イミングｓｔは、一次側スイッチング・トランジスタ１
のオン開始タイミングｓｔと一致するように制御され
る。このオン期間では、二次側スイッチング・トランジ
スタ２−１のソース・ドレイン間電圧は、（ｂ），
（ｃ）に示すようにほぼ零となる。この場合、一方の二
次側スイッチング・トランジスタ２−１のオン期間が、
他方の二次側スイッチング・トランジスタ２−２のオン
期間より短い場合の例を示している。即ち、整流平滑回
路５−１に接続された負荷が、整流平滑回路５−２に接
続された負荷より軽い状態の場合を示す。
【００２７】又二次側スイッチング・トランジスタ２−
１，２−２のドレイン電流は、（ｄ），（ｅ）に示すよ
うに、それぞれオン期間に対応して流れるものとなる。
又一次側スイッチング・トランジスタ１のドレイン電流
は、（ｆ）に示すように、二次側スイッチング・トラン
ジスタ２−１，２−２のドレイン電流の和に相当するも
のとなる。
１，２−２のドレイン電流は、（ｄ），（ｅ）に示すよ
うに、それぞれオン期間に対応して流れるものとなる。
又一次側スイッチング・トランジスタ１のドレイン電流
は、（ｆ）に示すように、二次側スイッチング・トラン
ジスタ２−１，２−２のドレイン電流の和に相当するも
のとなる。
【００２８】従って、二次側制御回路４−１，４−２に
よる二次側スイッチング・トランジスタ２−１，２−２
は、一次側スイッチング・トランジスタ１のオン期間ｔ
ｏｎを最大オン期間として、直流出力電圧Ｖ１，Ｖ２を
設定値となるようにオン，オフ制御するから、それぞれ
の直流出力電圧Ｖ１，Ｖ２は、独立的に安定化制御する
ことができる。
よる二次側スイッチング・トランジスタ２−１，２−２
は、一次側スイッチング・トランジスタ１のオン期間ｔ
ｏｎを最大オン期間として、直流出力電圧Ｖ１，Ｖ２を
設定値となるようにオン，オフ制御するから、それぞれ
の直流出力電圧Ｖ１，Ｖ２は、独立的に安定化制御する
ことができる。
【００２９】図３は本発明の第２の実施の形態の説明図
であり、１１は一次側スイッチング・トランジスタ、１
２−１，１２−２は二次側スイッチング・トランジス
タ、１３は一次側制御回路、１４−１，１４−２は二次
側制御回路、１５−１，１５−２は整流平滑回路、１６
はトランス、１７は一次巻線、１８−１，１８−２は二
次巻線、１９は発振器、２０−１，２０−２は鋸歯状波
発生器、Ｄ１はダイオード、Ｌ１はチョークコイル、Ｃ
１はコンデンサ、ＳＳ１，ＳＳ２は同期整流トランジス
タ、Ｖｉｎは入力電圧、Ｖ１，Ｖ２は直流出力電圧を示
す。
であり、１１は一次側スイッチング・トランジスタ、１
２−１，１２−２は二次側スイッチング・トランジス
タ、１３は一次側制御回路、１４−１，１４−２は二次
側制御回路、１５−１，１５−２は整流平滑回路、１６
はトランス、１７は一次巻線、１８−１，１８−２は二
次巻線、１９は発振器、２０−１，２０−２は鋸歯状波
発生器、Ｄ１はダイオード、Ｌ１はチョークコイル、Ｃ
１はコンデンサ、ＳＳ１，ＳＳ２は同期整流トランジス
タ、Ｖｉｎは入力電圧、Ｖ１，Ｖ２は直流出力電圧を示
す。
【００３０】この実施の形態は、図１に示すフォードコ
ンバータ形式の多出力電源装置と基本構成は同一である
が、図１の整流平滑回路５−１，５−２のダイオードＤ
１を、同期整流トランジスタＳＳ１，ＳＳ２に置換した
構成としたものである。そして、一次側制御回路１３と
二次側制御回路１４−１，１４−２とを同期化して、一
次側スイッチング・トランジスタ１１のオン開始タイミ
ングに、二次側スイッチング・トランジスタ１２−１，
１２−２のオン開始タイミングを同期化させると共に、
二次側制御回路１４−１により、同期整流トランジスタ
ＳＳ１を、二次側スイッチング・トランジスタ１２−１
のオン，オフに対して、それと逆のオフ，オンに制御
し、同様に、二次側制御回路１４−２により、同期整流
トランジスタＳＳ２を、二次側スイッチング・トランジ
スタ１２−２のオン，オフに対して、それと逆のオフ，
オンに制御する構成とするものである。例えば、二次側
制御回路１４−１，１４−２は、二次側スイッチング・
トランジスタ１２−１，１２−２のゲートに加える信号
を反転して、同期整流トランジスタＳＳ１，ＳＳ２のゲ
ートに加える構成とすることができる。
ンバータ形式の多出力電源装置と基本構成は同一である
が、図１の整流平滑回路５−１，５−２のダイオードＤ
１を、同期整流トランジスタＳＳ１，ＳＳ２に置換した
構成としたものである。そして、一次側制御回路１３と
二次側制御回路１４−１，１４−２とを同期化して、一
次側スイッチング・トランジスタ１１のオン開始タイミ
ングに、二次側スイッチング・トランジスタ１２−１，
１２−２のオン開始タイミングを同期化させると共に、
二次側制御回路１４−１により、同期整流トランジスタ
ＳＳ１を、二次側スイッチング・トランジスタ１２−１
のオン，オフに対して、それと逆のオフ，オンに制御
し、同様に、二次側制御回路１４−２により、同期整流
トランジスタＳＳ２を、二次側スイッチング・トランジ
スタ１２−２のオン，オフに対して、それと逆のオフ，
オンに制御する構成とするものである。例えば、二次側
制御回路１４−１，１４−２は、二次側スイッチング・
トランジスタ１２−１，１２−２のゲートに加える信号
を反転して、同期整流トランジスタＳＳ１，ＳＳ２のゲ
ートに加える構成とすることができる。
【００３１】同期整流トランジスタＳＳ１，ＳＳ２を電
界効果トランジスタ（ＦＥＴ）とすると、そのオン抵抗
は数１０ｍΩ程度以下の構成が実用化されているから、
ダイオードのｐｎ接合による順方向電圧降下に比較し
て、電圧降下を低減することができる。従って、同期整
流トランジスタＳＳ１，ＳＳ２を用いることにより、ス
イッチング電源装置としての効率を、特に直流出力電圧
Ｖ１，Ｖ２が低電圧の場合に効率を大きく向上すること
ができる。
界効果トランジスタ（ＦＥＴ）とすると、そのオン抵抗
は数１０ｍΩ程度以下の構成が実用化されているから、
ダイオードのｐｎ接合による順方向電圧降下に比較し
て、電圧降下を低減することができる。従って、同期整
流トランジスタＳＳ１，ＳＳ２を用いることにより、ス
イッチング電源装置としての効率を、特に直流出力電圧
Ｖ１，Ｖ２が低電圧の場合に効率を大きく向上すること
ができる。
【００３２】図４は本発明の第３の実施の形態の説明図
であり、フライバックコンバータ形式の多出力電源装置
の場合を示し、２１は一次側スイッチング・トランジス
タ、２２−１，２２−２は二次側スイッチング・トラン
ジスタ、２３は一次側制御回路、２４−１，２４−２は
二次側制御回路、２５−１，２５−２は整流平滑回路、
２６はトランス、２７は一次巻線、２８−１，２８−２
は二次巻線、２９は発振器、３０−１，３０−２は鋸歯
状波発生器、Ｌ１はチョークコイル、Ｃ１はコンデンサ
を示す。
であり、フライバックコンバータ形式の多出力電源装置
の場合を示し、２１は一次側スイッチング・トランジス
タ、２２−１，２２−２は二次側スイッチング・トラン
ジスタ、２３は一次側制御回路、２４−１，２４−２は
二次側制御回路、２５−１，２５−２は整流平滑回路、
２６はトランス、２７は一次巻線、２８−１，２８−２
は二次巻線、２９は発振器、３０−１，３０−２は鋸歯
状波発生器、Ｌ１はチョークコイル、Ｃ１はコンデンサ
を示す。
【００３３】フライバックコンバータは、一次側スイッ
チング・トランジスタ２１をオフとした時の二次巻線の
誘起電圧を整流平滑化するものであり、従って、一次側
制御回路２３により一次側スイッチング・トランジスタ
２１をオフとした時のタイミングを、二次側制御回路２
４−１，２４−１は二次側スイッチング・トランジスタ
２２−１，２２−２のオン開始タイミングとするよう
に、一次側制御回路２３の発振器２９と、二次側制御回
路２４−１，２４−２の鋸歯状波発生器３０−１，３０
−２との位相同期化構成を適用することができる。
チング・トランジスタ２１をオフとした時の二次巻線の
誘起電圧を整流平滑化するものであり、従って、一次側
制御回路２３により一次側スイッチング・トランジスタ
２１をオフとした時のタイミングを、二次側制御回路２
４−１，２４−１は二次側スイッチング・トランジスタ
２２−１，２２−２のオン開始タイミングとするよう
に、一次側制御回路２３の発振器２９と、二次側制御回
路２４−１，２４−２の鋸歯状波発生器３０−１，３０
−２との位相同期化構成を適用することができる。
【００３４】又一次側制御回路２３は、発振器２９の発
振出力信号を基に一次側スイッチング・トランジスタ２
１のオン，オフ制御を行い、二次側制御回路２４−１，
２４−２は、図１又は図３のフォワードコンバータ形式
の場合と同様に、設定値に対する直流出力電圧Ｖ１，Ｖ
２の誤差分に対応して、二次側スイッチング・トランジ
スタ２２−１，２２−２のオン期間を制御し、且つ二次
側スイッチング・トランジスタ２２−１，２２−２のオ
ン開始タイミングを、一次側スイッチング・トランジス
タ２１のオフ開始タイミングに同期化させ、直流出力電
圧Ｖ１，Ｖ２を独立的に安定化させることができる。
振出力信号を基に一次側スイッチング・トランジスタ２
１のオン，オフ制御を行い、二次側制御回路２４−１，
２４−２は、図１又は図３のフォワードコンバータ形式
の場合と同様に、設定値に対する直流出力電圧Ｖ１，Ｖ
２の誤差分に対応して、二次側スイッチング・トランジ
スタ２２−１，２２−２のオン期間を制御し、且つ二次
側スイッチング・トランジスタ２２−１，２２−２のオ
ン開始タイミングを、一次側スイッチング・トランジス
タ２１のオフ開始タイミングに同期化させ、直流出力電
圧Ｖ１，Ｖ２を独立的に安定化させることができる。
【００３５】図５は本発明の第４の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、Ｃ２は共振
用のコンデンサである。この実施の形態は、図１のフォ
ワードコンバータ形式の多出力電源装置を基本構成とし
ており、トランス６の二次側の構成及び動作は、図１の
実施の形態と同様であるから、重複した説明は省略す
る。
であり、図１と同一符号は同一部分を示し、Ｃ２は共振
用のコンデンサである。この実施の形態は、図１のフォ
ワードコンバータ形式の多出力電源装置を基本構成とし
ており、トランス６の二次側の構成及び動作は、図１の
実施の形態と同様であるから、重複した説明は省略す
る。
【００３６】一次側スイッチング・トランジスタ１のド
レイン・ソース間に接続したコンデンサＣ２と、トラン
ス６の一次巻線７のインダクタンスとにより、直列共振
回路を形成する。そして、直流の入力電圧Ｖｉｎを一次
側スイッチング・トランジスタ１によりオン，オフし
て、トランス６の一次巻線７に印加する場合に、共振周
波数とオン，オフの周波数とを一致させ、それにより、
一次側スイッチング・トランジスタ１を零電圧スイッチ
ング動作として、スイッチング損失の低減を図るもので
ある。
レイン・ソース間に接続したコンデンサＣ２と、トラン
ス６の一次巻線７のインダクタンスとにより、直列共振
回路を形成する。そして、直流の入力電圧Ｖｉｎを一次
側スイッチング・トランジスタ１によりオン，オフし
て、トランス６の一次巻線７に印加する場合に、共振周
波数とオン，オフの周波数とを一致させ、それにより、
一次側スイッチング・トランジスタ１を零電圧スイッチ
ング動作として、スイッチング損失の低減を図るもので
ある。
【００３７】この場合、一次側スイッチング・トランジ
スタ１は、従来の共振型スイッチング電源装置とは異な
り、一定周期でオン，オフするものであるから、コンデ
ンサＣ２と一次巻線７のインダクタンスとによる共振条
件を維持してスイッチングを行うことができる。なお、
トランス６の一次巻線７と並列共振回路を形成するよう
にコンデンサを接続し、一次側スイッチング・トランジ
スタ１を一定周期でオン，オフして零電流スイッチング
を行わせる構成とすることも可能である。
スタ１は、従来の共振型スイッチング電源装置とは異な
り、一定周期でオン，オフするものであるから、コンデ
ンサＣ２と一次巻線７のインダクタンスとによる共振条
件を維持してスイッチングを行うことができる。なお、
トランス６の一次巻線７と並列共振回路を形成するよう
にコンデンサを接続し、一次側スイッチング・トランジ
スタ１を一定周期でオン，オフして零電流スイッチング
を行わせる構成とすることも可能である。
【００３８】本発明は、前述の実施の形態にのみ限定さ
れるものではなく、種々付加変更することができるもの
であり、例えば、フォワードコンバータ形式の一次側ス
イッチング・トランジスタ１，１１のオン期間ｔｏｎが
長い場合、複数の二次側スイッチング・トランジスタ２
−１，２−２，１２−１，１２−２のオン開始タイミン
グを、そのオン期間ｔｏｎ内に於いて相互にずらすこと
により、一次側スイッチング・トランジスタ１，１１の
ドレイン電流のピーク値の低減を図ることも可能であ
る。
れるものではなく、種々付加変更することができるもの
であり、例えば、フォワードコンバータ形式の一次側ス
イッチング・トランジスタ１，１１のオン期間ｔｏｎが
長い場合、複数の二次側スイッチング・トランジスタ２
−１，２−２，１２−１，１２−２のオン開始タイミン
グを、そのオン期間ｔｏｎ内に於いて相互にずらすこと
により、一次側スイッチング・トランジスタ１，１１の
ドレイン電流のピーク値の低減を図ることも可能であ
る。
【００３９】
【発明の効果】以上説明したように、本発明は、トラン
ス６の一次巻線７に接続した一次側スイッチング・トラ
ンジスタ１を一定の周期でオン，オフ制御し、トランス
６の複数の二次巻線８−１，８−２に接続した二次側ス
イッチング・トランジスタ２−１，２−２を、直流出力
電圧Ｖ１，Ｖ２を設定値とするようにオン期間を制御す
ると共に、そのオン開始タイミングを、一次側スイッチ
ング・トランジスタ１のオン開始（フォワードコンバー
タ形式）又はオフ開始（フライバックコンバータ形式）
のタイミングに合わせるもので、複数の二次側の直流出
力電圧Ｖ１，Ｖ２は、二次側制御回路４−１，４−２に
よりそれぞれ独立的に制御され、安定化精度を向上する
ことができる。
ス６の一次巻線７に接続した一次側スイッチング・トラ
ンジスタ１を一定の周期でオン，オフ制御し、トランス
６の複数の二次巻線８−１，８−２に接続した二次側ス
イッチング・トランジスタ２−１，２−２を、直流出力
電圧Ｖ１，Ｖ２を設定値とするようにオン期間を制御す
ると共に、そのオン開始タイミングを、一次側スイッチ
ング・トランジスタ１のオン開始（フォワードコンバー
タ形式）又はオフ開始（フライバックコンバータ形式）
のタイミングに合わせるもので、複数の二次側の直流出
力電圧Ｖ１，Ｖ２は、二次側制御回路４−１，４−２に
よりそれぞれ独立的に制御され、安定化精度を向上する
ことができる。
【００４０】又コンバータを縦続接続するものではない
から、効率の低下はなく、且つ二次側スイッチング・ト
ランジスタ２−１，２−２のオン，オフ制御と同期し
て、同期整流トランジスタにより同期整流を行う構成と
すると、制御構成を複雑化することなく、一層効率改善
を図ることができる。又一次側スイッチング・トランジ
スタ１は、直流出力電圧Ｖ１，Ｖ２の変動に拘らず、一
定周期でオン，オフするものであるから、制御構成が簡
単であり、零電圧スイッチングや零電流スイッチングの
制御も容易となる利点がある。
から、効率の低下はなく、且つ二次側スイッチング・ト
ランジスタ２−１，２−２のオン，オフ制御と同期し
て、同期整流トランジスタにより同期整流を行う構成と
すると、制御構成を複雑化することなく、一層効率改善
を図ることができる。又一次側スイッチング・トランジ
スタ１は、直流出力電圧Ｖ１，Ｖ２の変動に拘らず、一
定周期でオン，オフするものであるから、制御構成が簡
単であり、零電圧スイッチングや零電流スイッチングの
制御も容易となる利点がある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の実施の形態の動作説明図である。
【図３】本発明の第２の実施の形態の説明図である。
【図４】本発明の第３の実施の形態の説明図である。
【図５】本発明の第４の実施の形態の説明図である。
【図６】従来例の説明図である。
【図７】従来例の説明図である。
【図８】従来例の説明図である。
【図９】従来例の説明図である。
１ 一次側スイッチング・トランジスタ ２−１，２−２ 二次側スイッチング・トランジスタ ３ 一次側制御回路 ４−１，４−２ 二次側制御回路 ５−１，５−２ 整流平滑回路 ６ トランス ７ 一次巻線 ８−１，８−２ 二次巻線 ９ 発振器 １０−１，１０−２ 鋸歯状波発生器
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｍ 7/21 Ｈ０２Ｍ 7/21 Ａ Ｆターム(参考） 5G065 AA00 DA07 EA01 FA02 GA04 HA04 JA01 JA02 LA01 MA01 MA03 MA09 MA10 NA04 NA09 5H006 CA02 CA07 CB03 CB07 CB08 CC08 DA04 DB02 DC05 5H730 AA14 AS01 BB23 BB43 BB57 DD04 EE02 EE08 EE10 EE13 EE19 EE54 EE59 EE72 FD01 FG05
Claims (2)
- 【請求項１】 一次巻線と複数の二次巻線とを有するト
ランスと、 前記一次巻線に印加する直流電圧をスイッチングする一
次側スイッチング・トランジスタと、 前記二次巻線の誘起電圧をスイッチングする二次側スイ
ッチング・トランジスタと、 前記一次側スイッチング・トランジスタを一定の周期で
オン，オフ制御する一次側制御回路と、 前記二次側スイッチング・トランジスタに接続された整
流平滑回路と、 前記一次側制御回路の前記一次側スイッチング・トラン
ジスタの制御タイミングに同期して、前記二次側スイッ
チング・トランジスタのオン開始を制御し、且つ負荷に
印加する前記整流平滑回路の直流出力電圧を検出して該
直流出力電圧を設定値に維持するように前記二次側スイ
ッチング・トランジスタのオン期間を制御する二次側制
御回路とを備えたことを特徴とする多出力電源装置。 - 【請求項２】 前記整流平滑回路は、同期整流トランジ
スタと平滑回路とを有し、前記二次側制御回路は、前記
二次側スイッチング・トランジスタのオン，オフと反対
のタイミングで前記同期整流トランジスタを制御する構
成を備えたことを特徴とする請求項１記載の多出力電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34967699A JP3572575B2 (ja) | 1999-12-09 | 1999-12-09 | 多出力電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34967699A JP3572575B2 (ja) | 1999-12-09 | 1999-12-09 | 多出力電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001169550A true JP2001169550A (ja) | 2001-06-22 |
| JP3572575B2 JP3572575B2 (ja) | 2004-10-06 |
Family
ID=18405354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34967699A Expired - Fee Related JP3572575B2 (ja) | 1999-12-09 | 1999-12-09 | 多出力電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572575B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003041253A1 (en) * | 2001-11-05 | 2003-05-15 | Koninklijke Philips Electronics N.V. | Regulating multiple outputs in a dc-dc converter |
| KR100896995B1 (ko) * | 2002-08-01 | 2009-05-14 | 엘지전자 주식회사 | 스위칭 방식 전원공급장치 |
| KR100966965B1 (ko) | 2008-03-27 | 2010-06-30 | 삼성전기주식회사 | 다중출력 직류/직류 컨버터 |
| JP2010158150A (ja) * | 2008-12-30 | 2010-07-15 | Internatl Business Mach Corp <Ibm> | 効率的な複数電力出力を提供するための装置、システム、方法、および電源機構（非同期複数出力電源機構のための装置、システム、および方法） |
| JP2012120275A (ja) * | 2010-11-30 | 2012-06-21 | Matsuo Hirofumi | 直流電力供給システム |
| JP2013008370A (ja) * | 2012-07-18 | 2013-01-10 | Fujitsu Ltd | 多出力電源回路の設計方法及び多出力電源回路の設計装置 |
| JP2013163013A (ja) * | 2012-01-13 | 2013-08-22 | Toshiba Corp | 電源回路および磁気共鳴イメージング装置 |
| JP2015027177A (ja) * | 2013-07-26 | 2015-02-05 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
-
1999
- 1999-12-09 JP JP34967699A patent/JP3572575B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003041253A1 (en) * | 2001-11-05 | 2003-05-15 | Koninklijke Philips Electronics N.V. | Regulating multiple outputs in a dc-dc converter |
| KR100896995B1 (ko) * | 2002-08-01 | 2009-05-14 | 엘지전자 주식회사 | 스위칭 방식 전원공급장치 |
| KR100966965B1 (ko) | 2008-03-27 | 2010-06-30 | 삼성전기주식회사 | 다중출력 직류/직류 컨버터 |
| JP2010158150A (ja) * | 2008-12-30 | 2010-07-15 | Internatl Business Mach Corp <Ibm> | 効率的な複数電力出力を提供するための装置、システム、方法、および電源機構（非同期複数出力電源機構のための装置、システム、および方法） |
| JP2012120275A (ja) * | 2010-11-30 | 2012-06-21 | Matsuo Hirofumi | 直流電力供給システム |
| JP2013163013A (ja) * | 2012-01-13 | 2013-08-22 | Toshiba Corp | 電源回路および磁気共鳴イメージング装置 |
| JP2013008370A (ja) * | 2012-07-18 | 2013-01-10 | Fujitsu Ltd | 多出力電源回路の設計方法及び多出力電源回路の設計装置 |
| JP2015027177A (ja) * | 2013-07-26 | 2015-02-05 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3572575B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894412A (en) | System with open-loop DC-DC converter stage | |
| US7463498B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
| US6307761B1 (en) | Single stage high power-factor converter | |
| US9143047B2 (en) | Loosely regulated feedback control for high efficiency isolated DC-DC converters | |
| US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
| US8842450B2 (en) | Power converter using multiple phase-shifting quasi-resonant converters | |
| US5073849A (en) | Resonant DC to DC converter switching at zero current | |
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| EP2421137B1 (en) | Switching power supply unit | |
| JP4910525B2 (ja) | 共振型スイッチング電源装置 | |
| US6807073B1 (en) | Switching type power converter circuit and method for use therein | |
| CN110858753B (zh) | 具有次级侧整流电压感测的隔离开关模式功率转换器的前馈增强反馈控制 | |
| JP7306316B2 (ja) | スイッチング電源装置および電力供給システム | |
| US20120292996A1 (en) | Multi-output dc-to-dc conversion apparatus with voltage-stabilizing function | |
| US6642630B2 (en) | Multi-output switching power source circuit | |
| JP3572575B2 (ja) | 多出力電源装置 | |
| JP2000152615A (ja) | 循環コンデンサを使用する電源およびその操作方法 | |
| US20230238892A1 (en) | Isolated dc-dc converter | |
| Tong et al. | Research on a high output current DC/DC converter with wide input voltage range for space applications | |
| US7729136B2 (en) | Isolated DC-DC converter | |
| JP7389642B2 (ja) | スイッチング電源装置 | |
| Hyeon et al. | Multiple output of dual half bridge LLC resonant converter using PFM-PD control | |
| Bell | Introduction to push-pull and cascaded power converter topologies | |
| JPH0340757A (ja) | スイッチング電源装置 | |
| US20230170810A1 (en) | Selectable three-level, half-bridge circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |