JP2586410B2 - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JP2586410B2 JP2586410B2 JP7032178A JP3217895A JP2586410B2 JP 2586410 B2 JP2586410 B2 JP 2586410B2 JP 7032178 A JP7032178 A JP 7032178A JP 3217895 A JP3217895 A JP 3217895A JP 2586410 B2 JP2586410 B2 JP 2586410B2
- Authority
- JP
- Japan
- Prior art keywords
- main body
- lead
- post
- terminal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその実
装方法に関し、特に垂直型表面実装タイプの半導体装置
およびその実装方法に関する。
装方法に関し、特に垂直型表面実装タイプの半導体装置
およびその実装方法に関する。
【０００２】
【従来の技術】従来、この垂直型表面実装タイプの半導
体装置（Ｓｕｒｆａｃｅ Ｖｉｒｔｉｃａｌ Ｐａｃｋ
ａｇｅ等の幅が狭く且つ高さの高いもの：ＳＶＰ）は、
装置本体と、この下部より一方向に導出された端子リー
ドと、その端子リードの両端部に且つ装置本体を垂直に
保持するために両側に設けられたポストリードとを備え
たものがある。このようなパッケージの特長は、他の基
板に平行に表面実装するパッケージ（例えば、ＴＳＯＰ
やＳＯＪなど）に比べ、基板に占る面積が小さくて済む
という点がある。このため、上述したＳＶＰは、より高
密度な表面実装が可能である。
体装置（Ｓｕｒｆａｃｅ Ｖｉｒｔｉｃａｌ Ｐａｃｋ
ａｇｅ等の幅が狭く且つ高さの高いもの：ＳＶＰ）は、
装置本体と、この下部より一方向に導出された端子リー
ドと、その端子リードの両端部に且つ装置本体を垂直に
保持するために両側に設けられたポストリードとを備え
たものがある。このようなパッケージの特長は、他の基
板に平行に表面実装するパッケージ（例えば、ＴＳＯＰ
やＳＯＪなど）に比べ、基板に占る面積が小さくて済む
という点がある。このため、上述したＳＶＰは、より高
密度な表面実装が可能である。
【０００３】図４はかかる従来の一例を示す半導体装置
の斜視図である。図４に示すように、この半導体装置
は、ＳＶＰにおいて日本電子機械工業会（ＥＩＡＪ）に
準拠したパッケージであり、下部より一方向に導出され
た端子リード１を備えた装置本体４の両端に且つ両側に
２本ずつＬ字状に形成されたポストリード２を有してい
る。しかも、隣接するポストリード２は反対方向に伸び
ており、これらが装置本体４を垂直に保持し、実装の際
に倒れることを防いでいる。このポストリード２が短い
場合は装置本体４が倒れる可能性が強く、逆に長い場合
はポストリード２が邪魔になって高密度実装を妨げるこ
とになる。このため、ＥＩＡＪにおいては、隣接するポ
ストリード２の実装面に接する部分の距離（先端距離）
をＭＡＸ３．７ｍｍと設定している。このようなパッケ
ージを複数個並べて高密度実装する場合、ポストリード
２と装置本体４とが接触しないようにするためには、実
装のピッチが２．５４ｍｍ程度になる。また、装置本体
４の傾きが無い場合、この装置本体４を上方から見る
と、端子リード１の先端は装置本体４の面からわずかに
０．０２５〜０．５ｍｍ出ている程度である。
の斜視図である。図４に示すように、この半導体装置
は、ＳＶＰにおいて日本電子機械工業会（ＥＩＡＪ）に
準拠したパッケージであり、下部より一方向に導出され
た端子リード１を備えた装置本体４の両端に且つ両側に
２本ずつＬ字状に形成されたポストリード２を有してい
る。しかも、隣接するポストリード２は反対方向に伸び
ており、これらが装置本体４を垂直に保持し、実装の際
に倒れることを防いでいる。このポストリード２が短い
場合は装置本体４が倒れる可能性が強く、逆に長い場合
はポストリード２が邪魔になって高密度実装を妨げるこ
とになる。このため、ＥＩＡＪにおいては、隣接するポ
ストリード２の実装面に接する部分の距離（先端距離）
をＭＡＸ３．７ｍｍと設定している。このようなパッケ
ージを複数個並べて高密度実装する場合、ポストリード
２と装置本体４とが接触しないようにするためには、実
装のピッチが２．５４ｍｍ程度になる。また、装置本体
４の傾きが無い場合、この装置本体４を上方から見る
と、端子リード１の先端は装置本体４の面からわずかに
０．０２５〜０．５ｍｍ出ている程度である。
【０００４】上述した半導体装置は、基板に実装する
際、端子リード１と基板上のパッドとを位置合わせする
のが困難であり、端子リード１の先端を認識する何らか
の手段が必要になる。
際、端子リード１と基板上のパッドとを位置合わせする
のが困難であり、端子リード１の先端を認識する何らか
の手段が必要になる。
【０００５】一方、このＳＶＰ以外の半導体装置でリー
ドに認識のための凸部を形成したものがある。例えば、
特開平１−２８７９３７号公報にもあるように、ＴＡＢ
方式のフィルムチップキャリアにおいて、端子としての
アウターリードに位置合わせのためのパターンを設けた
ものがある。これは、高倍率で認識を行う場合の目印と
してアウターリードのパターンを利用している。
ドに認識のための凸部を形成したものがある。例えば、
特開平１−２８７９３７号公報にもあるように、ＴＡＢ
方式のフィルムチップキャリアにおいて、端子としての
アウターリードに位置合わせのためのパターンを設けた
ものがある。これは、高倍率で認識を行う場合の目印と
してアウターリードのパターンを利用している。
【０００６】このパターンは、アウターリードに設けら
れているため、アウターリードとパターンの間に高低差
がなく、認識のためにパターンを高倍率カメラで撮影し
ても、その２値化画像の輪郭は鮮明である。このため、
前述したパターンの無い場合に比べ、より正確な位置合
わせが可能となる。
れているため、アウターリードとパターンの間に高低差
がなく、認識のためにパターンを高倍率カメラで撮影し
ても、その２値化画像の輪郭は鮮明である。このため、
前述したパターンの無い場合に比べ、より正確な位置合
わせが可能となる。
【０００７】図５は従来の実装方法を説明するための複
数個の半導体装置（ＳＶＰ）の平面図である。図５に示
すように、端子リード１を一方に導出し且つ両端にポス
トリード２を備えた複数個のＳＶＰを高密度で実装する
とき、基板上に平行して並べるＳＶＰのピッチ、すなわ
ち装置本体４の間隔は２．５４ｍｍ程度である。この場
合、照明により端子リード１を上方から照らしてカメラ
で撮影し、２値化画像で端子リード１の位置を認識して
実装している。
数個の半導体装置（ＳＶＰ）の平面図である。図５に示
すように、端子リード１を一方に導出し且つ両端にポス
トリード２を備えた複数個のＳＶＰを高密度で実装する
とき、基板上に平行して並べるＳＶＰのピッチ、すなわ
ち装置本体４の間隔は２．５４ｍｍ程度である。この場
合、照明により端子リード１を上方から照らしてカメラ
で撮影し、２値化画像で端子リード１の位置を認識して
実装している。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
装置（ＳＶＰ）は、他の半導体装置に比べて高さが高
く、垂直に立っており、しかも端子リードの先端が装置
本体の面から０．０２５〜０．５ｍｍ程度しか出ていな
いため、装置本体が２度傾くと、上方から見た場合に端
子リードが装置本体に隠れてしまい、端子リードの正確
な位置合わせができないという欠点がある。また、ポス
トリードの長さにも限界があるため、この位置合わせの
際に、装置本体が倒れやすいという欠点もある。
装置（ＳＶＰ）は、他の半導体装置に比べて高さが高
く、垂直に立っており、しかも端子リードの先端が装置
本体の面から０．０２５〜０．５ｍｍ程度しか出ていな
いため、装置本体が２度傾くと、上方から見た場合に端
子リードが装置本体に隠れてしまい、端子リードの正確
な位置合わせができないという欠点がある。また、ポス
トリードの長さにも限界があるため、この位置合わせの
際に、装置本体が倒れやすいという欠点もある。
【０００９】さらに、上述した従来の半導体装置の実装
にあたり、複数個を実装する場合、ＳＶＰは高さが高い
ので、端子リード認識用のカメラが端子リードに接近す
ることができない。また、ＳＶＰ相互は２．５４ｍｍ程
度に接近しているため、照明の光が端子リードまで到達
しにくい。このため、カメラで撮影した２値化画像は不
鮮明なものになってしまい、端子リードの位置を正確に
認識することができない。従って、ＳＶＰを複数実装す
る際に位置ずれの不良が発生してしまうという欠点があ
る。
にあたり、複数個を実装する場合、ＳＶＰは高さが高い
ので、端子リード認識用のカメラが端子リードに接近す
ることができない。また、ＳＶＰ相互は２．５４ｍｍ程
度に接近しているため、照明の光が端子リードまで到達
しにくい。このため、カメラで撮影した２値化画像は不
鮮明なものになってしまい、端子リードの位置を正確に
認識することができない。従って、ＳＶＰを複数実装す
る際に位置ずれの不良が発生してしまうという欠点があ
る。
【００１０】一方、端子リードに認識用のパターンを設
け、それを認識して実装する技術をＳＶＰに導入するこ
とが考えられるが、端子リードに設けたパターンではＳ
ＶＰのような垂直型の高さの高い場合、装置本体が傾く
と隠れてしまうため、認識用のパターンとして十分に活
用することができないという欠点がある。その上、ＳＶ
Ｐの端子リードは短かく且つ平坦部は基板への実装に使
用される部分であるため、端子リードにパターンを設け
た場合には、半田ブリッジよるショート等の実装上の問
題を発生させるという欠点がある。
け、それを認識して実装する技術をＳＶＰに導入するこ
とが考えられるが、端子リードに設けたパターンではＳ
ＶＰのような垂直型の高さの高い場合、装置本体が傾く
と隠れてしまうため、認識用のパターンとして十分に活
用することができないという欠点がある。その上、ＳＶ
Ｐの端子リードは短かく且つ平坦部は基板への実装に使
用される部分であるため、端子リードにパターンを設け
た場合には、半田ブリッジよるショート等の実装上の問
題を発生させるという欠点がある。
【００１１】本発明の目的は、かかる端子リードの正確
な位置合わせを可能にし、複数個実装しても半田ブリッ
ジよるショート等の実装上の問題を発生させないように
するとともに、位置合わせの際の装置本体を倒れにくく
することのできる半導体装置およびその実装方法を提供
することにある。
な位置合わせを可能にし、複数個実装しても半田ブリッ
ジよるショート等の実装上の問題を発生させないように
するとともに、位置合わせの際の装置本体を倒れにくく
することのできる半導体装置およびその実装方法を提供
することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
下部より一方向に導出した端子リードを備えた装置本体
と、前記装置本体を垂直に保持するために前記装置本体
の両端に且つ両側に形成される複数のポストリードとを
有し、前記複数のポストリードのうち前記端子リードと
同じ側に形成されるポストリードは、前記装置本体の長
手方向に突出し且つ一つの辺が前記端子リードの先端の
延長線上に合致した凸部を形成するとともに、その凸部
先端を前記装置本体の側面よりも外方に突出させるよう
に構成される。
下部より一方向に導出した端子リードを備えた装置本体
と、前記装置本体を垂直に保持するために前記装置本体
の両端に且つ両側に形成される複数のポストリードとを
有し、前記複数のポストリードのうち前記端子リードと
同じ側に形成されるポストリードは、前記装置本体の長
手方向に突出し且つ一つの辺が前記端子リードの先端の
延長線上に合致した凸部を形成するとともに、その凸部
先端を前記装置本体の側面よりも外方に突出させるよう
に構成される。
【００１３】この端子リードと同じ側に形成されるポス
トリードは、全体が凸部になるように大きく形成し且つ
一つの辺が前記端子リードの先端の延長線上に合致させ
ることができる。
トリードは、全体が凸部になるように大きく形成し且つ
一つの辺が前記端子リードの先端の延長線上に合致させ
ることができる。
【００１４】また、本発明の半導体装置の実装方法は、
端子リードを備え且つポストリードに凸部を形成した装
置本体をチャックにより吸着して保持する工程と、前記
装置本体の上方よりカメラで前記凸部を認識することに
より実装する基板に対して前記端子リードの位置を補正
する工程と、前記基板上の所定位置に前記装置本体を降
ろす工程とを含んで構成される。
端子リードを備え且つポストリードに凸部を形成した装
置本体をチャックにより吸着して保持する工程と、前記
装置本体の上方よりカメラで前記凸部を認識することに
より実装する基板に対して前記端子リードの位置を補正
する工程と、前記基板上の所定位置に前記装置本体を降
ろす工程とを含んで構成される。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ），（ｂ）はそれぞれ本発明の半
導体装置の一実施例を説明するための装置本体の一部を
拡大した斜視図および本体端部の平面図である。図１
（ａ），（ｂ）に示すように、本実施例は端子リード１
を備えた装置本体４と、この装置本体４を垂直に保持す
るための複数のポストリード２とを有する。この装置本
体４の下部から導出される端子リード１は同一の方向に
形成され、その先端は一直線上に揃っている。また、ポ
ストリード２は装置本体４の両端に、しかも装置本体４
を挟んで両側に形成される。本実施例では、これらポス
トリード２のうち、端子リード１と同じ側に形成される
外側のポストリード２に凸部３を形成している。すなわ
ち、この凸部３は装置本体４の長手方向に突出して形成
され、凸部３の一つの辺が端子リード１の先端の延長線
上に合致している。しかも、その凸部３の先端は装置本
体４の側面よりも外方に突出するように形成される。
て説明する。図１（ａ），（ｂ）はそれぞれ本発明の半
導体装置の一実施例を説明するための装置本体の一部を
拡大した斜視図および本体端部の平面図である。図１
（ａ），（ｂ）に示すように、本実施例は端子リード１
を備えた装置本体４と、この装置本体４を垂直に保持す
るための複数のポストリード２とを有する。この装置本
体４の下部から導出される端子リード１は同一の方向に
形成され、その先端は一直線上に揃っている。また、ポ
ストリード２は装置本体４の両端に、しかも装置本体４
を挟んで両側に形成される。本実施例では、これらポス
トリード２のうち、端子リード１と同じ側に形成される
外側のポストリード２に凸部３を形成している。すなわ
ち、この凸部３は装置本体４の長手方向に突出して形成
され、凸部３の一つの辺が端子リード１の先端の延長線
上に合致している。しかも、その凸部３の先端は装置本
体４の側面よりも外方に突出するように形成される。
【００１６】かかる半導体装置に設けられる凸部３の側
面は、点線で示すように、端子リード１の先端の位置に
揃えられるので、端子リード１の位置をより正確に把握
することができる。従って、図１（ｂ）に示すように、
装置本体４が点線枠のように傾き、端子リード１が見え
ない状態になったときでも、凸部３を認識することによ
り端子リード１の位置を識別することができる。通常、
装置本体４が２度以上傾くと、端子リード１が隠れてし
まう。しかし、本実施例によれば、凸部３が装置本体４
の長辺方向に沿って伸び且つその側面よりも外方に突出
しているため、装置本体４が傾いて端子リード１が隠れ
ても、端子リード１の先端位置は凸部３の側面の位置で
正確に認識することができ、装置本体４が２度以上傾い
ても端子リード１の認識に問題は生じない。
面は、点線で示すように、端子リード１の先端の位置に
揃えられるので、端子リード１の位置をより正確に把握
することができる。従って、図１（ｂ）に示すように、
装置本体４が点線枠のように傾き、端子リード１が見え
ない状態になったときでも、凸部３を認識することによ
り端子リード１の位置を識別することができる。通常、
装置本体４が２度以上傾くと、端子リード１が隠れてし
まう。しかし、本実施例によれば、凸部３が装置本体４
の長辺方向に沿って伸び且つその側面よりも外方に突出
しているため、装置本体４が傾いて端子リード１が隠れ
ても、端子リード１の先端位置は凸部３の側面の位置で
正確に認識することができ、装置本体４が２度以上傾い
ても端子リード１の認識に問題は生じない。
【００１７】また、かかる半導体装置の実装において
は、凸部３が装置本体４の長辺方向の外側まで突出して
いるので、装置本体４に邪魔されることなく認識用カメ
ラを近ずけることができ、さらに照明の光も凸部３に十
分当てることができる。このため、リード認識における
２値化画像が非常に鮮明になり、より正確な位置合わせ
が可能になる。
は、凸部３が装置本体４の長辺方向の外側まで突出して
いるので、装置本体４に邪魔されることなく認識用カメ
ラを近ずけることができ、さらに照明の光も凸部３に十
分当てることができる。このため、リード認識における
２値化画像が非常に鮮明になり、より正確な位置合わせ
が可能になる。
【００１８】さらに、この凸部３の形成により、ポスト
リード２の補強効果が大きくなり、半導体装置を倒れに
くくすることができる。
リード２の補強効果が大きくなり、半導体装置を倒れに
くくすることができる。
【００１９】図２は本発明の半導体装置の他の実施例を
示す本体端部の平面図である。図２に示すように、本実
施例は端子リード１と同じ側に形成されるポストリード
２を全体が凸部になるように大きく形成し、その一つの
辺が端子リード１の先端の延長線上に合致するように形
成したものである。すなわち、ポストリード２の先端の
部分を広くし、その後端部分を端子リード１の先端部分
に揃えている。要するに、本実施例では、前述した一実
施例の凸部３をポストリード２の先端まで延長した形に
なっている。
示す本体端部の平面図である。図２に示すように、本実
施例は端子リード１と同じ側に形成されるポストリード
２を全体が凸部になるように大きく形成し、その一つの
辺が端子リード１の先端の延長線上に合致するように形
成したものである。すなわち、ポストリード２の先端の
部分を広くし、その後端部分を端子リード１の先端部分
に揃えている。要するに、本実施例では、前述した一実
施例の凸部３をポストリード２の先端まで延長した形に
なっている。
【００２０】かかる半導体装置とすることにより、端子
リード１の位置を正確に認識できるだけでなく、前述し
た一実施例の半導体装置よりも一層倒れにくくしてい
る。
リード１の位置を正確に認識できるだけでなく、前述し
た一実施例の半導体装置よりも一層倒れにくくしてい
る。
【００２１】図３（ａ）〜（ｃ）はそれぞれ本発明の半
導体装置の実装方法の一実施例を説明するための工程順
に示したＳＶＰの正面図である。図３（ａ）に示すよう
に、本実施例は基板５上にＳＶＰを実装するにあたり、
まず装置本体４をチャック６により吸着して保持する。
このとき、ポストリード２の先端を結ぶ点線が基板５に
対し平行になるようにする。これは、実装の際に片方の
ポストリード２が先に基板５に接触して変形しないよう
にするためである。尚、図示したように、ポストリード
２に対し装置本体４が傾いていた場合、上方からは端子
リード１を見ることができない。
導体装置の実装方法の一実施例を説明するための工程順
に示したＳＶＰの正面図である。図３（ａ）に示すよう
に、本実施例は基板５上にＳＶＰを実装するにあたり、
まず装置本体４をチャック６により吸着して保持する。
このとき、ポストリード２の先端を結ぶ点線が基板５に
対し平行になるようにする。これは、実装の際に片方の
ポストリード２が先に基板５に接触して変形しないよう
にするためである。尚、図示したように、ポストリード
２に対し装置本体４が傾いていた場合、上方からは端子
リード１を見ることができない。
【００２２】つぎに、図３（ｂ）に示すように、装置本
体４の上方よりカメラ７で凸部３を認識し、実装する基
板５に対して端子リード１の位置を補正する。このと
き、前述したように、照明の光を凸部３に十分当てるこ
とができるため、２値化画像は非常に鮮明なものが得ら
れる。また、カメラ７を図示の状態よりもさらに凸部３
に接近させることも可能である。
体４の上方よりカメラ７で凸部３を認識し、実装する基
板５に対して端子リード１の位置を補正する。このと
き、前述したように、照明の光を凸部３に十分当てるこ
とができるため、２値化画像は非常に鮮明なものが得ら
れる。また、カメラ７を図示の状態よりもさらに凸部３
に接近させることも可能である。
【００２３】さらに、図３（ｃ）に示すように、基板５
上の正確な位置に端子リード１が位置するようにＳＶＰ
を降ろしていく。
上の正確な位置に端子リード１が位置するようにＳＶＰ
を降ろしていく。
【００２４】このように、本実施例のＳＶＰの実装方法
は、装置本体４の長辺方向の外側まで突出している凸部
３を認識するため、ＳＶＰを複数個並べて実装する場合
でも、照明の光が当りにくいという問題も解決され、複
数個実装における認識不良や端子ショートの問題も解決
される。
は、装置本体４の長辺方向の外側まで突出している凸部
３を認識するため、ＳＶＰを複数個並べて実装する場合
でも、照明の光が当りにくいという問題も解決され、複
数個実装における認識不良や端子ショートの問題も解決
される。
【００２５】
【発明の効果】以上説明したように、本発明の半導体装
置は、ポストリードに凸部を設けることにより、装置本
体が傾いて端子リードが隠れてもそのリード位置を正確
に認識でき、しかもポストリードを補強しているので、
装置本体を倒れにくくすることができるという効果があ
る。
置は、ポストリードに凸部を設けることにより、装置本
体が傾いて端子リードが隠れてもそのリード位置を正確
に認識でき、しかもポストリードを補強しているので、
装置本体を倒れにくくすることができるという効果があ
る。
【００２６】また、本発明の半導体装置の実装方法は、
凸部にカメラを接近させ、しかも照明の光を十分に凸部
に当てることができるため、認識における２値化画像を
鮮明にするとともに、位置合わせの精度を向上させ、よ
り正確な位置合わせが可能になるという効果がある。
凸部にカメラを接近させ、しかも照明の光を十分に凸部
に当てることができるため、認識における２値化画像を
鮮明にするとともに、位置合わせの精度を向上させ、よ
り正確な位置合わせが可能になるという効果がある。
【００２７】さらに、本発明においては、凸部が本体の
外側まで突出しているので、複数個の実装のときでも他
の装置の影響を受けることなく、認識不良の発生を確実
に防止することができる。
外側まで突出しているので、複数個の実装のときでも他
の装置の影響を受けることなく、認識不良の発生を確実
に防止することができる。
【図１】本発明の半導体装置の一実施例を説明するため
の装置本体の一部を拡大した斜視状態および本体端部の
平面状態を表わす図である。
の装置本体の一部を拡大した斜視状態および本体端部の
平面状態を表わす図である。
【図２】本発明の半導体装置の他の実施例を示す本体端
部の平面図である。
部の平面図である。
【図３】本発明の半導体装置の実装方法の一実施例を説
明するための工程順に示した半導体装置の正面図であ
る。
明するための工程順に示した半導体装置の正面図であ
る。
【図４】従来の一例を説明するための半導体装置の斜視
図である。
図である。
【図５】従来の実装方法を説明するための複数個の半導
体装置の平面図である。
体装置の平面図である。
１ 端子リード ２ ポストリード ３ 凸部 ４ 装置本体 ５ 基板 ６ チャック ７ カメラ
Claims (3)
- 【請求項１】 下部より一方向に導出した端子リードを
備えた装置本体と、前記装置本体を垂直に保持するため
に前記装置本体の両端に且つ両側に形成される複数のポ
ストリードとを有し、前記複数のポストリードのうち前
記端子リードと同じ側に形成されるポストリードは、前
記装置本体の長手方向に突出し且つ一つの辺が前記端子
リードの先端の延長線上に合致した凸部を形成するとと
もに、その凸部先端を前記装置本体の側面よりも外方に
突出させたことを特徴とする半導体装置。 - 【請求項２】 前記端子リードと同じ側に形成される前
記ポストリードは、全体が凸部になるように大きく形成
し且つ一つの辺が前記端子リードの先端の延長線上に合
致した請求項１記載の半導体装置。 - 【請求項３】 端子リードを備え且つポストリードに凸
部を形成した装置本体をチャックにより吸着して保持す
る工程と、前記装置本体の上方よりカメラで前記凸部を
認識することにより実装する基板に対して前記端子リー
ドの位置を補正する工程と、前記基板上の所定位置に前
記装置本体を降ろす工程とを含むことを特徴とする半導
体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7032178A JP2586410B2 (ja) | 1995-02-21 | 1995-02-21 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7032178A JP2586410B2 (ja) | 1995-02-21 | 1995-02-21 | 半導体装置およびその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08227912A JPH08227912A (ja) | 1996-09-03 |
| JP2586410B2 true JP2586410B2 (ja) | 1997-02-26 |
Family
ID=12351687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7032178A Expired - Lifetime JP2586410B2 (ja) | 1995-02-21 | 1995-02-21 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586410B2 (ja) |
-
1995
- 1995-02-21 JP JP7032178A patent/JP2586410B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08227912A (ja) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546698B1 (ko) | 반도체 패키지의 서브스트레이트 | |
| JP2586410B2 (ja) | 半導体装置およびその実装方法 | |
| JPH11289199A (ja) | 電子部品認識装置 | |
| JP4119039B2 (ja) | 表面実装部品装着機 | |
| US20010051000A1 (en) | Pattern recognition method | |
| JP2000013097A (ja) | 部品搭載装置 | |
| JP3681843B2 (ja) | 電子部品の補正角度修正方法とそれを用いた電子部品 実装装置 | |
| JP3189642B2 (ja) | リード先端部の位置検出方法 | |
| US20020181758A1 (en) | Die bonding apparatus with automatic die and lead frame image matching system | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JPH05243442A (ja) | 表面実装型ダイオード | |
| JPH02224184A (ja) | 混成集積回路基板の位置検出方法 | |
| JP4087973B2 (ja) | 実装部品の部品間検査方法およびその装置 | |
| JPH05110239A (ja) | プリント配線基板 | |
| JPH09223722A (ja) | 位置認識マーク及びｔａｂテープ及び半導体装置及びプリント基板 | |
| JP3801248B2 (ja) | 部品実装装置 | |
| JP3427297B2 (ja) | 電子部品の実装方法 | |
| JP3006075B2 (ja) | リードの長さばらつき検出方法およびリード先端部の半田の外観検査方法 | |
| JP3398821B2 (ja) | 電子部品のリード端子浮き検出方法及び装置 | |
| JPH0529143U (ja) | 半導体装置の電極構造 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| JPH07183444A (ja) | 表面実装部品 | |
| JPS6156000A (ja) | リ−ドピンの位置合わせ方法 | |
| JP2001015994A (ja) | Ｉｃパッケージの実装方法 | |
| JP3528366B2 (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961008 |