JP2579978B2 - テストパターン信号発生器 - Google Patents
テストパターン信号発生器Info
- Publication number
- JP2579978B2 JP2579978B2 JP62329866A JP32986687A JP2579978B2 JP 2579978 B2 JP2579978 B2 JP 2579978B2 JP 62329866 A JP62329866 A JP 62329866A JP 32986687 A JP32986687 A JP 32986687A JP 2579978 B2 JP2579978 B2 JP 2579978B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- phase data
- rom
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、テストパターン信号発生器に関するもので
あり、特に回路構成の改良を図ったものである。
あり、特に回路構成の改良を図ったものである。
［従来の技術］ 従来、この種のテスト信号発生回路の例としては第２
図に示すような構成であり、水平および垂直のアドレス
発生回路8,テスト信号データを１フレーム分書き込んだ
テスト信号データROM9およびD/A変換器６から成る。
図に示すような構成であり、水平および垂直のアドレス
発生回路8,テスト信号データを１フレーム分書き込んだ
テスト信号データROM9およびD/A変換器６から成る。
すなわち、２次元のテスト画像信号をｇ（x,y）とす
ると、従来のテスト信号発生器は画像信号ｇ（x,y）の
１フレーム分のデータをあらかじめテスト信号データRO
M9に書き込んでおき、アドレス発生回路８を制御してテ
スト信号データROM9のデータを読み出し、D/A変換して
２次元のテキスト信号ｇ（x,y）を得ていた。
ると、従来のテスト信号発生器は画像信号ｇ（x,y）の
１フレーム分のデータをあらかじめテスト信号データRO
M9に書き込んでおき、アドレス発生回路８を制御してテ
スト信号データROM9のデータを読み出し、D/A変換して
２次元のテキスト信号ｇ（x,y）を得ていた。
［発明が解決しようとする問題点］ しかしながら、上述の従来例ではテスト信号１フレー
ム分のデータをROMに書き込むため、ハード的に大きな
装置となってしまう欠点があった。例えば、1000×1000
画素に対しては1Mバイトの容量を必要とすることになっ
てしまう。
ム分のデータをROMに書き込むため、ハード的に大きな
装置となってしまう欠点があった。例えば、1000×1000
画素に対しては1Mバイトの容量を必要とすることになっ
てしまう。
そこで、本発明の目的は、上述従来例の欠点を解消
し、少ないハード量で、テレビ信号処理システム系の３
次元の周波数特性を評価するための３次元のテストパタ
ーン信号を発生させることのできるテストパターン信号
発生器を提供することにある。
し、少ないハード量で、テレビ信号処理システム系の３
次元の周波数特性を評価するための３次元のテストパタ
ーン信号を発生させることのできるテストパターン信号
発生器を提供することにある。
［問題点を解決するための手段］ このような目的を達成するために、本発明のテストパ
ターン信号発生器は、複数種の位相データを格納してい
るメモリ手段と、前記メモリ手段から位相データを読み
出すためのアドレスデータを一画面期間毎に徐々に変化
するように発生する第１および第２のアドレスデータ発
生手段と、前記第１および第２のアドレスデータ発生手
段から出力されるアドレスデータにより、前記メモリ手
段に格納されている第１および第２の位相データを読み
出し、読み出された第１および第２の位相データを加算
し、出力する演算手段と、前記演算手段からの出力され
る位相データに従って３次元テストパターン信号を発生
するテストパターン信号発生手段とを具えたことを特徴
とする。
ターン信号発生器は、複数種の位相データを格納してい
るメモリ手段と、前記メモリ手段から位相データを読み
出すためのアドレスデータを一画面期間毎に徐々に変化
するように発生する第１および第２のアドレスデータ発
生手段と、前記第１および第２のアドレスデータ発生手
段から出力されるアドレスデータにより、前記メモリ手
段に格納されている第１および第２の位相データを読み
出し、読み出された第１および第２の位相データを加算
し、出力する演算手段と、前記演算手段からの出力され
る位相データに従って３次元テストパターン信号を発生
するテストパターン信号発生手段とを具えたことを特徴
とする。
［作 用］ 上述の構成により、複数種の位相データを格納させて
おくメモリ手段の記憶容量を削減し、簡単で低コストな
構成にて３次元のテストパターン信号を発生することが
できるようになる。
おくメモリ手段の記憶容量を削減し、簡単で低コストな
構成にて３次元のテストパターン信号を発生することが
できるようになる。
［実施例］ 以下、図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例の構成を示すブロック図で
ある。
ある。
第１図において、１はアドレス制御回路、２は水平ア
ドレス発生回路、３は垂直アドレス発生回路、４は演算
回路、５はテスト信号発生ROM、６はD/A変換器、７は上
述の各回路にタイミングを供給するタイミング発生回路
である。
ドレス発生回路、３は垂直アドレス発生回路、４は演算
回路、５はテスト信号発生ROM、６はD/A変換器、７は上
述の各回路にタイミングを供給するタイミング発生回路
である。
つぎに、第１図示の本実施例における構成各部の動作
を説明する。
を説明する。
例えば、テレビジョン信号のように、２次元の画像信
号が時間と共に連続的に発生される３次元のテスト画像
信号をｇ（x,y,t）とする。水平アドレス発生回路２か
らの水平アドレスｘと、垂直アドレス発生回路３からの
垂直アドレスｙとにより演算回路４でそれぞれ位相デー
タを読み出して、演算を施し、テスト信号発生ROM5供給
し、テスト信号データｇ（x,y,t）を得るようにしたも
のである。
号が時間と共に連続的に発生される３次元のテスト画像
信号をｇ（x,y,t）とする。水平アドレス発生回路２か
らの水平アドレスｘと、垂直アドレス発生回路３からの
垂直アドレスｙとにより演算回路４でそれぞれ位相デー
タを読み出して、演算を施し、テスト信号発生ROM5供給
し、テスト信号データｇ（x,y,t）を得るようにしたも
のである。
第３図は、サーキュラーゾーンプレート（CZP）を発
生させるための、本発明の第２の実施例の構成を示すブ
ロック図である。
生させるための、本発明の第２の実施例の構成を示すブ
ロック図である。
第３図において、第１図と同様の個所には同一符号を
付してその説明を省略する。
付してその説明を省略する。
４は演算回路であり、水平位相データθｘを書き込ん
だROM41と垂直位相データθｙを書き込んだROM42と、水
平位相データθｘおよび垂直位相データθｙを加算する
加算器43とから構成される。５はテスト信号発生ROMで
あり、加算器43で加算された位相データに対応したテス
ト信号データを発生させる。
だROM41と垂直位相データθｙを書き込んだROM42と、水
平位相データθｘおよび垂直位相データθｙを加算する
加算器43とから構成される。５はテスト信号発生ROMで
あり、加算器43で加算された位相データに対応したテス
ト信号データを発生させる。
さて、ここでCZPは空間座標（x,y）の原点０を中心と
する同心円状に明暗の縞がつくられ、同心円が大きくな
る外方に向かうにつれて、縞の間隔が正弦凾数で狭くな
っている図形である。
する同心円状に明暗の縞がつくられ、同心円が大きくな
る外方に向かうにつれて、縞の間隔が正弦凾数で狭くな
っている図形である。
第４図は、CZPの一例を示す参考図である。２次元空
間周波数領域でのビデオ信号を評価するテストパターン
として広く使われている。すなわち、CZPは空間座標
（x,y）と２次元空間周波数（u,υ）が比例する。つま
り、座標x,yが増加するにつれて空間周波数u,υが高く
なるようなテストパターンであるから、CZPの信号をg
CZP（x,y）とすると、 gCZP（x,y）＝coskπ（x2＋y2） ……（１） と表わせる。
間周波数領域でのビデオ信号を評価するテストパターン
として広く使われている。すなわち、CZPは空間座標
（x,y）と２次元空間周波数（u,υ）が比例する。つま
り、座標x,yが増加するにつれて空間周波数u,υが高く
なるようなテストパターンであるから、CZPの信号をg
CZP（x,y）とすると、 gCZP（x,y）＝coskπ（x2＋y2） ……（１） と表わせる。
つぎに、第３図示の第２の実施例における構成によっ
て、２次元テスト信号であるCZPを発生させる手順につ
いて説明する。
て、２次元テスト信号であるCZPを発生させる手順につ
いて説明する。
水平アドレス発生回路２からの水平アドレスｘと、垂
直アドレス発生回路３からの垂直アドレスｙとが、ROM4
1およびROM42にそれぞれ供給される。ROM41およびROM42
はそれぞれ供給されたアドレスｘおよびｙに対応した水
平位相データθｘ（ｋπx2に対応する）、垂直位相デー
タθｙ（ｋπy2に対応する）を送出し、加算器43加算さ
れる。加算された位相データθｘ＋θｙはテスト信号発
生ROM5に供給され、テスト信号発生ROM5はθｘ＋θｙに
対応したgCZP（x,y）＝cos（θｘ＋θｙ）のCZPデータ
を発生する。
直アドレス発生回路３からの垂直アドレスｙとが、ROM4
1およびROM42にそれぞれ供給される。ROM41およびROM42
はそれぞれ供給されたアドレスｘおよびｙに対応した水
平位相データθｘ（ｋπx2に対応する）、垂直位相デー
タθｙ（ｋπy2に対応する）を送出し、加算器43加算さ
れる。加算された位相データθｘ＋θｙはテスト信号発
生ROM5に供給され、テスト信号発生ROM5はθｘ＋θｙに
対応したgCZP（x,y）＝cos（θｘ＋θｙ）のCZPデータ
を発生する。
すなわち、１フレーム分のCZPの画像数を（水平）130
0×（垂直）1000画素とすると、これをROMに書き込むに
は、従来の方式では211×210バイトの記録容量を必要と
する。
0×（垂直）1000画素とすると、これをROMに書き込むに
は、従来の方式では211×210バイトの記録容量を必要と
する。
これに対し、上述の第２実施例により、水平アドレス
ｘと垂直アドレスｙとの演算によってCZPを発生させる
場合には、1300×1000画素を第５図の第２実施例による
テスト信号例を示す特性図に示すような座標系に配置
し、cos関数の周期性から水平位相ｋπx2と、垂直位相
ｋπy2とを［0,2π］の間の水平位相θｘに垂直位相θ
ｙとに規格化することができる。そこでCZPの対称性か
ら、水平アドレスｘを、ｘに対応した水平位相θｘを変
換するための水平位相データROM41の記憶容量として210
バイト、同様に垂直アドレスｙを、ｙに対応した垂直位
相θｙに変換するための垂直位相データROM42の記憶容
量として29バイトとすることができる。さらに、位相
（θｘ＋θｙ）に対応するCZP信号データを発生させる
テスト信号発生ROM5の記憶容量は28バイト（０〜２πを
256分割している）とすることができるから、上述の１
フレーム分のCZP信号をテスト信号データROMに書き込ん
だ場合よりも （210＋29＋28）／（211×210）＝7/2131/1170 の記憶容量ですますことができる。
ｘと垂直アドレスｙとの演算によってCZPを発生させる
場合には、1300×1000画素を第５図の第２実施例による
テスト信号例を示す特性図に示すような座標系に配置
し、cos関数の周期性から水平位相ｋπx2と、垂直位相
ｋπy2とを［0,2π］の間の水平位相θｘに垂直位相θ
ｙとに規格化することができる。そこでCZPの対称性か
ら、水平アドレスｘを、ｘに対応した水平位相θｘを変
換するための水平位相データROM41の記憶容量として210
バイト、同様に垂直アドレスｙを、ｙに対応した垂直位
相θｙに変換するための垂直位相データROM42の記憶容
量として29バイトとすることができる。さらに、位相
（θｘ＋θｙ）に対応するCZP信号データを発生させる
テスト信号発生ROM5の記憶容量は28バイト（０〜２πを
256分割している）とすることができるから、上述の１
フレーム分のCZP信号をテスト信号データROMに書き込ん
だ場合よりも （210＋29＋28）／（211×210）＝7/2131/1170 の記憶容量ですますことができる。
また、アドレス制御回路１により、フレーム毎に発生
させるアドレスをずらしていくことにより、３次元のCZ
P信号gCZP（x,y,t）を発生させることができる。
させるアドレスをずらしていくことにより、３次元のCZ
P信号gCZP（x,y,t）を発生させることができる。
第６図はレクトアンギュラー（長方形）ハイパボリッ
クゾーンプレート（RHZP）を発生させるための本発明の
第３の実施例の構成を示すブロック図である。
クゾーンプレート（RHZP）を発生させるための本発明の
第３の実施例の構成を示すブロック図である。
第６図において、第３図と同様の個所には同一符号を
付してその説明は省略する。４は演算回路であり、上位
位相θｕを書き込んだROM44と下位位相データθｂを書
き込んだROM45と加算回路43とから構成される。
付してその説明は省略する。４は演算回路であり、上位
位相θｕを書き込んだROM44と下位位相データθｂを書
き込んだROM45と加算回路43とから構成される。
第７図はRHZPの一例を示すパターン図である。すなわ
ち、RHZPは水平周波数ｕが垂直座標ｙに比例し、垂直周
波数υが水平座標ｘに比例する。つまり、ｘおよびｙが
増加するにつれて周波数u,υが増加するテストパターン
である。そこで、RHZPのテスト信号をgRHZP（x,y）とす
ると、 gRHZP（x,y）＝coskπxy ……（２） と表わせる。
ち、RHZPは水平周波数ｕが垂直座標ｙに比例し、垂直周
波数υが水平座標ｘに比例する。つまり、ｘおよびｙが
増加するにつれて周波数u,υが増加するテストパターン
である。そこで、RHZPのテスト信号をgRHZP（x,y）とす
ると、 gRHZP（x,y）＝coskπxy ……（２） と表わせる。
つぎに、第６図示の第３の実施例における構成によっ
てRHZPを発生させる手順について説明する。
てRHZPを発生させる手順について説明する。
水平アドレス発生回路２からの水平アドレスの上位ビ
ットxuがROM44に、下位ビットxbがROM45にそれぞれ供給
される。垂直アドレス発生回路３からの垂直アドレスｙ
はROM44とROM45とにそれぞれ供給される。水平アドレス
の上位ビットxuと垂直アドレスｙとを供給された上位位
相データROM44はkxuyに相当する上位位相データθｕを
送出し、水平アドレスの下位ビットxbと垂直アドレスｙ
とを供給された下位位相データROM45はkxbyに相当する
下位位相データθｂを送出し、θｕとθｂとは加算器43
で加算される。加算器43から位相データθｕ＋θｂを供
給されたテスト信号発生ROM5は位相θｕ＋θｂに対応す
るRHZP信号データcos（θｕ＋θｂ）を発生する。以上
のようにしてRHZP信号gRHZP（x,y）＝coskπxyを得る。
ットxuがROM44に、下位ビットxbがROM45にそれぞれ供給
される。垂直アドレス発生回路３からの垂直アドレスｙ
はROM44とROM45とにそれぞれ供給される。水平アドレス
の上位ビットxuと垂直アドレスｙとを供給された上位位
相データROM44はkxuyに相当する上位位相データθｕを
送出し、水平アドレスの下位ビットxbと垂直アドレスｙ
とを供給された下位位相データROM45はkxbyに相当する
下位位相データθｂを送出し、θｕとθｂとは加算器43
で加算される。加算器43から位相データθｕ＋θｂを供
給されたテスト信号発生ROM5は位相θｕ＋θｂに対応す
るRHZP信号データcos（θｕ＋θｂ）を発生する。以上
のようにしてRHZP信号gRHZP（x,y）＝coskπxyを得る。
上述したように、水平アドレスｘと垂直アドレスｙと
によるデータ演算することによって２次元テストパター
ンであるRHZP信号を発生させると、1300×1000画素の場
合、従来では211×210バイトの記憶容量を必要とした
が、上述の第３実施例では、記憶容量としては、上位位
相データに25×29バイト，下位位相データに25×29バイ
トあればよく、さらにテスト信号発生ROM5の記憶容量は
29バイトですむから、従来に比べて の記録容量の割合いで回路を構成することができる。
によるデータ演算することによって２次元テストパター
ンであるRHZP信号を発生させると、1300×1000画素の場
合、従来では211×210バイトの記憶容量を必要とした
が、上述の第３実施例では、記憶容量としては、上位位
相データに25×29バイト，下位位相データに25×29バイ
トあればよく、さらにテスト信号発生ROM5の記憶容量は
29バイトですむから、従来に比べて の記録容量の割合いで回路を構成することができる。
また、アドレス制御回路１により、フレーム毎に発生
させるアドレスを順次ずらしていくことにより、３次元
のCZP信号gCZP（x,y,t）を発生させることができる。
させるアドレスを順次ずらしていくことにより、３次元
のCZP信号gCZP（x,y,t）を発生させることができる。
［発明の効果］ 以上から明らかなように、本発明によれば、少ないハ
ード量で、テレビ信号処理システム系の３次元の周波数
特性を評価するための３次元のテストパターン信号を発
生させることのできるテストパターン信号発生器を提供
することができる。
ード量で、テレビ信号処理システム系の３次元の周波数
特性を評価するための３次元のテストパターン信号を発
生させることのできるテストパターン信号発生器を提供
することができる。
第１図は本発明の一実施例の構成を示すブロック図、 第２図は従来例の構成を示すブロック図、 第３図は本発明の第２実施例の構成を示すブロック図、 第４図はCZPの一例を示すパターン図、 第５図は第３図示の第２実施例によるテスト信号例を示
す特性図、 第６図は本発明の第３実施例の構成を示すブロック図、 第７図はRHZPの一例を示すパターン図である。 １……アドレス制御回路、 ２……水平アドレス発生回路、 ３……垂直アドレス発生回路、 ４……演算回路、 ５……テスト信号発生ROM、 ６……D/A変換器、 ７……タイミング発生回路、 ８……アドレス発生回路、 ９……テスト信号データROM、 41……水平位相データROM、 42……垂直位相データROM、 43……加算器、 44……上位位相データROM、 45……下位位相データROM。
す特性図、 第６図は本発明の第３実施例の構成を示すブロック図、 第７図はRHZPの一例を示すパターン図である。 １……アドレス制御回路、 ２……水平アドレス発生回路、 ３……垂直アドレス発生回路、 ４……演算回路、 ５……テスト信号発生ROM、 ６……D/A変換器、 ７……タイミング発生回路、 ８……アドレス発生回路、 ９……テスト信号データROM、 41……水平位相データROM、 42……垂直位相データROM、 43……加算器、 44……上位位相データROM、 45……下位位相データROM。
Claims (1)
- 【請求項１】複数種の位相データを格納しているメモリ
手段と、 前記メモリ手段から位相データを読み出すためのアドレ
スデータ一画面期間毎に徐々に変化するように発生する
第１および第２のアドレスデータ発生手段と、 前記第１および第２のアドレスデータ発生手段から出力
されるアドレスデータにより、前記メモリ手段に格納さ
れている第１および第２の位相データを読み出し、読み
出された第１および第２の位相データを加算し、出力す
る演算手段と、 前記演算手段からの出力される位相データに従って３次
元テストパターン信号を発生するテストパターン信号発
生手段とを具えたことを特徴とするテストパターン信号
発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329866A JP2579978B2 (ja) | 1987-12-28 | 1987-12-28 | テストパターン信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329866A JP2579978B2 (ja) | 1987-12-28 | 1987-12-28 | テストパターン信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01174092A JPH01174092A (ja) | 1989-07-10 |
| JP2579978B2 true JP2579978B2 (ja) | 1997-02-12 |
Family
ID=18226117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62329866A Expired - Fee Related JP2579978B2 (ja) | 1987-12-28 | 1987-12-28 | テストパターン信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579978B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05130648A (ja) * | 1991-11-07 | 1993-05-25 | Mitsubishi Electric Corp | テストパターン信号発生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2616612B3 (fr) * | 1987-06-11 | 1990-10-26 | Broadcast Television Syst | Generateur pour former des signaux de plaques de roues pour la transmission de luminance et de chrominance |
-
1987
- 1987-12-28 JP JP62329866A patent/JP2579978B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01174092A (ja) | 1989-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248452B1 (ko) | 디지털 신호 처리용 집적 회로 | |
| JP2579978B2 (ja) | テストパターン信号発生器 | |
| JPS63102473A (ja) | 画像信号処理装置 | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JPS63102474A (ja) | 画像信号処理装置 | |
| JPH057816Y2 (ja) | ||
| JP3646839B2 (ja) | デジタルオシロスコープ | |
| JPS63189056A (ja) | 画像合成方式 | |
| JPH0769681B2 (ja) | 網点処理装置 | |
| JPS6231889A (ja) | 画像表示装置 | |
| JP2712278B2 (ja) | ワイプパターン発生装置 | |
| JPS61223888A (ja) | 図形発生装置 | |
| JP2699342B2 (ja) | 画像変換方法 | |
| JPH0569238B2 (ja) | ||
| JPS6155692A (ja) | 画像縮小表示装置 | |
| JPS62297951A (ja) | メモリ回路 | |
| JPS60191562A (ja) | 画像処理装置 | |
| JPH10262206A (ja) | 解像度変換装置 | |
| JPH01105743A (ja) | 網点画像処理方法およびその装置 | |
| JPH03154175A (ja) | 画像記憶装置 | |
| JPS6191690A (ja) | 画像表示装置 | |
| JPH0244433B2 (ja) | ||
| JPS6146979A (ja) | Ｃｒｔ表示装置 | |
| JPH03225479A (ja) | 画素補間回路 | |
| JPS63109659A (ja) | 階調画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |