JP2575979B2 - 時 計 - Google Patents
時 計Info
- Publication number
- JP2575979B2 JP2575979B2 JP3279609A JP27960991A JP2575979B2 JP 2575979 B2 JP2575979 B2 JP 2575979B2 JP 3279609 A JP3279609 A JP 3279609A JP 27960991 A JP27960991 A JP 27960991A JP 2575979 B2 JP2575979 B2 JP 2575979B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- reset
- alarm
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はＣＰＵやメロディＩＣを
使用する時計に関するものである。
使用する時計に関するものである。
【０００２】
【従来の技術】ＣＰＵやメロディＩＣ等を使用したアラ
ーム時計では、電池を投入することによってパワーオン
クリヤ信号を発生してＣＰＵやＩＣなどをリセットする
ものや、リセットスイッチを設けこれを操作することに
よりＣＰＵやＩＣなどをリセットするものが一般的であ
る。
ーム時計では、電池を投入することによってパワーオン
クリヤ信号を発生してＣＰＵやＩＣなどをリセットする
ものや、リセットスイッチを設けこれを操作することに
よりＣＰＵやＩＣなどをリセットするものが一般的であ
る。
【０００３】
【発明が解決しようとする課題】上記のパワーオンクリ
ヤ信号によってリセットするものでは、ＣＰＵやＩＣが
安定動作に入る前にパワーオンクリヤ信号が消滅してし
まってリセットが効かず、例えばアラーム時計では、ア
ラームが出力されない場合などがある。
ヤ信号によってリセットするものでは、ＣＰＵやＩＣが
安定動作に入る前にパワーオンクリヤ信号が消滅してし
まってリセットが効かず、例えばアラーム時計では、ア
ラームが出力されない場合などがある。
【０００４】また、リセットスイッチを設けたもので
は、その分コスト高になり、ユーザーにリセット操作を
強いるという問題を有していた。
は、その分コスト高になり、ユーザーにリセット操作を
強いるという問題を有していた。
【０００５】本発明の目的はリセットスイッチを設ける
ことなく、確実にＣＰＵやＩＣ等の初期リセットを行な
うことである。
ことなく、確実にＣＰＵやＩＣ等の初期リセットを行な
うことである。
【０００６】
【課題を解決するための手段】本発明では、時計に固有
のスイッチの動作によって制御手段の初期リセットを行
なうシステムリセット回路を設けることにより上記目的
を達成している。
のスイッチの動作によって制御手段の初期リセットを行
なうシステムリセット回路を設けることにより上記目的
を達成している。
【０００７】そして、上記固有のスイッチはアラームセ
ットスイッチまたは毎正時に動作するスイッチとしても
よい。
ットスイッチまたは毎正時に動作するスイッチとしても
よい。
【０００８】また、時計装置の所望時刻の検出出力によ
って制御手段の初期リセットを行なうシステムリセット
回路を設けることにより上記目的を達成している。
って制御手段の初期リセットを行なうシステムリセット
回路を設けることにより上記目的を達成している。
【０００９】また、上記所望時刻はアラーム時刻または
毎正時にすることが好ましい。
毎正時にすることが好ましい。
【００１０】
【実施例】以下、本発明を図面に示す一実施例に基づい
て具体的に説明する。
て具体的に説明する。
【００１１】図１において、１は計時装置を構成する計
時回路で現在時刻を計時する。２はアラーム時刻記憶回
路でＲＡＭ等からなりアラーム時刻を記憶する。３は比
較回路で計時回路１で計時する現在時刻とアラーム時刻
との一致を検出すると一致検出信号を出力する。４はＩ
／Ｏポートで、比較回路３からの一致検出信号とアラー
ムセットスイッチ６によるアラームセット信号をアラー
ムセット端子５より入力する。７は電池、８は抵抗、９
はコンデンサ、１０は抵抗である。コンデンサ９と抵抗
１０とによって微分回路を構成している。１１はシステ
ムリセット回路で、リセット入力の到来によって制御回
路１２の初期リセットを行なうことによりＣＰＵ１３全
体の初期リセットを行なう。制御回路１２は制御手段を
構成する。なお、ＣＰＵ１３はＩ／Ｏポート４、システ
ムリセット回路１１、制御回路１２、記憶回路１４およ
びメロディ記憶回路１５によって構成する。記憶回路１
４は記憶手段を構成し、ＲＯＭからなり所望時刻に負荷
を動作させるプログラムを含む動作プログラムを記憶す
る。メロディ記憶回路１５はＲＯＭ等からなりメロディ
を記憶する。１６はスピーカである。
時回路で現在時刻を計時する。２はアラーム時刻記憶回
路でＲＡＭ等からなりアラーム時刻を記憶する。３は比
較回路で計時回路１で計時する現在時刻とアラーム時刻
との一致を検出すると一致検出信号を出力する。４はＩ
／Ｏポートで、比較回路３からの一致検出信号とアラー
ムセットスイッチ６によるアラームセット信号をアラー
ムセット端子５より入力する。７は電池、８は抵抗、９
はコンデンサ、１０は抵抗である。コンデンサ９と抵抗
１０とによって微分回路を構成している。１１はシステ
ムリセット回路で、リセット入力の到来によって制御回
路１２の初期リセットを行なうことによりＣＰＵ１３全
体の初期リセットを行なう。制御回路１２は制御手段を
構成する。なお、ＣＰＵ１３はＩ／Ｏポート４、システ
ムリセット回路１１、制御回路１２、記憶回路１４およ
びメロディ記憶回路１５によって構成する。記憶回路１
４は記憶手段を構成し、ＲＯＭからなり所望時刻に負荷
を動作させるプログラムを含む動作プログラムを記憶す
る。メロディ記憶回路１５はＲＯＭ等からなりメロディ
を記憶する。１６はスピーカである。
【００１２】次に動作を説明する。電池７が投入された
状態で、アラームセットのためにアラームセットスイッ
チ６を閉成すると、アラームセット端子５に“１”のア
ラームセット信号が入力しアラームセット状態になる。
また、システムリセット回路１１にはアラームセット信
号をコンデンサ９および抵抗１０により微分パルスに変
換した信号が入力し、この入力信号によりシステムリセ
ット回路１１はトリガされ制御回路１２の初期リセット
を行ない、制御回路１２はＣＰＵ１３全体の初期リセッ
トを行なう。そして、計時回路１で計時する現在時刻が
アラーム時刻記憶回路２で記憶するアラーム時刻になる
と比較回路３は一致検出信号を出力し、この信号がＩ／
Ｏポート４を介して制御回路１２に入力することによ
り、制御回路１２は記憶回路１４で記憶する動作プログ
ラムに応じてメロディ記憶回路１５が記憶するメロディ
をスピーカ１６より出力させる。したがって特別なリセ
ット操作を行なうことなく確実にシステムリセットが実
行され、アラーム時刻にアラーム動作が行なわれないと
いう不都合を解消できる。
状態で、アラームセットのためにアラームセットスイッ
チ６を閉成すると、アラームセット端子５に“１”のア
ラームセット信号が入力しアラームセット状態になる。
また、システムリセット回路１１にはアラームセット信
号をコンデンサ９および抵抗１０により微分パルスに変
換した信号が入力し、この入力信号によりシステムリセ
ット回路１１はトリガされ制御回路１２の初期リセット
を行ない、制御回路１２はＣＰＵ１３全体の初期リセッ
トを行なう。そして、計時回路１で計時する現在時刻が
アラーム時刻記憶回路２で記憶するアラーム時刻になる
と比較回路３は一致検出信号を出力し、この信号がＩ／
Ｏポート４を介して制御回路１２に入力することによ
り、制御回路１２は記憶回路１４で記憶する動作プログ
ラムに応じてメロディ記憶回路１５が記憶するメロディ
をスピーカ１６より出力させる。したがって特別なリセ
ット操作を行なうことなく確実にシステムリセットが実
行され、アラーム時刻にアラーム動作が行なわれないと
いう不都合を解消できる。
【００１３】次に他の実施例を図２に基づいて具体的に
説明する。１７は計時装置を内蔵する時計装置で、時刻
指針、輪列歯車、モータ、カム等からなり毎正時にカム
等により正時検出スイッチ１８を閉成する。１９は正時
検出端子である。なお、図１と同一番号のものは同一の
ものとする。
説明する。１７は計時装置を内蔵する時計装置で、時刻
指針、輪列歯車、モータ、カム等からなり毎正時にカム
等により正時検出スイッチ１８を閉成する。１９は正時
検出端子である。なお、図１と同一番号のものは同一の
ものとする。
【００１４】次に動作を説明する。現在時刻が正時にな
ると時計装置１７により正時検出スイッチ１８が閉成さ
れ正時検出端子１９に正時検出信号が入力することによ
りＩ／Ｏポート４に入力する。また、上記実施例と同様
に、この信号を微分パルスに変換した信号がシステムリ
セット回路１１に入力することによりトリガされＣＰＵ
１３の初期リセットを行なう。これに続いて制御回路１
２はＩ／Ｏポート４から正時検出信号を入力することに
より、記憶回路１４で記憶する動作プログラムに応じて
メロディ記憶回路１５が記憶するメロディをスピーカ１
６より出力させる。
ると時計装置１７により正時検出スイッチ１８が閉成さ
れ正時検出端子１９に正時検出信号が入力することによ
りＩ／Ｏポート４に入力する。また、上記実施例と同様
に、この信号を微分パルスに変換した信号がシステムリ
セット回路１１に入力することによりトリガされＣＰＵ
１３の初期リセットを行なう。これに続いて制御回路１
２はＩ／Ｏポート４から正時検出信号を入力することに
より、記憶回路１４で記憶する動作プログラムに応じて
メロディ記憶回路１５が記憶するメロディをスピーカ１
６より出力させる。
【００１５】上記実施例では時計固有のスイッチのオン
オフによりＣＰＵの初期リセットを行なっていたが次に
所望時刻の検出出力によりＣＰＵの初期リセットを行な
う例を次に説明する。
オフによりＣＰＵの初期リセットを行なっていたが次に
所望時刻の検出出力によりＣＰＵの初期リセットを行な
う例を次に説明する。
【００１６】図３において、２０はシステムリセット回
路で比較回路３からの一致検出出力が発生することによ
りトリガされる。なお、図１と同一番号のものは同一の
ものとする。次に動作を説明する。アラーム時刻になる
と比較回路３から一致検出信号が発生し、この信号はシ
ステムリセット回路２０と制御回路１２に所定の時間差
を有して入力するように設定しておく。システムリセッ
ト回路２０はこの一致検出信号に入力によりトリガされ
ＣＰＵ１３を初期リセットし、続いて、制御回路１２は
スピーカ１６からメロディを出力する。
路で比較回路３からの一致検出出力が発生することによ
りトリガされる。なお、図１と同一番号のものは同一の
ものとする。次に動作を説明する。アラーム時刻になる
と比較回路３から一致検出信号が発生し、この信号はシ
ステムリセット回路２０と制御回路１２に所定の時間差
を有して入力するように設定しておく。システムリセッ
ト回路２０はこの一致検出信号に入力によりトリガされ
ＣＰＵ１３を初期リセットし、続いて、制御回路１２は
スピーカ１６からメロディを出力する。
【００１７】他にもアラーム音をモニター可能なアラー
ム時計において、そのモニターとアラーム機能とを切り
換えるスイッチの操作によってＣＰＵの初期リセットを
行なうようにしてもよい。
ム時計において、そのモニターとアラーム機能とを切り
換えるスイッチの操作によってＣＰＵの初期リセットを
行なうようにしてもよい。
【００１８】
【発明の効果】本発明では、時計装置の固有のスイッチ
の動作によって制御手段の初期リセットを行なうシステ
ムリセット回路を設けることにより、リセットスイッチ
を設けることなく確実にＣＰＵやＩＣ等のリセットを行
なうことができる。
の動作によって制御手段の初期リセットを行なうシステ
ムリセット回路を設けることにより、リセットスイッチ
を設けることなく確実にＣＰＵやＩＣ等のリセットを行
なうことができる。
【００１９】そして、アラームセットスイッチを操作す
ることにより制御手段の初期リセットを行なうシステム
リセット回路を設けることにより、リセットスイッチを
設けることなく、例えばアラーム時計においてアラーム
動作開始前にＣＰＵやメロディＩＣの初期リセットが行
なえるので、アラーム時刻に確実にＣＰＵが動作してア
ラーム報知することができる。
ることにより制御手段の初期リセットを行なうシステム
リセット回路を設けることにより、リセットスイッチを
設けることなく、例えばアラーム時計においてアラーム
動作開始前にＣＰＵやメロディＩＣの初期リセットが行
なえるので、アラーム時刻に確実にＣＰＵが動作してア
ラーム報知することができる。
【００２０】さらに、毎正時にセットするスイッチによ
り制御手段の初期リセットを行なうシステムリセット回
路を設けることによっても確実にＣＰＵやＩＣ等の初期
リセットを行なうことができる。
り制御手段の初期リセットを行なうシステムリセット回
路を設けることによっても確実にＣＰＵやＩＣ等の初期
リセットを行なうことができる。
【００２１】また、時計装置の所望時刻に検出出力によ
って制御手段の初期リセットを行なうシステムリセット
回路を設けることにより、リセットスイッチを設けるこ
となく確実にＣＰＵやＩＣ等の初期リセットを行なうこ
とができる。
って制御手段の初期リセットを行なうシステムリセット
回路を設けることにより、リセットスイッチを設けるこ
となく確実にＣＰＵやＩＣ等の初期リセットを行なうこ
とができる。
【００２２】そして、アラーム時刻または毎正時に制御
手段の初期リセットを行なうシステムリセット回路を設
けることにより、リセットスイッチを設けることなく確
実にＣＰＵやＩＣ等の初期リセットを行なうことができ
る。
手段の初期リセットを行なうシステムリセット回路を設
けることにより、リセットスイッチを設けることなく確
実にＣＰＵやＩＣ等の初期リセットを行なうことができ
る。
【図１】本発明の一実施例を示したブロック回路図。
【図２】本発明の他の実施例を示したブロック回路図。
【図３】本発明のさらに他の実施例を示したブロック回
路図。
路図。
１ 計時装置 ６ アラームセットスイッチ １１ システムリセット回路 １２ 制御手段 １４ 記憶手段 １８ 正時検出スイッチ ２０ システムリセット回路
Claims (6)
- 【請求項１】 現在時刻を計時する計時装置と、所望時
刻に負荷を動作させるプログラムを含む動作プログラム
を記憶する記憶手段と、上記動作プログラムに応じて少
なくとも上記負荷の制御を行なう制御手段と、時計に固
有のスイッチの動作によって上記制御手段の初期リセッ
トを行なうシステムリセット回路とを具備したことを特
徴とする時計。 - 【請求項２】 請求項１において、上記固有のスイッチ
はアラームセットスイッチであることを特徴とする時
計。 - 【請求項３】 請求項１において、上記固有のスイッチ
は毎正時に動作するスイッチであることを特徴とする時
計。 - 【請求項４】 現在時刻を計時し所望時刻に出力を生じ
る計時装置と、所望時刻に負荷を動作させるプログラム
を含む動作プログラムを記憶する記憶手段と、上記動作
プログラムに応じて少なくとも上記負荷の制御を行なう
制御手段と、上記計時装置の所望時刻の検出出力によっ
て上記制御手段の初期リセットを行なうシステムリセッ
ト回路とを具備したことを特徴とする時計。 - 【請求項５】 請求項４において、上記所望時刻はアラ
ーム時刻であることを特徴とする時計。 - 【請求項６】 請求項４において、上記所望時刻は毎正
時であることを特徴とする時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279609A JP2575979B2 (ja) | 1991-10-25 | 1991-10-25 | 時 計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279609A JP2575979B2 (ja) | 1991-10-25 | 1991-10-25 | 時 計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119171A JPH05119171A (ja) | 1993-05-18 |
| JP2575979B2 true JP2575979B2 (ja) | 1997-01-29 |
Family
ID=17613372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3279609A Expired - Fee Related JP2575979B2 (ja) | 1991-10-25 | 1991-10-25 | 時 計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575979B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752885A (en) * | 1980-09-13 | 1982-03-29 | Rhythm Watch Co Ltd | Time-announcing clock with monitoring function |
| JPS5838887A (ja) * | 1981-08-31 | 1983-03-07 | Matsushita Electric Works Ltd | アラ−ム時計 |
| JPS59225384A (ja) * | 1983-06-06 | 1984-12-18 | Seikosha Co Ltd | プログラム制御方式電子時計 |
| JPS61205891A (ja) * | 1985-03-08 | 1986-09-12 | Seikosha Co Ltd | アラ−ム時計 |
-
1991
- 1991-10-25 JP JP3279609A patent/JP2575979B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05119171A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050102538A (ko) | 이동 통신 단말기의 모닝콜 설정 방법 | |
| JP2575979B2 (ja) | 時 計 | |
| JPH0587952A (ja) | アラーム機能付腕時計 | |
| JP2000286930A (ja) | 携帯電話装置 | |
| JPS6153674B2 (ja) | ||
| JPH039031Y2 (ja) | ||
| KR200314837Y1 (ko) | 알람장치 | |
| JPH0528551Y2 (ja) | ||
| KR100989737B1 (ko) | 알람 시간 표시기능을 갖는 이동 통신 단말기 및 그 표시방법 | |
| JPH0677061B2 (ja) | 人体センサ付アラーム時計 | |
| KR970058220A (ko) | 경보장치를 구비한 리모콘 | |
| KR960033402A (ko) | 손목 휴대용 맥박기 및 그의 제어방법 | |
| JPH06222855A (ja) | コンピュータ増設機器のモード設定回路 | |
| JPH09181584A (ja) | 入力信号処理装置 | |
| JPH02107094U (ja) | ||
| JPS63223812A (ja) | ポ−タブル電子機器 | |
| KR20040034023A (ko) | 알람장치 | |
| JPS63127123A (ja) | 人体センサ付アラ−ム時計 | |
| JPS6168619A (ja) | 自動電源投入機構 | |
| JPH02107095U (ja) | ||
| JPS58223089A (ja) | アラ−ム付き電子時計 | |
| EP0997818A4 (en) | MONITORING DEVICE FOR COMPUTER | |
| JPS5840794B2 (ja) | 煙感知器の動作・警報停止装置 | |
| JPH01129696U (ja) | ||
| JPH0372393U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |