JPS6153674B2 - - Google Patents
Info
- Publication number
- JPS6153674B2 JPS6153674B2 JP6772278A JP6772278A JPS6153674B2 JP S6153674 B2 JPS6153674 B2 JP S6153674B2 JP 6772278 A JP6772278 A JP 6772278A JP 6772278 A JP6772278 A JP 6772278A JP S6153674 B2 JPS6153674 B2 JP S6153674B2
- Authority
- JP
- Japan
- Prior art keywords
- remaining time
- circuit
- time
- display
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
Description
【発明の詳細な説明】
本発明は例えばアラーム時計あるいはタイマ等
において、アラーム時刻、タイマのオン／オフ時
刻等指定時刻までの残り時間を表示する残り時間
表示装置に関する。
において、アラーム時刻、タイマのオン／オフ時
刻等指定時刻までの残り時間を表示する残り時間
表示装置に関する。
従来、例えばアラーム時計あるいはタイマ等に
おいて、アラーム時刻、タイマのオン／オフ時刻
等指定時刻までの残り時間を表示させることが考
えられている。この場合、残り時間として時間と
分だけを表示させるものにおいては残り時間が60
秒以下になると残り時間表示は０時間０分となる
が、まだ、秒単位の残り時間があるためアラーム
動作あるいはタイマのオン／オフ動作は行われな
い。このため使用者にとつては残り時間が「０」
になつたにもかかわらず何故アラーム音が発生し
ないのか、あるいは何故オン／オフ動作が行われ
ないのか等の疑問を抱くおそれがあつた。
おいて、アラーム時刻、タイマのオン／オフ時刻
等指定時刻までの残り時間を表示させることが考
えられている。この場合、残り時間として時間と
分だけを表示させるものにおいては残り時間が60
秒以下になると残り時間表示は０時間０分となる
が、まだ、秒単位の残り時間があるためアラーム
動作あるいはタイマのオン／オフ動作は行われな
い。このため使用者にとつては残り時間が「０」
になつたにもかかわらず何故アラーム音が発生し
ないのか、あるいは何故オン／オフ動作が行われ
ないのか等の疑問を抱くおそれがあつた。
本発明は上記の点に鑑みてなされたもので、ア
ラーム時計、タイマ等において、表示部での表示
内容が“０”になる時点とアラームあるいはタイ
マのオン／オフ動作時点とが一致し、且つオン／
オフ動作時点間際の残り時間を刻明に表示するこ
とができる残り時間表示装置を提供することを目
的とする。
ラーム時計、タイマ等において、表示部での表示
内容が“０”になる時点とアラームあるいはタイ
マのオン／オフ動作時点とが一致し、且つオン／
オフ動作時点間際の残り時間を刻明に表示するこ
とができる残り時間表示装置を提供することを目
的とする。
以下本発明の詳細を第１図に示す電子時計にタ
イマを組込んだ場合の実施例について説明する。
第１図において１は基準信号を発生する発振器
で、この発振器１から出力される基準信号は分周
回路２を介して１秒周期の信号に分周され、計時
計数回路３へ入力される。この計時計数回路３は
入力される１秒信号を計数して秒単位、分単位、
時単位の時刻計数を行うもので、時単位の計数デ
ータはアンド回路４ａ、分単位の計数データはア
ンド回路５ａに入力される。また、上記分周回路
２の出力は、アンド回路６を介して例えばダウン
カウンタ等によつて構成される残り時間記憶回路
７へ１秒の減算信号として入力される。この残り
時間記憶回路７は時間記憶部７ａ、分記憶部７
ｂ、秒記憶部７ｃを備えており、時間記憶部７ａ
の出力はアンド回路４ｂ及び“０”検出回路８ａ
に入力され、分記憶部７ｂの出力はアンド回路５
ｂ及び“０”検出回路８ｂ、秒記憶部７ｃの出力
はアンド回路５ｃ及び“０”検出回路８ｃへそれ
ぞれ入力される。また、S1は通常時刻と残り時間
との表示切替を行う表示切替スイツチ、S2は残り
時間記憶回路７の減算動作のスタートあるいはス
トツプを指令するスタート・ストツプスイツチ
で、スイツチS1の操作出力はバイナリカウンタ
９、スイツチS2の操作出力はバイナリカウンタ１
０へトリガ信号としてそれぞれ入力される。そし
て、上記バイナリカウンタ９のＱ側出力はアンド
回路４ｂ，５ｂ，５ｃへ、また側出力はアンド
回路４ａ，５ａへそれぞれゲート信号として入力
される。一方、上記バイナリカウンタ１０のＱ側
出力はアンド回路６，１１へゲート信号として入
力される。このアンド回路１１には上記“０”検
出回路８ａ〜８ｃの出力がアンド回路１２を介し
て与えられており、このアンド回路１１の出力に
よつて報音部１３が駆動される。また、上記
“０”検出回路８ａ，８ｂの出力はアンド回路１
４を介してアンド回路５ｃへ加えられると共にさ
らにインバータ１５を介してアンド回路５ｂへ加
えられる。そして、上記アンド回路５ａ〜５ｃの
出力がオア回路１６を介して表示部１７の表示部
１７ａへ表示データとして入力され、上記アンド
回路４ａ，４ｂの出力がオア回路１８を介して表
示部１７の表示部１７ｂの表示データとして入力
される。なお、上記計時計数回路３への現在時刻
の設定及び残り時間記憶回路７へのタイマ時間の
設定は、図示しないキー入力部によつて行われ
る。
イマを組込んだ場合の実施例について説明する。
第１図において１は基準信号を発生する発振器
で、この発振器１から出力される基準信号は分周
回路２を介して１秒周期の信号に分周され、計時
計数回路３へ入力される。この計時計数回路３は
入力される１秒信号を計数して秒単位、分単位、
時単位の時刻計数を行うもので、時単位の計数デ
ータはアンド回路４ａ、分単位の計数データはア
ンド回路５ａに入力される。また、上記分周回路
２の出力は、アンド回路６を介して例えばダウン
カウンタ等によつて構成される残り時間記憶回路
７へ１秒の減算信号として入力される。この残り
時間記憶回路７は時間記憶部７ａ、分記憶部７
ｂ、秒記憶部７ｃを備えており、時間記憶部７ａ
の出力はアンド回路４ｂ及び“０”検出回路８ａ
に入力され、分記憶部７ｂの出力はアンド回路５
ｂ及び“０”検出回路８ｂ、秒記憶部７ｃの出力
はアンド回路５ｃ及び“０”検出回路８ｃへそれ
ぞれ入力される。また、S1は通常時刻と残り時間
との表示切替を行う表示切替スイツチ、S2は残り
時間記憶回路７の減算動作のスタートあるいはス
トツプを指令するスタート・ストツプスイツチ
で、スイツチS1の操作出力はバイナリカウンタ
９、スイツチS2の操作出力はバイナリカウンタ１
０へトリガ信号としてそれぞれ入力される。そし
て、上記バイナリカウンタ９のＱ側出力はアンド
回路４ｂ，５ｂ，５ｃへ、また側出力はアンド
回路４ａ，５ａへそれぞれゲート信号として入力
される。一方、上記バイナリカウンタ１０のＱ側
出力はアンド回路６，１１へゲート信号として入
力される。このアンド回路１１には上記“０”検
出回路８ａ〜８ｃの出力がアンド回路１２を介し
て与えられており、このアンド回路１１の出力に
よつて報音部１３が駆動される。また、上記
“０”検出回路８ａ，８ｂの出力はアンド回路１
４を介してアンド回路５ｃへ加えられると共にさ
らにインバータ１５を介してアンド回路５ｂへ加
えられる。そして、上記アンド回路５ａ〜５ｃの
出力がオア回路１６を介して表示部１７の表示部
１７ａへ表示データとして入力され、上記アンド
回路４ａ，４ｂの出力がオア回路１８を介して表
示部１７の表示部１７ｂの表示データとして入力
される。なお、上記計時計数回路３への現在時刻
の設定及び残り時間記憶回路７へのタイマ時間の
設定は、図示しないキー入力部によつて行われ
る。
次に上記のように構成された本発明の動作を説
明する。通常はバイナリカウンタ９がリセツト状
態にあり、その側出力端から“１”信号が出力
されてアンド回路４ａ，５ａのゲートが開かれて
いる。このため計時計数回路３で計数されている
時及び分の現在時刻がアンド回路４ａ，５ａ及び
オア回路１８，１６をそれぞれ介して表示部１７
へ送られ、第２図Ａに示すように例えば10時38分
と表示される。
明する。通常はバイナリカウンタ９がリセツト状
態にあり、その側出力端から“１”信号が出力
されてアンド回路４ａ，５ａのゲートが開かれて
いる。このため計時計数回路３で計数されている
時及び分の現在時刻がアンド回路４ａ，５ａ及び
オア回路１８，１６をそれぞれ介して表示部１７
へ送られ、第２図Ａに示すように例えば10時38分
と表示される。
一方、残り時間記憶回路７にはタイマ時間が設
定記憶されるもので、スイツチS2を操作してバイ
ナリカウンタ１０をセツトするとその出力により
アンド回路６のゲートが開かれて分周回路２から
出力される１秒信号がアンド回路６を介して残り
時間記憶回路７へ入力され、残り時間記憶回路７
の内容が１秒単位で順次減算される。しかして、
表示切替スイツチS1を操作してバイナリカウンタ
９をセツトするとその側出力が“０”となりア
ンド回路４ａ，５ａのゲートが閉じると共にＱ側
出力が“１”となり、アンド回路４ｂ，５ｂのゲ
ートが開き、残り時間記憶回路７内の時間及び分
データがアンド回路４ｂ，５ｂ及びオア回路１
８，１６を介して表示部１７へ送られ、第２図Ｂ
に示すように例えば２時間35分の残り時間表示が
行われる。
定記憶されるもので、スイツチS2を操作してバイ
ナリカウンタ１０をセツトするとその出力により
アンド回路６のゲートが開かれて分周回路２から
出力される１秒信号がアンド回路６を介して残り
時間記憶回路７へ入力され、残り時間記憶回路７
の内容が１秒単位で順次減算される。しかして、
表示切替スイツチS1を操作してバイナリカウンタ
９をセツトするとその側出力が“０”となりア
ンド回路４ａ，５ａのゲートが閉じると共にＱ側
出力が“１”となり、アンド回路４ｂ，５ｂのゲ
ートが開き、残り時間記憶回路７内の時間及び分
データがアンド回路４ｂ，５ｂ及びオア回路１
８，１６を介して表示部１７へ送られ、第２図Ｂ
に示すように例えば２時間35分の残り時間表示が
行われる。
しかして、残り時間記憶回路７の残り時間が１
分以下になると、時間記憶部７ａ及び分記憶部７
ｂの内容が“０”となり、その状態が“０”検出
回路８ａ，８ｂによつて検出され、“０”検出回
路８ａ，８ｂから“１”信号が出力される。この
ためアンド回路１４の出力が“１”となり、アン
ド回路５ｃのゲートが開かれて残り時間記憶回路
７内の秒記憶部７ｃの秒データがアンド回路５
ｃ、オア回路１６を介して表示部１７へ送られ、
第２図Ｃに示すように残り時間例えば59秒の表示
が行われる。そして、その後秒単位の残り時間も
“０”になると、“０”検出回路８ｃがその状態を
検出して“１”信号を出力する。この結果アンド
回路１２の論理条件が成立してアンド回路１２か
ら“１”信号が出力され、アンド回路１１を介し
て報音部１３へ送られて報音がなされる。
分以下になると、時間記憶部７ａ及び分記憶部７
ｂの内容が“０”となり、その状態が“０”検出
回路８ａ，８ｂによつて検出され、“０”検出回
路８ａ，８ｂから“１”信号が出力される。この
ためアンド回路１４の出力が“１”となり、アン
ド回路５ｃのゲートが開かれて残り時間記憶回路
７内の秒記憶部７ｃの秒データがアンド回路５
ｃ、オア回路１６を介して表示部１７へ送られ、
第２図Ｃに示すように残り時間例えば59秒の表示
が行われる。そして、その後秒単位の残り時間も
“０”になると、“０”検出回路８ｃがその状態を
検出して“１”信号を出力する。この結果アンド
回路１２の論理条件が成立してアンド回路１２か
ら“１”信号が出力され、アンド回路１１を介し
て報音部１３へ送られて報音がなされる。
上記実施例では時刻及び残り時間の表示を数字
で表示させるようにしたが、例えば第３図に示す
ようにアナログ表示させてもよいものである。即
ち、通常時刻の表示は第３図Ａに示すように表示
して10時38分を表示させ、残り時間２時間35分は
第３図Ｂのように表示させる。さらに残り時間59
秒は第３図Ｃのように表示されるもので時間の経
過に伴つて表示体を順次消灯させてゆくことによ
り残り時間が容易に読み取ることができる。な
お、秒単位の残り時間は分表示部で表示するよう
にしたが、時表示部で表示するようにしても良い
ことは勿論である。
で表示させるようにしたが、例えば第３図に示す
ようにアナログ表示させてもよいものである。即
ち、通常時刻の表示は第３図Ａに示すように表示
して10時38分を表示させ、残り時間２時間35分は
第３図Ｂのように表示させる。さらに残り時間59
秒は第３図Ｃのように表示されるもので時間の経
過に伴つて表示体を順次消灯させてゆくことによ
り残り時間が容易に読み取ることができる。な
お、秒単位の残り時間は分表示部で表示するよう
にしたが、時表示部で表示するようにしても良い
ことは勿論である。
また、タイマによる残り時間表示でなく、アラ
ーム時計におけるアラーム迄の残り時間表示の場
合であつてもよい。
ーム時計におけるアラーム迄の残り時間表示の場
合であつてもよい。
さらに、アラームは報音でなく例えば表示部を
フラツシングさせる等してアラームするものであ
つてもよく、また、所定時刻になつた時に他の装
置例えばラジオ、テレビ等に動作指令を与える際
の残り時間であつてもよい。
フラツシングさせる等してアラームするものであ
つてもよく、また、所定時刻になつた時に他の装
置例えばラジオ、テレビ等に動作指令を与える際
の残り時間であつてもよい。
このように本発明によれば、残り時間記憶手段
の時及び分単位の残り時間が夫々“０”になつた
ことを検出し、その検出出力で残り時間表示部の
時或いは分単位の表示部に残り時間記憶手段の秒
単位の残り時間を切替え表示する構成にしたの
で、残り時間表示部の表示が“０”になつた時点
とアラーム等の動作時点とを一致させることがで
き、従来のように残り時間の表示が“０”になつ
たにもかかわらず報音がなされないといつた不都
合をなくすことができる。しかも、残り時間表示
は残り時間が１分以上の場合には分単位以上の残
り時間のみが表示され、残り時間が１分を切つた
時に初めて秒単位の残り時間が表示されるので、
使用者は残り時間の変化を読取り易く、また最も
重要なアラーム等の動作時点間際の残り時間も秒
単位で正確に読取ることができるという効果もあ
る。
の時及び分単位の残り時間が夫々“０”になつた
ことを検出し、その検出出力で残り時間表示部の
時或いは分単位の表示部に残り時間記憶手段の秒
単位の残り時間を切替え表示する構成にしたの
で、残り時間表示部の表示が“０”になつた時点
とアラーム等の動作時点とを一致させることがで
き、従来のように残り時間の表示が“０”になつ
たにもかかわらず報音がなされないといつた不都
合をなくすことができる。しかも、残り時間表示
は残り時間が１分以上の場合には分単位以上の残
り時間のみが表示され、残り時間が１分を切つた
時に初めて秒単位の残り時間が表示されるので、
使用者は残り時間の変化を読取り易く、また最も
重要なアラーム等の動作時点間際の残り時間も秒
単位で正確に読取ることができるという効果もあ
る。
第１図は本発明の一実施例を示す回路構成図、
第２図及び第３図は本発明における時刻及び残り
時間の表示例を示す図である。 ３……計時計数回路、７……残り時間記憶回
路、８ａ〜８ｃ……“０”検出回路、９，１０…
…バイナリカウンタ、１７……表示部、S1……表
示切替スイツチ、S2……スタート・ストツプスイ
ツチ。
第２図及び第３図は本発明における時刻及び残り
時間の表示例を示す図である。 ３……計時計数回路、７……残り時間記憶回
路、８ａ〜８ｃ……“０”検出回路、９，１０…
…バイナリカウンタ、１７……表示部、S1……表
示切替スイツチ、S2……スタート・ストツプスイ
ツチ。
Claims (1)
- １ 時、分及び秒単位の残り時間を記憶する残り
時間記憶手段と、この残り時間記憶手段の前記時
及び分単位の残り時間を表示する表示部と、前記
残り時間記憶手段の前記時及び分単位の残り時間
が夫々“０”になつたことを検出する検出手段
と、この検出手段による検出出力により前記時及
び分単位を表示する表示部のどちらか一方に前記
残り時間記憶手段の秒単位の残り時間を切替表示
する表示制御手段とを具備したことを特徴とする
残り時間表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6772278A JPS54159266A (en) | 1978-06-07 | 1978-06-07 | Left time display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6772278A JPS54159266A (en) | 1978-06-07 | 1978-06-07 | Left time display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54159266A JPS54159266A (en) | 1979-12-15 |
| JPS6153674B2 true JPS6153674B2 (ja) | 1986-11-19 |
Family
ID=13353126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6772278A Granted JPS54159266A (en) | 1978-06-07 | 1978-06-07 | Left time display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54159266A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55152490A (en) * | 1979-05-17 | 1980-11-27 | Ricoh Elemex Corp | Electronic timepiece |
| JPS5722581A (en) * | 1980-07-17 | 1982-02-05 | Seikosha Co Ltd | Timer |
-
1978
- 1978-06-07 JP JP6772278A patent/JPS54159266A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54159266A (en) | 1979-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218871A (en) | Electronic timer | |
| US4255803A (en) | Electronic timepiece equipped with alarm function | |
| US4152887A (en) | Digital electronic alarm timepiece | |
| US4198579A (en) | Input circuit for portable electronic devices | |
| JPS6153674B2 (ja) | ||
| JPS6015901B2 (ja) | 時間測定装置 | |
| US4110966A (en) | Electronic timepiece with stop watch | |
| US4228645A (en) | Electronic timepiece equipped with alarm system | |
| JPS623390B2 (ja) | ||
| US4240154A (en) | Electronic digital stop watch | |
| US4246651A (en) | Electronic timepiece | |
| US5881025A (en) | Information display apparatus | |
| JPH01131486A (ja) | プログラマブル・タイムスイツチ | |
| JPS5824237Y2 (ja) | アラ−ム付電子時計 | |
| JPS5920716Y2 (ja) | 電子時計 | |
| JPS641680Y2 (ja) | ||
| JPS6015909B2 (ja) | 電子時計 | |
| JPS6045388B2 (ja) | 報知機能付電子機器 | |
| JPS6231313B2 (ja) | ||
| JPS6212870B2 (ja) | ||
| US4300221A (en) | Electronic timepiece | |
| JPS628159B2 (ja) | ||
| KR810000770Y1 (ko) | 디지탈 얼라암 시계 | |
| JPS6124670B2 (ja) | ||
| JPS6135987Y2 (ja) |