JP2574955B2 - データ転送装置 - Google Patents

データ転送装置

Info

Publication number
JP2574955B2
JP2574955B2 JP3231082A JP23108291A JP2574955B2 JP 2574955 B2 JP2574955 B2 JP 2574955B2 JP 3231082 A JP3231082 A JP 3231082A JP 23108291 A JP23108291 A JP 23108291A JP 2574955 B2 JP2574955 B2 JP 2574955B2
Authority
JP
Japan
Prior art keywords
signal
address
information
expansion card
micro channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3231082A
Other languages
English (en)
Other versions
JPH04286047A (ja
Inventor
アーウィン・リチャード・バーガー
ホワード・トーマス・オルノウイッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04286047A publication Critical patent/JPH04286047A/ja
Application granted granted Critical
Publication of JP2574955B2 publication Critical patent/JP2574955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ・システ
ムにおける拡張カードの使用に関する。
【0002】
【従来の技術】一般に、コンピュータ・システム、特に
パーソナル・コンピュータ・システムにおいて、データ
は、種々の要素の間で転送される。たとえば、中央処理
装置(CPU),入出力(I/O)アダプタ,I/O装置,バス・コ
ントローラ(すなわち、バス・マスタ、ダイレクト・メ
モリ・アクセス(DMA)コントローラ、またはDMAスレーブ
のようなコンピュータ・システムを制御できる要素),
バス・スレーブ(すなわち、バス・コントローラによっ
て制御される要素),システム・メモリのようなメモリ
装置などがある。これらの要素は、しばしば、システム
・アーキテクチャの一部であるシステム・バスを経由し
て、相互に接続される。こうしたアーキテクチャは、デ
ータ,アドレス,および命令情報が、これら要素に対し
て、または要素間で、移動できるように設計されてい
る。パーソナル・コンピュータ・システムにおいて、あ
るアーキテクチャは業界基準となり、Family I、または
IBM ATバス・アーキテクチャとして知られている。
【0003】Family Iバス・アーキテクチャは、8ビッ
トのIBM PCや16ビットのIBM ATのようなパーソナルコン
ピュータによって広く使用されるようになった。Family
Iバス・アーキテクチャは、8ビットのバスを用いて情
報を伝送する。Family Iバス・アーキテクチャの主な特
徴は、すべての転送を、1つの基本クロック信号に同期
して行うように要求することである。このクロック信号
は、バスに接続するすべての要素に供給される、8MHzの
信号である。
【0004】Family Iバス・アーキテクチャが広く普及
したため、Family Iのアーキテクチャを32ビットのフォ
ーマットに拡張する利便性が増してきた。しかし、利用
者の中には、従来のFamily Iバス・アーキテクチャとの
下位互換性を維持してほしいと望む者がいるかもしれな
い。このようにして拡張されたFamily Iアーキテクチャ
が、Extended Industry Standard Architecture(EISA)
である。EISAについては、“EISA Specification(BCPRs
ervice,Inc.,1989)"の中で説明されている。
【0005】他のアーキテクチャとして、Micro Channe
l(IBM社の商標)アーキテクチャが市販されている。Mi
cro Channelコンピュータは、32ビットのフォーマット
であるが、Family Iアーキテクチャとの互換性はない。
【0006】
【発明が解決しようとする課題】本発明の目的は、第1
のアーキテクチャ(例えばEISA)を有するコンピュータ
・システムと、第2のアーキテクチャ(例えばMicro Cha
nnelアーキテクチャ)を有する拡張デバイスとの間で、
データ転送を行うためのデータ転送装置を提供すること
にある。
【0007】
【課題を解決するための手段】本発明によれば、第1の
アーキテクチャに対応する第1のコネクタと、第2のアー
キテクチャに対応する第2のコネクタと、第1のコネクタ
および第2のコネクタの間に位置する変換回路と、を有
するデータ転送装置が提供される。前記の変換回路は、
第1のアーキテクチャに対応する信号を、第2のアーキテ
クチャに対応する信号に変換し、第2のアーキテクチャ
に対応する信号を第1のアーキテクチャに対応する信号
に変換する。
【0008】
【実施例】本明細書および図面において、#はアクティ
ブ・ローな信号を示し、すべての16ヒ゛ットのアドレスは
16進法で表される。
【0009】図1および図2において、コンピュータ・
システム10は、システム制御回路14を備えCPUおよ
びシステム・メモリを有するシステム・ボード12、EI
SAとするのが好適な第1のアーキテクチャに準拠するバ
ス16、およびバス16に接続される複数の拡張スロッ
ト18を具備している。
【0010】コンピュータシステム10は、また、Micr
o Channelアーキテクチャとするのが好適な第2のアー
キテクチャに準拠する拡張カード20a,20b,20
c(包括的には20として参照)と、EISAに準拠する拡
張カード21、およびカード20a,20b,20cを
機械的電気的にボード12の拡張スロットに接続するア
ダプタ22a,22b,22c(包括的に22として参
照)を有する。コンピュータ・システム10は前記構成
に限定されるものではなく、拡張カード20,21のあ
らゆる組合せをも含みうると理解される。アダプタ22
と拡張カード20を組合せた高さは、拡張カード21の
高さよりも低いかまたは等しいので、アダプタ22と拡
張カード20を組合せたものを、拡張カード21のため
に設計されたコンピュータに適用することは可能であ
る。
【0011】アダプタ22の各々は、Micro Channelア
ーキテクチャに対応するMicro Channelコネクタ24
と、EISAに対応するEISAコネクタ26と、Micro Channe
lアーキテクチャに準拠する信号をEISAに準拠する信号
に変換し、かつEISAに準拠する信号をMicro Channelに
準拠する信号に変換するインターフェース変換論理回路
28とを有する。インターフェース変換論理回路28
は、拡張カード20が、スレーブ・カード20aである
か、マスタ・カード20bであるか、またはDMAスレー
ブ・カード20cであるかによって異なる。
【0012】図2によると、アダプタ22aのインター
フェース変換論理回路28aは、Micro Channelスレー
ブ・カード20aをバス16に適合させるように構成さ
れており、初期化回路30,アドレス翻訳回路32,お
よびデータ転送制御回路34を有している。初期化回路
30は、EISAの初期化信号および制御信号を受け取り、
これら信号を変換して、Micro Channelに初期化信号お
よび制御信号を供給する。アドレス翻訳回路32は、EI
SAアドレス情報を受け取り、これをMicro Channelアド
レス情報に変換する。データ転送制御回路34は、EISA
データ転送制御情報を受け取り、これをMicro Channel
データ転送制御情報に変換し、かつ、Micro Channelデ
ータ転送制御情報を受け取り、これをEISAデータ転送制
御情報に変換する。
【0013】さらに、インターフェース変換論理回路2
8aは、EISAデータとMicro Channelデータとの間に直
接接続および複数の制御信号を与える。直接接続される
制御信号には、発振器信号(OSC),リセット信号(Micro
ChannelではCHRESET、EISAではRESDRV),エラー報告信
号(Micro ChannelではCHCK#、EISAではIOCHK#),リフ
レッシュ信号(Micro Channel,EISA共にREFRESH#),割
込み要求信号(MicroChannel,EISA共にIRQ3〜7,9〜12,1
4,15)が含まれている。割込み要求信号は、システム制
御回路14が、拡張カード20によって使用されるすべ
ての割込み線上で、アクティブ・ローに共用される割込
み信号を受け取るようプログラムされているので、直接
に接続される。
【0014】図1および図3によると、Micro Channel
拡張カード20(以下「拡張カード20」と表記)とEI
SA拡張カード21(以下「拡張カード21」と表記)を
持つコンピュータシステム10の初期化は、多重ステッ
プ処理である。まず、システム制御回路14は、コンピ
ュータ・システム10の各々の拡張カードから、第1の
識別(ID)信号を要求する。この時、各アダプタ22は、
32ビットのインターフェース変換論理ID信号で、システ
ム制御回路14に応答する。このインターフェース変換
論理ID信号は、システム10においてMicro Channel
拡張カードが存在することを示すものである。拡張カー
ド21は、32ビットのEISA ID信号を供給する。
【0015】システム制御回路14は、さらに、Micro
Channel拡張カードを含む各スロットから、Micro Chann
el ID信号を要求し、システム10内の拡張カード20
の各々から、16ビットのMicro Channel拡張カードID信
号を折り返し受け取る。このようにして、システム制御
回路14は、システム10内の各々の拡張カード20お
よび21のID信号を有する。システム制御回路14は、
次に、識別された拡張カードを初期化する構成プログラ
ムを呼び込む。
【0016】より具体的に図1および図3を用いて説明
する。第1のID信号を要求するために使用される初期化
アドレスは、XC80からXC83までである(Xはシステ
ム10における特定のスロット18を指す)。この4つ
のアドレスのそれぞれは、4バイトのID信号の内1バイト
を要求する。システム制御回路14は、各スロットに固
有のアドレス・イネーブル信号(AENX#)を出すことによ
って、初期化アドレスを特定のスロットに送出する。AE
NX#信号と、メモリまたは入出力の指示信号(M-IO)の否
定信号との一致は、スロットに予定されている入出力動
作がバス16上で開始されていることを、スロットに指
示する。アドレス信号が、ANDゲート40によってデコ
ードされるアドレス・ビット8,9,10,および11において
“C"(すなわち“1100")を含み、同時に、AENX#信号と
M-IO信号の否定信号とが一致するならば、そのアドレス
は、アダプタ22に応答を要求するスロット固有アドレ
スであると認識され、そしてアダプタ応答信号(ADRESP)
が供給される。システム制御回路14が、START#信号を
アクティブにして転送の開始を指示すると、ADRESP信号
は、フローレジスタ42に供給されてラッチされ、LADR
ESP信号が提供される。
【0017】4バイトのID信号は、初期化回路30に
より与えられる。このとき、8個の4対1マルチプレクサ
44を経て、1バイトずつID信号が供給される。各々の
マルチプレクサ44は、1ビットのデータを生成し、バ
ス16の個々のデータ線(D0〜D7)に接続される。ラッ
チされたアドレス・ビットLA0,LA1は、マルチプレクサ
の選択信号として機能し、アドレスXC80〜XC83の2個の
下位アドレス・ビットに基づき、アドレス・ラッチ・デ
コード回路(ADDR LCH&DEC)46によって与えられる。す
なわち、LA0,LA1のビットは、どのバイトがID回路48
から読み出されるのかを選択する。ID回路48は、アダ
プタ22すべてのID信号を独自に規定する特定の32ビッ
トパターンに物理的にハードワイヤされている。ID回路
48によって規定されたID信号は、Micro Channelスレ
ーブ・カード20aがアダプタ22a経由で特定のスロ
ット18に接続されていることを、システム制御回路1
4に指示する。アドレス・ラッチ・デコード回路46
は、8個の下位のアドレス・ビットをラッチして記憶
し、アドレス・ビットA2〜A7をデコードして、アドレス
信号の下位の8ビットがアドレス80から83の間にあると
きを指定するデコード・アドレス信号(ID ADDR)を供給
するために使用される。ID ADDR信号は、A7,A6#,A5#,A4
#,A3#,およびA2#をANDしたものである。
【0018】マルチプレクサ44は、トライステート・
ドライバを有し、このドライバは、データ線D0〜D7を駆
動して、第1のID信号を、1バイトずつバス16に与え
る。トライステート・ドライバは、データ転送制御回路
34(図2)が、アクティブなデータ転送信号(CMD#)
と同時に、アクティブな読出し動作指示信号(READ)を供
給すると、NANDゲート50によってイネーブルされる。
CMD#信号は、データがバス16,アクティブなLADRESP
信号,およびアクティブなID ADDR信号に供給されつつ
あることを指示するために、システム制御回路14から
供給される。システム制御回路14は、マルチプレクサ
44によって与えられる第1のID信号の4バイトを読み
出す。
【0019】次に、システム制御回路14は、Micro Ch
annel ID信号読出し命令を、スロット固有入出力アドレ
ス(X000とX001)を用いて発行する。1つのアドレスが、
Micro Channel ID信号の各バイトに用いられる。初期化
回路30は、入出力アドレスX000およびX001を受け取
り、アドレス翻訳回路32(図2)に、Micro Channel
初期化アドレス(0100と0101)を生成するように命令す
る。Micro Channel拡張カード20aは、あたかもMicro
Channel拡張カードがMicro Channelシステムに導入さ
れたかのように、Micro Channel初期化アドレスを理解
してそれに応答する。Micro Channel拡張カード20
は、0100〜0107の範囲にある入出力アドレスを解釈し、
同時に、スロット固有セットアップ信号(CD SETUP#)
を、初期化命令(Power-on Option Select(POS)命令と呼
ぶ)として発行する。従って、アドレス0100と0101は、
POS命令として解読される。
【0020】CD SETUP#信号は、スロット固有入出力ア
ドレスが拡張カード20に供給されていることを示して
いる。Micro Channel ID信号を読出すためにシステム制
御回路14が発行するスロット固有入出力アドレスは、
AENX#信号と共に、0000〜0007の範囲にある。アドレス
翻訳回路32(図2)は、システム制御回路14によっ
て発行されたスロット固有アドレスを検出し、このアド
レスのビット8を調整して、0100〜0107の範囲のアドレ
スを拡張カード20に供給する。
【0021】CD SETUP#信号は、POS命令をMicro Channe
l拡張カード20に識別させる。CDSETUP#信号はADRESP
信号の否定信号,信号LA8とLA9の否定信号(EISAにおい
てスロット固有アドレスを識別する)の否定信号,AENX
#信号の否定信号,およびM-IO信号の否定信号を受信す
るNANDゲート49によって生成される。したがって、ア
クティブなCD SETUP#信号は、バス16上の転送が、特
定のスロットに向けられたものであり、Micro Channel
の初期化に関連するものであることを示している。
【0022】POS命令を受け取ると、拡張カード20
は、2バイトのIDコードを直接システム制御回路14に
返す。すると、システム制御回路14は、2つのID信号
(インターフェース変換論理回路28からの32ビット
のID信号と、拡張カード20からの16ビットのMicro Ch
annel ID信号)を結合して、固有のMicro Channel拡張
カード識別子を供給する。
【0023】図3および図4において、EISAは、スロッ
ト固有でない入出力アドレスを、一般入出力アドレスと
して規定する。システム10中のすべての拡張カード2
0は、バス16によって与えられた一般入出力アドレス
をデコードし、そのアドレスが、その拡張カードに対す
る指定された応答範囲内にあるか否かを判定する。イン
ターフェース変換論理回路28は、一般入出力アドレス
を検出し、検出した入出力アドレスを、アドレス翻訳回
路32を経て拡張カード20へ渡す。拡張カード20
は、一般入出力アドレスをデコードし、必要とあれば応
答する。
【0024】NORゲート51は、バス16に与えられる
アドレスがスロット固有アドレスでないとき、ADRESP信
号と、CD SETUP#信号の否定信号とを受け取り、一般入
出力アドレス信号(GEN I/O)を生成する。ADRESP信号が
ハイ(アドレスがアダプタ22から応答を要求している
ことを示している)であるか、または、CD SETUP#信号
の否定信号がハイ(アドレスがMicro Channel初期化ア
ドレスであることを示している)であるならば、そのア
ドレスはスロット固有アドレスである。
【0025】Micro Channel拡張カード20は、ハード
ワイヤされた一般入出力アドレス範囲を持つことができ
るが、そのアドレス範囲はEISAの一般入出力アドレ
ス範囲内ではない(EISA定義によると、ビット8とビッ
ト9が0であるアドレスは、スロット固有アドレスであ
り、一般入出力アドレスではあり得ない)。そのため、
もし、初期化の間に、拡張カード20が、ビット8とビ
ット9とを0にすることを要求するような前記の一般入出
力アドレス範囲を持つことを、システム制御回路14が
決定するならば、システム制御回路14は、初期化回路
32の中の制御レジスタ(CTL REG)55への書込み,読
出しを行うことができる。この制御レジスタ55は、ビ
ット8とビット9とを“0"に制御する信号(FORCE89)を供
給する。
【0026】より具体的には、初期化回路30の制御レ
ジスタ55は、システム制御回路14がデータ線7(D7)
をセットするときに、FORCE89をセットする。また、制
御レジスタ55は、NANDゲート56によってイネーブル
される。NANDゲート56は、アクティブなLADRESP信
号,アクティブなCMD#信号,およびアクティブなWRITE
信号と共に、以下のときに制御レジスタ55をイネーブ
ルする。すなわち、入出力アドレスXC00が、システム制
御回路14によって与えられる時である(これは、8個
の下位のアドレスビットがすべてローのときに、アドレ
ス・ラッチ・デコード回路46によって与えらえる、ア
クティブなCNTRL REG ADDR信号によって示される)。シ
ステム制御回路14にFORCE89信号を読み出させるため
に、FORCE89は、NANDゲート58によってイネーブルさ
れるトライステート・ドライバ57に供給される。NAND
ゲート58は、CNTRL REG ADDR信号,LADRESP信号,CMD
#信号,およびREAD信号を受け取る。このようにして、
制御レジスタ55がイネーブルされると、トライステー
ト・ドライバ57もまたイネーブルされ、FORCE89信号
がバス16の回線D7上に送出される。制御レジスタ55
がイネーブルされないと、トライステート・ドライバ5
7もイネーブルされず、FORCE89信号も回線D7上へ送出
されない。
【0027】FORCE89信号がセットされると、アドレス
翻訳回路32は、ビット8とビット9が0である一般入出
力アドレスを、Micro Channel拡張カード20に供給す
る。FORCE89信号はNANDゲート59にも与えられ、NAND
ゲート59はまた、GEN I/O信号,AENX#信号の否定信
号,およびM-IO信号の否定信号を受け取る。NANDゲート
59は、ビット8および9を0にするアクティブ・ロー・
フォース・アドレス信号(FABTZ#)を、ANDゲート54お
よびANDゲート60に供給する。FABTZ#が、アクティブ
になると、ANDゲート54,ANDゲート60に対して、A8
およびA9信号をそれぞれローにする。
【0028】初期化の間、アドレス翻訳回路32は、ま
た、スロットXを選択するアドレス・ビットLA12〜LA15
が、拡張カード20に直接に供給されないことを保証し
なければならない。拡張カード20は、0100〜0107のア
ドレスを期待するので、LA12〜15の4ビットが0である
ことを要求する。したがって、アドレス翻訳回路32の
ANDゲート61,62,64,66は、CD SETUP#信号が
アクティブのとき、Micro Channelアドレス・ビットA12
〜A15をそれぞれローにする。
【0029】アドレス翻訳回路32はまた、POS初期化
の間アドレス・ビットA8がハイであることを保証しなけ
ればならない。したがって、ORゲート67は、CDSETUP
信号がアクティブでFABTZ#信号がインアクティブである
とき、アドレス・ビットA8をハイにする。
【0030】初期化が終了すると、アドレス翻訳回路3
2は、EISAアドレス情報を受け取り、Micro Channelア
ドレス情報を供給する。EISAアドレス情報は、30ビット
のEISAアドレス信号(LA2〜LA23,LA24#〜LA31#)と、EISA
バイト・イネーブル信号(BE0#〜BE3#)を含んでいる。Mi
cro Channelアドレス情報は、32ビットのMicro Channel
アドレス信号(A0〜A31),Micro Channelバイト・イネー
ブル信号(BE0#〜BE3#),およびMicro Channelアドレス制
御信号(SHBE#とMADE24)を含んでいる。
【0031】アドレス翻訳回路32のバイト・イネーブ
ル・デコード論理回路70は、EISAバイト・イネーブル
信号を使用して、Micro Channelアドレス信号の2個の
下位ビット(A0,A1)およびSHBE#信号を供給する。バイト
・イネーブル信号には変換は必要なく、バイト・イネー
ブル信号は拡張カード20に直接与えられる。
【0032】EISAアドレス信号(LA2〜LA7,LA10,LA11,LA
16〜LA23)の16ビットは、変換を要求されない。これら1
6ビットは、Micro Channelアドレス信号(A2〜A7,A10,A1
1,A16〜A23)として、拡張カード20に直接与えられ
る。
【0033】8個の上位のEISAアドレス・ビット(LA24#
〜LA31#)は、反転されて、8個の上位のMicro Channelア
ドレス・ビット(A24〜A31)を供給する。なぜなら、EISA
がアドレス信号のこの部分にアクティブ・ロー・アドレ
スを使用する一方で、MicroChannelはこの部分のアドレ
ス信号がアクティブ・ハイであることを要求するからで
ある。LA24#〜LA31#のアドレス・ビットは、また、AND
ゲート80でANDされ、24ビットの指示信号(MADE24)を
与える。MADE24は、Micro Channel拡張カード20によ
って用いられ、Micro Channel拡張カード20がMicro C
hannel 24ビット・アドレッシング・オプションを使用
するか否かを決定する。8個すべての上位のEISAアドレ
ス・ビットがインアクティブならば、MADE24信号はアク
ティブにされる。
【0034】図1,図5,および図6において、システ
ム制御回路14またはマスタ20bは、BCLK信号の立上
りとSTART#信号の立下りの前に、少なくとも10nsの間、
バス16上にEISAアドレス情報(ADDRESS 1)を送出する
ことによって、バス16経由のEISAデータ転送を開始す
る。EISAアドレス情報は、30ビットのアドレス信号と、
次に示す転送制御信号とを含んでいる。すなわち、関連
アドレスがメモリアドレスか入出力アドレスか(“1"の
ときはメモリ・アドレス)を指示するメモリまたは入出
力制御信号(M-IO),転送動作が書込み動作なのか読出し
動作なのか(“1"の時書込み動作)を指示する書込みま
たは読出し転送信号(W-R),および32ビット・ワードの4
つのバイトのいずれが書き込まれまたは読み出されるの
か(“0"の時バイトがイネーブルされる)を指示する4
ビットのバイト・イネーブル信号(BE0#〜BE3#)である。
【0035】Micro Channel拡張カード20は、書込み
動作開始制御信号(S0#),読出し動作開始制御信号(S1
#),およびアドレス・ラッチ信号(ADL#)を要求して、デ
ータ転送を開始する。データ転送制御回路34は、STAR
T#信号,BCLK信号とともにAENX#信号,M-IO信号,W-R信
号,およびADRESP信号を使用して、拡張カード20にS0
#,S1#,およびADL#信号を供給する。
【0036】より具体的に説明すると、NANDゲート90
は、ADRESP信号の否定信号,START#信号の否定信号,転
送制御信号(TRANS),およびW-R信号をNANDすることによ
って、S0#信号を与える。TRANS信号は、NANDゲート91
により、AENX#信号と、M-IO信号の否定信号とをNANDす
ることにより与えられる。このように、TRANS信号は、M
icro Channel拡張カードへのデータ転送を指示する。NA
NDゲート92は、ADRESP信号の否定信号,START#信号の
否定信号,TRANS信号,およびW-R信号の否定信号をNAND
することによって、S1#信号を与える。S0#信号とS1#信
号とのタイミングは、START#信号のタイミングと対応す
る。
【0037】ADL#信号は、データ転送制御回路34が、
NANDゲート94において、ADRESP信号の否定信号,STAR
T#信号の否定信号,TRANS信号,および遅延BCLK信号をN
ANDすることによって、生成される。遅延BCLK信号は、2
5ns遅延回路96によって供給される。遅延は、IBM Per
sonal System/2 Hardware Interface Technical Refere
nce仕様書中で規定されるS0#,S1#,およびADL#の間のタ
イミング関係を与えるのに必要である。
【0038】アドレス信号は、システム制御回路14に
よって生成され、Micro Channelアドレス信号を拡張カ
ード20aに供給するために、アドレス翻訳回路32に
よって翻訳される。拡張カード20は、Micro Channel
アドレス信号がその範囲内にあるか否かを決定する。も
しMicro Channelアドレス信号が拡張カード20aの範
囲内になければ、拡張カード20aは作動しない。もし
Micro Channelアドレス信号が拡張カード20aの範囲
内にあれば、拡張カード20aは、それがアクティブで
あることを示すために、送信フィードバック信号(CD SF
DBK#)をアクティブにして応答する。さらに、拡張カー
ド20は、それが32ビットのデータ情報を扱うことを示
すために第1のMicro Channelサイズ信号(CD DS32#)を
アクティブにし、16ビットのデータ情報を扱うことを示
すために第2のMicro Channelサイズ信号(CD DS16#)を
アクティブにし、8ビットのデータ情報を扱うことを示
すためにCD DS32#信号もCD DS16#信号もアクティブにし
ない。
【0039】CD DS32#信号およびCD DS16#信号は、拡張
カード20aがサポートできるデータ・サイズをシステ
ム制御回路14に知らせるEISAサイズ信号(EX32#および
EX16#)に直接接続される。システム制御回路14は、8
ビットのMicro Channel拡張カードを8ビットのFamily
I拡張カードであるとみなす。しかし、システム制御回
路14は、依然として、拡張カード20に、START#信
号,CMD#信号,およびFamilyI制御信号を供給するた
め、その結果、インターフェース変換論理回路28は、
START#信号およびCMD#信号を用いて、16ビット転送およ
び32ビット転送を制御するのと同じように、8ビット転
送を制御する。
【0040】CD DS16#信号,CD DS32#信号,およびCD S
FDBK#信号はまた、NANDゲート98に供給される。NAND
ゲート98の出力は、フロー・レジスタ100に供給さ
れ、フロー・レジスタ100はSTART#の立上りエッジで
スレーブ・アクティブ信号(SLAVE ACTIVE)をラッチす
る。SLAVE ACTIVE信号は、アダプタ22に、進行中の転
送シーケンスに拡張カード20が応答しているか否かを
示すものである。SLAVEACTIVE信号は、S0#,S1#,およびC
MD#がNANDゲート102によって検出されてインアクテ
ィブになると、リセットされる。
【0041】システム制御回路14は、CMD#信号をアク
ティブにして、データ転送を完了する。拡張カード20
はまた、CMD#信号を用いて、データ転送が完了したこと
を表わす。しかし、Micro ChannelアーキテクチャのCMD
#信号のタイミングは、EISAのCMD#信号のタイミングと
異なる。インターフェース変換論理回路28は、EISAの
CMD#信号のタイミングを調節して、Micro Channelアー
キテクチャのCMD#信号を供給する。Micro Channelアー
キテクチャのCMD#信号は、ADL#信号がNANDゲート104
によって検出されてインアクティブになると、EISAのCM
D#信号とEISAレディ信号がエッジ・ラッチ106とNAND
ゲート108によって検出されてEISAのCMD#信号とEISA
レディ信号がBCLKの立上りでアクティブになるまで、送
出される。エッジ・ラッチ106は、NANDゲート104
の一方の入力を与える。データ転送に要する時間は、ア
クティブ・チャネル・レディ信号(CD CHRDY)をNANDゲー
ト108に与えることによって、延長することができ
る。Micro ChannelのCD CHRDY信号は、EISAのEXRDY信号
に応答するので、その結果、2つの信号(CD CHRDY信号と
EXRDY信号)は直接接続される。
【0042】データ転送制御回路34は、読出し/書込
みフロー・レジスタ110を有しており、読出し/書込
みフロー・レジスタ110は、START#信号の立下りでW-
R信号をラッチし、READ信号およびWRITE信号を供給す
る。READ信号およびWRITE信号は、初期化回路30に供
給され、転送が読出し動作なのか書込み動作なのかを指
示する。フロー・レジスタ110は、READ信号およびWR
ITE信号を、全ての転送シーケンスを通じて供給する。
【0043】他の実施例も可能である。例えば、インタ
ーフェース変換論理回路28は、システム・ボード12
あるいは拡張カード20のどちらかに組み込むこともで
きる。この場合、第1の接続装置は、第1のアーキテクチ
ャをインターフェース変換論理回路28に一体的に接続
するのに使用され、第2の接続装置は、第2のアーキテク
チャとの接続を可能にするのに使用される。
【図面の簡単な説明】
【図1】本発明のコンピュータ・システムのブロック線
図である。
【図2】本発明のスレーブ・アダプタのブロック線図で
ある。
【図3】図2のスレーブ・アダプタの初期化回路の略回
路図である。
【図4】図2のスレーブ・アダプタのアドレス翻訳回路
の略回路図である。
【図5】図2のスレーブ・アダプタのデータ転送制御回
路の略回路図である。
【図6】図2のスレーブ・アダプタのタイミングを示す
図である。
【符号の説明】
10 コンピュータ・システム 12 システム・ボード 14 システム制御回路 16 バス 18 拡張スロット 20,21 拡張カード 22 アダプタ 24,26 コネクタ 28 インターフェース変換論理回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホワード・トーマス・オルノウイッチ アメリカ合衆国 ニューヨーク州 エン ドウェル トゥワイライト ドライブ 2922 (56)参考文献 特開 昭62−194566(JP,A) 特開 昭57−34232(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1データ情報、複数の第1アドレス・ビッ
    トおよび読取りまたは書込み対象のバイトを示すバイト
    ・イネーブル信号を含む第1アドレス情報ならびに第1制
    御情報を有する第1バス・アーキテクチャを持つコンピ
    ュータ・システムと、第2データ情報、前記第1アドレス
    ・ビットより多い複数の第2アドレス・ビットを含む第2
    アドレス情報および第2制御情報を有する、前記第1バス
    ・アーキテクチャとは異なる第2バス・アーキテクチャ
    を持つスレーブ要素との間でデータを転送する装置であ
    って、 前記第1バス・アーキテクチャに対応する第1コネクタ
    と、 前記第2バス・アーキテクチャに対応する第2コネクタ
    と、 前記第1コネクタおよび前記第2コネクタの間に電気的に
    接続された変換回路と、 前記第1コネクタに電気的に接続され前記コンピュータ
    ・システムに前記第1バス・アーキテクチャの存在を識
    別する信号を与え且つ前記スレーブ要素が前記コンピュ
    ータ・システムに第2バス・アーキテクチャ識別情報を
    与えることを可能ならしめる識別回路とを具備し、 前記変換回路は、 前記第1データ情報、前記第1アドレス情報および前記第
    1制御情報をそれぞれ前記第2データ情報、前記第2アド
    レス情報および前記第2制御情報に変換する手段と、 前記第2データ情報、前記第2アドレス情報および前記第
    2制御情報をそれぞれ前記第1データ情報、前記第1アド
    レス情報および前記第1制御情報に変換する手段と、 前記第1アドレス情報の前記第1アドレス・ビットおよび
    前記バイト・イネーブル信号を用いて第2アドレスを合
    成する手段とを有することを特徴とするデータ転送装
    置。
JP3231082A 1990-10-12 1991-08-20 データ転送装置 Expired - Fee Related JP2574955B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/596,836 US5043877A (en) 1990-10-12 1990-10-12 Architecture converter for slave elements
US596836 1990-10-12

Publications (2)

Publication Number Publication Date
JPH04286047A JPH04286047A (ja) 1992-10-12
JP2574955B2 true JP2574955B2 (ja) 1997-01-22

Family

ID=24388913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3231082A Expired - Fee Related JP2574955B2 (ja) 1990-10-12 1991-08-20 データ転送装置

Country Status (2)

Country Link
US (1) US5043877A (ja)
JP (1) JP2574955B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317721A (en) * 1989-11-06 1994-05-31 Zenith Data Systems Corporation Method and apparatus to disable ISA devices for EISA addresses outside the ISA range
CA2057249A1 (en) * 1990-12-21 1992-06-22 Douglas A. Goss Signal conditioning logic
DE4100056A1 (de) * 1991-01-03 1992-07-09 Horst Meder Verfahren zur datenuebertragung und vorrichtung zur durchfuehrung dieses verfahrens
CA2067599A1 (en) * 1991-06-10 1992-12-11 Bruce Alan Smith Personal computer with riser connector for alternate master
US5426739A (en) * 1992-03-16 1995-06-20 Opti, Inc. Local bus - I/O Bus Computer Architecture
US5388224A (en) * 1992-04-24 1995-02-07 Digital Equipment Corporation Processor identification mechanism for a multiprocessor system
JPH0660015A (ja) * 1992-06-08 1994-03-04 Mitsubishi Electric Corp 情報処理装置
US5454081A (en) * 1992-08-28 1995-09-26 Compaq Computer Corp. Expansion bus type determination apparatus
US5465332A (en) * 1992-09-21 1995-11-07 International Business Machines Corporation Selectable 8/16 bit DMA channels for "ISA" bus
US5430847A (en) * 1992-10-22 1995-07-04 International Business Machines Corporation Method and system for extending system buses to external devices
JP2541767B2 (ja) * 1992-11-12 1996-10-09 インターナショナル・ビジネス・マシーンズ・コーポレイション スマ―ト・バス制御ユニット
US5379403A (en) * 1992-11-27 1995-01-03 Ncr Corporation Method and interface adapter for interfacing an ISA board to an MCA system by the issuance of an ILLINI-CDCHRDY signal from the interface adapter
US5594874A (en) * 1993-09-30 1997-01-14 Cirrus Logic, Inc. Automatic bus setting, sensing and switching interface unit
CA2109682C (en) * 1993-11-22 1998-11-03 Lee F. Hartley Multiple bus interface
US5544334A (en) * 1993-12-22 1996-08-06 International Business Machines Corporation Micro channel bus computer system with IDE hard drive interface
US5446869A (en) * 1993-12-30 1995-08-29 International Business Machines Corporation Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card
US5835960A (en) * 1994-01-07 1998-11-10 Cirrus Logic, Inc. Apparatus and method for interfacing a peripheral device having a ROM BIOS to a PCI bus
US5600802A (en) * 1994-03-14 1997-02-04 Apple Computer, Inc. Methods and apparatus for translating incompatible bus transactions
JP3454294B2 (ja) * 1994-06-20 2003-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプル・バス情報処理システム及びブリッジ回路
US5623697A (en) * 1994-11-30 1997-04-22 International Business Machines Corporation Bridge between two buses of a computer system with a direct memory access controller having a high address extension and a high count extension
US5812801A (en) * 1996-02-20 1998-09-22 Apple Computer, Inc. Apparatus and method for implementing an alternate bus standard in a computer system not designed for the alternate bus standard
US5860060A (en) * 1997-05-02 1999-01-12 Texas Instruments Incorporated Method for left/right channel self-alignment
US6360290B1 (en) * 1999-06-23 2002-03-19 United Technologies Corporation Commercial standard digital bus interface circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902162A (en) * 1972-11-24 1975-08-26 Honeywell Inf Systems Data communication system incorporating programmable front end processor having multiple peripheral units
US4313160A (en) * 1976-08-17 1982-01-26 Computer Automation, Inc. Distributed input/output controller system
US4363094A (en) * 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor
US4328543A (en) * 1980-03-25 1982-05-04 Ibm Corporation Control architecture for a communications controller
JPS5734232A (en) * 1980-08-07 1982-02-24 Toshiba Corp Information processor
US4680732A (en) * 1982-07-23 1987-07-14 Ncr Corporation Interface circuit for connecting peripheral equipment to a computer terminal
US4631666A (en) * 1982-10-25 1986-12-23 Burroughs Corporation Data transfer network for variable protocol management
US4688168A (en) * 1984-08-23 1987-08-18 Picker International Inc. High speed data transfer method and apparatus
US4937785A (en) * 1985-12-31 1990-06-26 Schlumberger Technologies, Inc. Visual signal processing backplane bus
JPS62194566A (ja) * 1986-02-21 1987-08-27 Mitsubishi Electric Corp バス機能適合装置

Also Published As

Publication number Publication date
US5043877A (en) 1991-08-27
JPH04286047A (ja) 1992-10-12

Similar Documents

Publication Publication Date Title
JP2574955B2 (ja) データ転送装置
TW469373B (en) System and method of preforming a memory transaction on a low pin count bus
JP2571673B2 (ja) 多重化バスを有する情報処理システムでバック・ツー・バック・データ転送を提供する方法および装置
US6119189A (en) Bus master transactions on a low pin count bus
US5802269A (en) Method and apparatus for power management of distributed direct memory access (DDMA) devices
CA2109682C (en) Multiple bus interface
US6131127A (en) I/O transactions on a low pin count bus
US5220651A (en) Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus
KR100352224B1 (ko) 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션
JPH1083375A (ja) Scsiシステム
US5561772A (en) Expansion bus system for replicating an internal bus as an external bus with logical interrupts replacing physical interrupt lines
JP2001502088A (ja) バス・インタフェース制御回路
US5689660A (en) Enhanced peripheral component interconnect bus protocol
US6185651B1 (en) SCSI bus extender utilizing tagged queuing in a multi-initiator environment
JP2003158533A (ja) Usb−hubデバイスおよびその制御方法
JP2519793B2 (ja) デ―タ転送回路
EP0929847B1 (en) Universal operator station module for a distributed process control system
US5928346A (en) Method for enhanced peripheral component interconnect bus split data transfer
US5805902A (en) Structure and method for issuing interrupt requests as addresses and for decoding the addresses issued as interrupt requests
JP3768561B2 (ja) 多重プロセッサシステム
JP2008134701A (ja) 半導体装置
JPH0816895B2 (ja) データ転送装置
JPH08161258A (ja) データ処理装置
KR19980064332U (ko) 입력 장치 공유 어댑터
JP2003523575A (ja) 結合システムおよび方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370